CN102386084A - 平坦化晶圆表面的方法 - Google Patents

平坦化晶圆表面的方法 Download PDF

Info

Publication number
CN102386084A
CN102386084A CN2010102751577A CN201010275157A CN102386084A CN 102386084 A CN102386084 A CN 102386084A CN 2010102751577 A CN2010102751577 A CN 2010102751577A CN 201010275157 A CN201010275157 A CN 201010275157A CN 102386084 A CN102386084 A CN 102386084A
Authority
CN
China
Prior art keywords
oxide
substrate
organic substance
gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102751577A
Other languages
English (en)
Other versions
CN102386084B (zh
Inventor
沈满华
卢炯平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010275157.7A priority Critical patent/CN102386084B/zh
Publication of CN102386084A publication Critical patent/CN102386084A/zh
Application granted granted Critical
Publication of CN102386084B publication Critical patent/CN102386084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种平坦化晶圆表面的方法，包括：提供衬底，所述衬底上形成有隔离有源区的隔离沟槽，隔离沟槽内填充有氧化物，该氧化物高出衬底表面；用粘度为1～3厘泊的有机物涂覆所述衬底和氧化物组成的表面形成有机物涂层，且有机物涂层的表面高出氧化物的表面；用干法刻蚀去除高出衬底表面的氧化物以及有机物涂层，以平坦化晶圆的表面。本发明的方法可以降低隔离沟槽(STI)与衬底之间台阶高度，而且该方法在降低台阶高度时，隔离沟槽与衬底之间不会形成空隙，从而可以提高器件的性能；而且，可以提高产品的产率。

Description

平坦化晶圆表面的方法
技术领域
本发明涉及半导体技术领域中的平坦化工艺，尤其涉及平坦化晶圆表面的方法。
背景技术
在半导体工艺中，平坦化工艺是不可缺少的工艺步骤之一，其能力直接影响晶圆表面的平坦度，进而会影响产品的良率。而且，随着半导体工艺的改进，半导体集成电路的集成度越来越高，这就对平坦化工艺提出了更高的要求。
现有技术中，在衬底上形成隔离沟槽后，对晶圆表面进行平坦化一般通过下述工艺实现：
参考图1a，在衬底10上的沟槽内填充氧化硅形成隔离沟槽(STI)21后，利用化学机械研磨(CMP)平坦化衬底上的氧化硅层22，该氧化硅层为在沟槽内填充氧化硅时，形成在衬底表面的氧化硅层，此时在衬底上形成有平坦化的氮化硅层23以及氧化硅层，氮化硅层23以及氧化硅层22表面相平，其中，氮化硅层23形成在衬底10上，防止CMP过程中对衬底造成损伤。参考图1b，利用湿法刻蚀去除一定厚度的氧化硅，以降低隔离沟槽(STI)21与衬底之间的台阶高度(step height)。参考图1c，去除氮化硅层23，此时隔离沟槽(STI)21与衬底10之间的台阶高度h较大，而且隔离沟槽(STI)21与衬底10之间形成有空隙凹陷(divot)24。执行完图1c所示的步骤后，即完成在衬底上形成隔离沟槽后，对晶圆表面进行平坦化。
台阶高度会影响器件的性能，产率以及之后的工艺步骤，例如多晶硅的沉积、多晶硅的刻蚀以及空隙填充(gap fill)；降低台阶高度，可以提高产品的产率。然而，利用以上所述的方法平坦化晶圆表面时，如果在图1b所示的步骤中去除更多的氧化硅以降低台阶高度，则在图1c所示的步骤中，去除氮化硅时，隔离沟槽(STI)21与衬底10之间形成的空隙凹陷(divot)24会变大(参考图2)，因为空隙凹陷会形成“双峰”(double hump)效应，这将导致器件性能变差。
现有技术中有许多关于晶圆表面的平坦化方法，例如，授权公告号为“CN100561677C”的中国专利公开的“晶圆表面平坦化的方法”以及公开号为“CN101572229A”的中国专利申请公开的“多晶硅表面平坦化的方法”，然而，均没有解决以上所述的技术问题。
发明内容
本发明解决的问题是现有技术的平坦化晶圆表面的方法，为了降低隔离沟槽与衬底之间的台阶高度，会增加隔离沟槽与衬底之间的空隙，从而导致器件的性能变差。
为解决上述问题，本发明平坦化晶圆表面的方法，包括：
提供衬底，所述衬底上形成有隔离有源区的隔离沟槽，隔离沟槽内填充有氧化物，该氧化物高出衬底表面；
用粘度为1～3厘泊的有机物涂覆所述衬底和氧化物组成的表面形成有机物涂层，且有机物涂层的表面高出氧化物的表面；
用干法刻蚀去除高出衬底表面的氧化物以及有机物涂层，以平坦化晶圆的表面。
可选的，所述用干法刻蚀高出衬底表面的氧化物以及有机物涂层，以平坦化晶圆的表面包括：
用第一等离子体刻蚀去除高出氧化物表面的有机物，使氧化物的表面和有机物涂层的表面等高；
用第二等离子体刻蚀去除高出衬底表面的氧化物；
去除衬底表面的有机物。
可选的，所述第一等离子体刻蚀中，使用氧化物和有机物的刻蚀选择比为0.9～1.1的气体刻蚀有机物。
可选的，在所述第一等离子体刻蚀中，使用的刻蚀气体包括：CF4气体与CHF3气体，附加气体为O2，稀释气体为He，CF4气体的流量为50～200sccm，CHF3气体的流量为50～100sccm。
可选的，所述第二等离子体刻蚀中，氧化物对有机物的刻蚀选择比大于10。
可选的，所述第二等离子体刻蚀中，使用的刻蚀气体包括：C4F8气体，附加气体O2，C4F8气体的流量为10～50sccm。
可选的，所述去除衬底表面的有机物包括：用O2去除衬底表面的有机物。
可选的，所述有机物涂层的厚度为2000埃～3000埃。
与现有技术相比，本发明具有以下优点：
在对氧化物进行化学机械研磨后，用粘度小(1～3厘泊)、流动性好的有机物涂覆衬底和氧化物组成的表面形成有机物涂层，且有机物涂层的表面高出氧化物的表面；然后用干法刻蚀去除高出衬底表面的氧化物以及有机物涂层，以平坦化晶圆的表面。本发明的方法可以降低隔离沟槽(STI)与衬底之间台阶高度，而且该方法在降低台阶高度时，隔离沟槽与衬底之间不会形成空隙，从而可以提高器件的性能，提高产品的良率；另外，由于台阶高度变小了，后续工艺的制程容易控制。
附图说明
图1a～图1c是现有技术的平坦化晶圆表面的方法的剖面示意图；
图2是利用图1a～图1c所示的现有技术降低台阶高度时会增大衬底与隔离沟槽之间的空隙的剖面示意图；
图3是本发明具体实施方式的平坦化晶圆表面的方法的流程图；
图4a～图4i是本发明具体实施例的平坦化晶圆表面的方法的剖面结构示意图。
具体实施方式
本发明具体实施方式的平坦化晶圆表面的方法，在对氧化物进行化学机械研磨后，用粘度小(1～3厘泊)、流动性好的有机物涂覆衬底和氧化物组成的表面形成有机物涂层，且有机物涂层的表面高出氧化物的表面；然后用干法刻蚀去除高出衬底表面的氧化物以及有机物涂层，以平坦化晶圆的表面。
为了使本领域技术人员可以更好的理解本发明的实质，使本发明更加清楚，下面结合附图详细说明本发明具体实施方式的平坦化晶圆表面的方法。
图3是本发明具体实施方式的平坦化晶圆表面的方法的流程图，参考图3，本发明具体实施方式的平坦化晶圆表面的方法包括：
步骤S1，提供衬底，所述衬底上形成有隔离有源区的隔离沟槽，隔离沟槽内填充有氧化物，该氧化物高出衬底表面；
步骤S2，用粘度为1～3厘泊的有机物涂覆所述衬底和氧化物组成的表面形成有机物涂层，且有机物涂层的表面高出氧化物的表面；
步骤S3，用干法刻蚀去除高出衬底表面的氧化物以及有机物涂层，以平坦化晶圆的表面。
图4a～图4h是本发明具体实施例的平坦化晶圆表面的方法的剖面结构示意图。下面结合具体实施例，详述本发明的平坦化晶圆表面的方法。
结合参考图3与图4a～4e，执行步骤S1，提供衬底40，所述衬底40上形成有隔离有源区的隔离沟槽41，隔离沟槽内填充有氧化物42，该氧化物42高出衬底40表面。
该步骤S1的具体步骤为：参考图4a，提供衬底40，在衬底40上沉积氮化物层43，在该具体实施例中为氮化硅层，该氮化硅层在隔离沟槽形成过程中有两个作用：第一，氮化硅层是一层坚固的掩膜材料，有助于在STI氧化物沉积过程中保护有源区，第二，氮化硅层在化学机械研磨(CMP)这一步中，充当研磨的阻挡材料。其中需要说明的是，该步骤中提供的衬底40中已经形成了有源区(包括源区和漏区)。所述衬底40的材料，可以为单晶硅或硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。
参考图4b，利用光刻、刻蚀工艺图形化所述氮化物层43和衬底40，在衬底40中形成隔离沟槽(STI)。在该步骤中，刻蚀工艺使用等离子体刻蚀，干法离子刻蚀机利用大功率的射频能量在真空反应腔中气体离化产生等离子体，等离子体的成分为多种，这些等离子体成分通过物理刻蚀、化学刻蚀将衬底上定义为隔离区的硅去除，形成隔离沟槽41。
参考图4c，在隔离沟槽内41内填充氧化物42，在该具体实施例中为氧化硅；参考图4d，然后，利用化学机械研磨(CMP)平坦化氧化物42，当研磨至氮化物层43时，停止研磨。化学机械研磨(CMP)平坦化氧化物为本领域人员的公知技术，此不做详细描述。
参考图4e，在化学机械研磨(CMP)平坦化氧化物42后，利用湿法刻蚀去除氮化物层43，去除氮化物层43后即得到步骤S1中所描述的衬底，其中，在本发明具体实施例中，氧化物42的表面和衬底40表面之间的距离为600埃～1000埃，优选为800埃。用湿法刻蚀去除氮化物层43为本领域公知技术，在该具体实施例中，使用磷酸去除氮化物层43。
结合参考图3与图4f，执行步骤S2，用粘度为1～3厘泊的有机物涂覆所述衬底40和氧化物42组成的表面形成有机物涂层44，且有机物涂层44的表面高出氧化物的表面。在本发明具体实施例中，涂布有机物的方法和涂布光刻胶的方法一样，有机溶液经过高速旋转均匀涂布在晶片上，后烘烤去除溶剂，即在衬底40和氧化物42组成的表面形成有机物涂层44。在本发明具体实施方式中，使用粘度小、流动性好的有机物涂覆衬底40和氧化物42组成的表面形成有机物涂层44，由于有机物的粘度小、流动性好，因此有机物涂层44均匀的涂覆在衬底40和氧化物42组成的表面，使用的有机物的粘度范围为1～3厘泊(cp)，在本发明的该具体实施例中，使用的有机物为有好的平坦化效果的底部抗反射涂层或光阻材料，例如JSR公司生产的底部抗反射涂层NFC 1400和日产化学生产的GF320。而且，在本发明的具体实施例中，有机物涂层44的表面高出氧化物42的表面，有机物涂层44的表面与衬底40之间的距离为2000～3000埃，优选为2500埃。
在衬底40和氧化物42组成的表面形成有机物涂层44后，有机物涂层44包围隔离沟槽(STI)，并且覆盖形成在衬底40上的有源区(图中未示)，在以后的工艺中可以保护隔离沟槽以及有源区，防止在下面的干法刻蚀中，等离子体损伤有源区，以及防止在隔离沟槽与衬底之间形成间隙。
结合参考图3与图4g、图4h、图4i，执行步骤S3，用干法刻蚀去除高出衬底表面的氧化物42以及有机物涂层44，以平坦化晶圆的表面。在本发明具体实施例中，所述用干法刻蚀高出衬底表面的氧化物以及有机物涂层，以平坦化晶圆的表面包括：首先，用第一等离子体刻蚀去除高出氧化物表面的有机物，使氧化物的表面和有机物涂层的表面等高(参考图4g)；之后，用第二等离子体刻蚀去除高出衬底表面的氧化物(参考图4h)；然后，去除衬底表面的有机物(参考图4i)。
参考图4g，在所述第一等离子体刻蚀中，使用氧化物和有机物的刻蚀选择比为0.9～1.1的气体刻蚀有机物，所述刻蚀选择比为0.9～1.1的气体包括：刻蚀气体CF4与CHF3，附加气体为O2，稀释气体为He，CF4的流量为50～200sccm，CHF3的流量为50～100sccm。刻蚀时的功率为100～500w，偏压功率为100～400V。在该第一等离子体刻蚀中，利用终点检测，当利用等离子体刻蚀有机物涂层44时，如果检测到刻蚀速率变化时，说明此时已经刻蚀到氧化物42，此时停止第一等离子体刻蚀。
需要说明的是，本发明具体实施方式的氧化物和有机物刻蚀选择比为0.9～1.1的气体不限于具体实施例中列举的气体，也可以为本领域技术人员公知的其他满足有机物和氧化物刻蚀选择比为0.9～1.1的气体。
参考图4h，执行完第一等离子体刻蚀后，更换刻蚀气体，用第二等离子体刻蚀，去掉高出衬底表面的氧化物42。在该第二等离子体刻蚀中，氧化物对有机物的刻蚀选择比大于10。在本发明具体实施例中，使用的刻蚀选择比大于10的气体包括：C4F8气体，附加气体O2，C4F8气体的流量为10～50sccm。具体方法为：将C4F8气体以流量为10～50sccm通入离子刻蚀机中，同时通入附加气体O2，等离化通入的气体，使用的射频功率为200～1000W，将等离子体射向晶圆使用的偏压功率为100～400W。在具体实施例中，刻蚀的时间由刻蚀量和刻蚀速率来决定，直至去掉高出衬底表面的氧化物。在该具体实施例中，使用氧化物对有机物大于10的选刻蚀择比刻蚀氧化物42，这样在刻蚀氧化物时，可以减少对有机物的刻蚀，用有机物保护其下层的衬底。
需要说明的是，本发明具体实施方式的有机物和氧化物刻蚀选择比大于10的气体不限于具体实施例中列举的气体，也可以为本领域技术人员公知的其他满足氧化物对有机物刻蚀选择比大于10的气体。
参考图4i，在完成对氧化物以及有机物涂层的刻蚀后，去除衬底表面的残留的有机物，在该具体实施例中用O2去除衬底表面的残留的有机物，具体工艺为利用O2等离子体的灰化工艺。
在本发明具体实施例中，去除高出了衬底表面的氧化物以及有机物后，衬底表面和氧化物表面的距离小于15nm，即隔离沟槽(STI)的台阶高度小于15nm，而且衬底和氧化物之间的间隙也缩小了。
本发明使用干法刻蚀去除高出氧化物表面的有机物涂层，用剩余的有机物涂层保护氧化物，然后再用干法刻蚀去除高出衬底表面的氧化物，由于干法刻蚀为各向异性，因此在去除高出衬底表面的氧化物时，不会形成空隙，从而，本发明的方法可以降低隔离沟槽(STI)与衬底之间的台阶高度，而且该方法在降低台阶高度时，隔离沟槽与衬底之间不会形成空隙，从而可以提高器件的性能；而且，可以提高产品的良率。
另外，由于台阶高度变小了，晶圆表面的平坦度提高，后续工艺的制程容易控制，也就是说制程的均匀性比较好控制。
以上所述仅为本发明的具体实施例，为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。

Claims (8)

1.一种平坦化晶圆表面的方法，其特征在于包括：
提供衬底，所述衬底上形成有隔离有源区的隔离沟槽，所述隔离沟槽内填充有氧化物，该氧化物高出衬底表面；
用粘度为1～3厘泊的有机物涂覆所述衬底和氧化物组成的表面形成有机物涂层，且有机物涂层的表面高出氧化物的表面；
用干法刻蚀去除高出衬底表面的氧化物以及有机物涂层，以平坦化晶圆的表面。
2.如权利要求1所述的平坦化晶圆表面的方法，其特征在于，所述用干法刻蚀高出衬底表面的氧化物以及有机物涂层，以平坦化晶圆的表面包括：
用第一等离子体刻蚀去除高出氧化物表面的有机物，使氧化物的表面和有机物涂层的表面等高；
用第二等离子体刻蚀去除高出衬底表面的氧化物；
去除衬底表面残留的有机物。
3.如权利要求2所述的平坦化晶圆表面的方法，其特征在于，所述第一等离子体刻蚀中，氧化物对有机物的刻蚀选择比为0.9～1.1。
4.如权利要求3所述的平坦化晶圆表面的方法，其特征在于，在所述第一等离子体刻蚀中，使用的刻蚀气体包括：CF4气体与CHF3气体，附加气体为O2，稀释气体为He，CF4气体的流量为50～200sccm，CHF3气体的流量为50～100sccm。
5.如权利要求2所述的平坦化晶圆表面的方法，其特征在于，所述第二等离子体刻蚀中，氧化物对有机物的刻蚀选择比大于10。
6.如权利要求5所述的平坦化晶圆表面的方法，其特征在于，所述第二等离子体刻蚀中，使用的刻蚀气体包括：C4F8气体，附加气体O2，C4F8气体的流量为10～50sccm。
7.如权利要求2所述的平坦化晶圆表面的方法，其特征在于，所述去除衬底表面的有机物包括：用O2去除衬底表面的有机物。
8.如权利要求1～7任一项所述的平坦化晶圆表面的方法，其特征在于，所述有机物涂层的厚度为2000埃～3000埃。
CN201010275157.7A 2010-09-01 2010-09-01 平坦化晶圆表面的方法 Active CN102386084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010275157.7A CN102386084B (zh) 2010-09-01 2010-09-01 平坦化晶圆表面的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010275157.7A CN102386084B (zh) 2010-09-01 2010-09-01 平坦化晶圆表面的方法

Publications (2)

Publication Number Publication Date
CN102386084A true CN102386084A (zh) 2012-03-21
CN102386084B CN102386084B (zh) 2014-01-08

Family

ID=45825378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010275157.7A Active CN102386084B (zh) 2010-09-01 2010-09-01 平坦化晶圆表面的方法

Country Status (1)

Country Link
CN (1) CN102386084B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701243A (zh) * 2013-12-09 2015-06-10 昆山国显光电有限公司 一种通孔刻蚀方法
CN107690692A (zh) * 2015-06-10 2018-02-13 密克罗奇普技术公司 形成浅沟槽隔离(sti)结构的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314706A (zh) * 2000-03-21 2001-09-26 日本电气株式会社 形成元件隔离区的方法
US6391781B1 (en) * 2000-01-06 2002-05-21 Oki Electric Industry Co., Ltd. Method of making a semiconductor device
CN1371530A (zh) * 1999-08-30 2002-09-25 先进微装置公司 具有增大栅耦合电容的集成电路
US20050061768A1 (en) * 2003-09-18 2005-03-24 Janos Fucsko Methods of etching silicon nitride substantially selectively relative to an oxide of aluminum and methods of forming trench isolation within a semiconductor substrate
CN1667511A (zh) * 2004-03-12 2005-09-14 东京应化工业株式会社 非旋涂方式用正型光致抗蚀剂组合物及抗蚀图形形成方法
CN101144979A (zh) * 2006-09-12 2008-03-19 Az电子材料（日本）株式会社 光致抗蚀剂用溶剂以及采用它的狭缝涂敷用光致抗蚀剂组合物
CN101154619A (zh) * 2006-09-29 2008-04-02 台湾积体电路制造股份有限公司 半导体装置及金属氧化物半导体场效应晶体管的制造方法
CN101197287A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 高压mos晶体管的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1371530A (zh) * 1999-08-30 2002-09-25 先进微装置公司 具有增大栅耦合电容的集成电路
US6391781B1 (en) * 2000-01-06 2002-05-21 Oki Electric Industry Co., Ltd. Method of making a semiconductor device
CN1314706A (zh) * 2000-03-21 2001-09-26 日本电气株式会社 形成元件隔离区的方法
US20050061768A1 (en) * 2003-09-18 2005-03-24 Janos Fucsko Methods of etching silicon nitride substantially selectively relative to an oxide of aluminum and methods of forming trench isolation within a semiconductor substrate
CN1667511A (zh) * 2004-03-12 2005-09-14 东京应化工业株式会社 非旋涂方式用正型光致抗蚀剂组合物及抗蚀图形形成方法
CN101144979A (zh) * 2006-09-12 2008-03-19 Az电子材料（日本）株式会社 光致抗蚀剂用溶剂以及采用它的狭缝涂敷用光致抗蚀剂组合物
CN101154619A (zh) * 2006-09-29 2008-04-02 台湾积体电路制造股份有限公司 半导体装置及金属氧化物半导体场效应晶体管的制造方法
CN101197287A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 高压mos晶体管的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701243A (zh) * 2013-12-09 2015-06-10 昆山国显光电有限公司 一种通孔刻蚀方法
CN107690692A (zh) * 2015-06-10 2018-02-13 密克罗奇普技术公司 形成浅沟槽隔离(sti)结构的方法

Also Published As

Publication number Publication date
CN102386084B (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
US7303999B1 (en) Multi-step method for etching strain gate recesses
CN103137452B (zh) 控制替代栅极结构高度的方法
US7919335B2 (en) Formation of shallow trench isolation using chemical vapor etch
CN105655286A (zh) 半导体结构的形成方法
CN106684030A (zh) 浅沟槽隔离结构的制造方法
CN103377912B (zh) 浅沟槽隔离化学机械平坦化方法
WO2007126482A3 (en) Methods for forming thin oxide layers on semiconductor wafers
WO2017024309A1 (en) Substrate contact etch process
US20120064720A1 (en) Planarization control for semiconductor devices
CN102386084B (zh) 平坦化晶圆表面的方法
CN103632943A (zh) 半导体器件制造方法
CN104078346A (zh) 半导体器件的平坦化方法
CN103021925A (zh) Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法
US8269307B2 (en) Shallow trench isolation structure and method for forming the same
US9530685B2 (en) Isolation trench through backside of substrate
CN103531476A (zh) 半导体器件制造方法
Wang et al. A wet etching approach for the via-reveal of a wafer with through silicon vias
CN103531454A (zh) 半导体器件制造方法
WO2016204899A1 (en) Bulk layer transfer wafer with multiple etch stop layers
US8679940B2 (en) Methods for fabricating semiconductor devices with isolation regions having uniform stepheights
US6806200B2 (en) Method of improving etch uniformity in deep silicon etching
US10147636B2 (en) Methods for fabricating trench isolation structure
KR101867462B1 (ko) 트렌치 분리 구조의 제조 방법
US9337104B1 (en) Method for chemical mechanical polishing of high-K metal gate structures
US8728949B2 (en) Method for fabricating a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121030

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121030

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant