KR100245085B1 - 반도체 소자의 소자분리절연막 형성방법 - Google Patents
반도체 소자의 소자분리절연막 형성방법 Download PDFInfo
- Publication number
- KR100245085B1 KR100245085B1 KR1019970030310A KR19970030310A KR100245085B1 KR 100245085 B1 KR100245085 B1 KR 100245085B1 KR 1019970030310 A KR1019970030310 A KR 1019970030310A KR 19970030310 A KR19970030310 A KR 19970030310A KR 100245085 B1 KR100245085 B1 KR 100245085B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- insulating film
- nitride film
- surfactant
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000002955 isolation Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 239000004094 surface-active agent Substances 0.000 claims abstract description 16
- 229910019142 PO4 Inorganic materials 0.000 claims abstract description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims abstract description 4
- 239000010452 phosphate Substances 0.000 claims abstract description 4
- 238000004140 cleaning Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 9
- 238000001035 drying Methods 0.000 claims description 3
- 239000002736 nonionic surfactant Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- LRCFXGAMWKDGLA-UHFFFAOYSA-N dioxosilane;hydrate Chemical compound O.O=[Si]=O LRCFXGAMWKDGLA-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229960004029 silicic acid Drugs 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 210000000813 small intestine Anatomy 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 패드절연막과 질화막을 형성하고 상기 질화막, 패드절연막을 식각한 다음, 상기 반도체기판을 열산화시켜 소자분리절연막을 형성하고 상기 질화막을 식각하되, BOE 용액과 인산용액에 계면활성제를 첨가하여 실시한 다음, 상기 반도체기판을 세정 및 건조시켜 반도체기판 표면을 친수성으로 변화시킴으로써 세정공정시 유발되는 수산화실리카와 같은 이물질의 유발을 방지할 수 있어 후속공정을 용이하게 하고 그에 따른 반도체소자의 수율을 향상시키며 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 로코스(LOCal Oxide of Silicon, 이하에서 LOCOS 라 함)방법으로 소자분리공정시 소자분리마스크로 사용되는 질화막의 제거하는 기술에 관한 것이다.
일반적으로 반도체 소자는 트랜지스터(transistor) 나 캐패시터(capacitor)와 같은 소자들이 형성하는 활성영역과, 소자들의 동작이 서로 방해되지 않도록 활성영역들을 분리하는 소자 분리영역으로 구성되어 있다.
그리고, 고집적화라는 관점에서 소장의 집적도를 높이기 위해서는 각각 소자의 디맨젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역(isolation region)의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리셀 크기(momery cell size)를 결정하는 기술이라고 할 수 있다.
종래기술로는 절연막 분리방식의 LOCOS 방법과, 반도체기판 상부에 산화막, 다결정실리콘막 및 질화막 순으로 적층하고 이를 이용하는 피.비.엘. (Poly Buffered LOCOS, 이하에서 PBL 이라 함) 방법 그리고, 반도체기판에 트렌치를 형성하고 이를 절연물로 매립하는 트렌치 방법 등이 일반적으로 사용되는 것이다.
이들 중에서, 상기 LOCOS 방법은 반도체기판 상부에 패드절연막과 질화막을 각각 일정두께 형성하고, 이를 패터닝하여 마스크로 사용하는 열산화공정으로 형성한다.
이하, 첨부된 도면을 참고로 하여 종래기술을 상세히 설명하기로 한다.
제1a도 및 제1b도는 종래기술에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 패드절연막(13)을 일정두께 형성한다. 이때, 상기 패드절연막(13)은 열산화공정으로 형성한다.
그리고, 상기 패드절연막(13) 상부에 질화막(15)을 일정두께 형성한다.
그 다음에, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막(15)과 패드절연막(13)을 식각하여 상기 반도체기판(11)을 노출시킨다.
그리고, 상기 노출된 반도체기판(11)을 열산화시켜 소자분리절연막(17)을 형성한다. (제1a도)
그 다음에, 비.오.이. (Buffered Oxide Etchant, 이하에서 BOE 라 함)용액과 인산(H3PO4) 용액을 이용하여 상기 질화막(15)을 습식식각하고, 순수(DI)를 이용하여 세정한 다음, 회전건조(spin dry) 시킨다.
그러나, 상기 소자분리절연막(17)이 없는 부분, 즉 활성영역에 수화된 실리카(hydrated silica)라고 하는 Si-O-Si 형태의 이물질(19)이 형성된다.
여기서, 상기 이물질(19)은 후속공정인 게이트전극 형성공정을 어렵게 하여 반도체소자의 제조공정을 어렵게 한다.
상기한 바와 같이 존래기술에 따른 반도체소자의 소자분리절연막 형성방법은, 반도체기판 상부의 질화막 제거공정시 이물질이 잔류되어 후속공정을 어렵게 함으로써 반도체소자의 수율을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, LOCOS 공정에 사용된 질화막의 제거공정시 계면활성제가 첨가된 용액을 이용하여 반도체기판 상부에 이물질이 유발되지 않도록 함으로써 반도체소자의 수율을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
제1a도 및 제1b도는 종래기술에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 패드절연막
15 : 질화막 17 : 소자분리절연막
19 : 이물질
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리절연막형성방법은, 반도체기판 상부에 패드절연막과 질화막을 형성하는 공정과,
상기 질화막, 패드절연막을 식각하는 공정과, 상기 반도체기판을 열산화시켜 소자분리절연막을 형성하는 공정과, 상기 질화막을 식각하되, BOE 용액과 인산용액에 계면활성제를 첨가하여 실시하는 공정과, 상기 반도체기판을 세정 및 건조시키는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, LOCOS 기술에 사용된 질화막을 BOE 및 인산용액으로 습식각하고 표면을 순수 (DI water)로 세정하는 종래기술에 있어서, 반도체기판 표면이 상기 순수와 반응하여 소수성으로 변화되고 이로인하여 수산화 실리카와 같은 이물질이 반도체기판 표면, 즉 활성영역에 형성된다. 본 발명은 상기 수산화 실리카와 같은 이물질 발생을 억제하기 위하여, 상기 질화막의 습식식각공정시 계면활성제를 첨가함으로써 반도체기판 표면을 친수성으로 변화시켜 상기 수산화 실리카와 같은 이물질의 유발을 방지하는 것이다.
이하, 본 발명에 따른 반도체 소자의 소자분리절연막 형성방법을 상세히 설명하면 다음과 같다.
먼저, 종래기술의 제1a도와 같이 반도체기판(11) 상부에 패드절연막(13)과 질화막(15)을 각각 일정두께로 형성한다. 그리고, 상기 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막과 패드절연막(13)을 식각한다.
그 다음에, 상기 노출된 반도체기판(11)을 열산화시켜 소자분리절연막(17)을 형성한다.
그리고, BOE와 인산용액에 계면활성제를 첨가하여 상기 질화막(15)을 제거한다.
여기서, 상기 계면활성제는 상기 질화막(15) 식각공정시 0.1~5.0% 정도로 첨가하여 사용한다. 그리고, 상기 계면활성제는 에이취.엘.비. (Hydrophile Liphophile Balance, 이하에서 HLB 라 함) 값이 10~18 정도인 비이온계면활성제 (non-ionic surfactant)를 사용한 것이다. 특히, 상기 계면활성제는 100~200℃ 정도의 온도에서 사용가능한 종류를 이용한다.
그리고, 상기 계면활성제는 상기 반도체기판(11)표면이 친수성을 갖도록 하는 역할을 한다.
이로인하여, 종래기술에서 순수에 의해 반도체기판 표면이 소수성을 갖도록 하는 것을 방지하는 동시에 친수성을 갖도록 하여 수산화 실리카와 같은 이물질의 생성을 억제한다.
그 다음에, 상기 반도체기판(11)을 순수를 이용하여 세정하고, 상기 반도체기판(11)을 건조시킨다. (제1a도, 제1b도)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, LOCOS 기술에 사용된 질화막을 BOE 용액과 인산용액에 계면활성제를 첨가하여 습식방법으로 식각함으로써 반도체기판의 표면을 친수성으로 변화시키고, 상기 반도체기판을 순수를 이용하여 세정한 다음, 건조공정을 실시함으로써 상기 반도체기판의 소수성으로 인하여 유발되는 수산화 실리카와 같은 이물질의 생성을 억제함으로써 후속공정을 용이하게 하고 그로인한 반도체소자의 수율을 향상시키며 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
Claims (6)
- 반도체기판 상부에 패드절연막과 질화막을 형성하는 공정과,상기 질화막, 패드절연막을 식각하는 공정과,상기 반도체기판을 열산화시켜 소자분리절연막을 형성하는 공정과,상기 질화막을 식각하되, BOE 용액과 인산용액에 계면활성제를 첨가하여 실시하는 공정과,상기 반도체기판을 세정 및 건조시키는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
- 제1항에 있어서, 상기 계면활성제는 상기 질화막 식각공정시 0.1~5.0% 정도로 첨가하여 사용하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 계면활성제는 비이온계면활성제인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제3항에 있어서, 상기 계면활성제는 HLB 값이 10~18정도인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제1항에 있어서, 상기 계면활성제는 HBL 값이 10~18정도인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 계면활성제는 100~200℃ 정도의 온도에서 사용가능한 종류인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030310A KR100245085B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 소자분리절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030310A KR100245085B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 소자분리절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990006088A KR19990006088A (ko) | 1999-01-25 |
| KR100245085B1 true KR100245085B1 (ko) | 2000-03-02 |
Family
ID=19513027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030310A KR100245085B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 소자분리절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100245085B1 (ko) |
-
1997
- 1997-06-30 KR KR1019970030310A patent/KR100245085B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990006088A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844240B2 (en) | Semiconductor device having trench isolation | |
| KR100442852B1 (ko) | 트렌치 소자분리 영역 형성방법 | |
| KR100245085B1 (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| KR100287181B1 (ko) | 트렌치소자분리영역을갖는반도체소자및그제조방법 | |
| US5858860A (en) | Methods of fabricating field isolated semiconductor devices including step reducing regions | |
| KR100197661B1 (ko) | 반도체 소자의 소자분리 절연막 형성방법 | |
| KR100524916B1 (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
| KR100515037B1 (ko) | 트렌치 격리 제조 방법 | |
| KR100455735B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR20000044658A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100439105B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100223282B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100252908B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| JP2002124578A (ja) | 半導体装置の製造方法 | |
| KR20060127485A (ko) | 반도체 소자의 플로팅 게이트 형성방법 | |
| KR20030001965A (ko) | 반도체 소자의 제조 방법 | |
| KR19980034267A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR19990055758A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH05326498A (ja) | 半導体装置の製造方法 | |
| KR20000015663A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR19990006076A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR19990026599A (ko) | 반도체 메모리 장치용 소자분리막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |