JP2002124578A

JP2002124578A - 半導体装置の製造方法

Info

Publication number: JP2002124578A
Application number: JP2000312310A
Authority: JP
Inventors: Keiji Sawada; 敬二澤田; Tomoharu Furukawa; 智晴古川; Kuniaki Koga; 邦明古賀; Tetsuya Kobayashi; 哲哉小林; Tatsuhiko Mori; 竜彦毛利; Akihide Kashiwagi; 章秀柏木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-10-12
Filing date: 2000-10-12
Publication date: 2002-04-26

Abstract

(57)【要約】（修正有）【課題】信頼性の高いＭＩＳ構造部を有し、したがっ
て、信頼性が高い目的とする半導体装置を、高い歩留り
をもって形成することができるようにする。【解決手段】基板上の特定領域と、他の所定領域にお
いて、相互に厚さを異にするシリコン絶縁膜が形成され
て成る半導体装置の製造方法であって、第１のシリコン
絶縁膜２８の特定領域の除去工程におけるフォトリソグ
ラフィによるエッチング、即ち開口２８Ｗの穿設におい
て、フォトレジスト層の塗布に先立って、ＨＭＤＳ被着
と加熱を行うものである。このようにすることにより、
フォトレジスト層２９の密着性が高まり、エッチング液
がフォトレジスト層に浸透すること及びシリコン絶縁膜
２８との界面からの浸透を回避できる。その後、このフ
ォトレジスト層の除去部２９Ｗを通じてその特定領域の
第１のシリコン絶縁膜２８を弗化水素酸を含む水溶液に
よるエッチング液によって除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、特に
例えば絶縁ゲート型電界効果トランジスタのゲート部に
おけるようなＭＩＳ（導電層−絶縁膜−半導体）構造部
を有する半導体装置の製造方法に係わる。

【０００２】

【従来の技術】ＭＩＳ構造部を有する半導体装置の製造
工程においては、ＭＩＳ構造部の絶縁膜を半導体上に形
成し、その後この絶縁膜上に導電層すなわちゲート電極
を形成する。このＭＩＳ構造部の絶縁膜の形成は、シリ
コン半導体基板に薬液による洗浄処理を行って後、高温
の乾燥酸素ガスまたは水蒸気ガス雰囲気にさらして、シ
リコン結晶を熱酸化することで形成している。

【０００３】薬液による洗浄としては、ＲＣＡ洗浄と称
される洗浄方法が一般的である。この方法は、第１ステ
ップとして、アンモニア水溶液と過酸化水素水と純水の
混合液による洗浄（以下ＳＣ１洗浄と略称する）と、純
水リンスとによる作業がなされ、その後に、第２ステッ
プとして、塩酸と過酸化水素水と純水との混合液による
洗浄（以下ＳＣ２洗浄と略称する）と、純水リンスとに
よる作業がなされるものである。

【０００４】この場合、ＳＣ１洗浄では、主として表面
の微粒子が、シリコン結晶に対するアンモニアのエッチ
ングと過酸化水素による酸化で除去される。一方、ＳＣ
２洗浄では、主として金属不純物が、塩酸との化学反応
により金属塩化物として除去される。尚、これらＳＣ１
洗浄およびＳＣ２洗浄は、共にその洗浄液に過酸化水素
を含むことから、これら洗浄処理を行うことによって、
シリコン半導体基板表面には、厚さ１ｎｍ程度のシリコ
ン酸化膜が形成される。このシリコン酸化膜は、熱的に
形成された酸化膜ではないので、例えば最終ステップ
で、弗酸水溶液を用いて容易に除去することができる。
しかしながら、一方で、このような弗酸処理した結晶表
面は、疎水性になっているため、静電的に大気中の微粒
子が付着し易いという問題が生じることから、最終ステ
ップの洗浄として弗酸洗浄を行うかどうかは、特に定ま
っていない。

【０００５】ところで、近年、電子機器の小型化や低消
費電力化に応じて、ロジック、プロセッサとＤＲＡＭ
（ダイナミック・ランダム・アクセスメモリ）の混載製
品が製造されるようになった。このような混載素子にお
いては、同一チップ上に、例えばロジックとＤＲＡＭを
形成するものであるが、これら素子は、そのＭＩＳ構造
部によるゲート絶縁膜の厚さが異なるため、製造工程に
おいては、同一基板上に膜厚の異なる絶縁膜を形成する
ことが必要となる。

【０００６】この同一基板上に、異なる厚さのゲート絶
縁膜を形成する方法としては、従来次に挙げるＡとＢの
方法が一般的に採られている。方法Ａ．基板面内の所定
領域の表面に、窒素をイオン注入した後に熱酸化を行っ
てこのイオン注入がなされた部分となされていない部分
とにおける酸化速度の相違を利用して厚さの異なる酸化
膜すなわちゲート絶縁膜を形成する方法。方法Ｂ．所要
の厚さの酸化膜を形成した後に、フォトリソグラフィ技
術とウエットエッチングによって、所定領域の酸化膜を
限定的に除去し、この除去部に先に形成した酸化膜より
薄い厚さの酸化膜を形成し、これらによって厚さの異な
る酸化膜すなわちゲート絶縁膜を形成する方法。

【０００７】方法Ａでは、イオン注入工程が加わること
によって工程数が増加するが、肝心のゲート酸化は１回
であるため、方法Ｂにおけるように、２回の酸化工程の
間にフォトリソグラフィや、エッチング工程を行う場合
に比して、酸化膜すなわちゲート絶縁膜の電気的信頼性
は高い。しかしながら、上述したＡの方法による場合、
そのイオン注入で制御できる酸化速度には限界がある。
したがって、デザインルール０．２５μｍクラスのＤＲ
ＡＭ混載ロジックデバイスを例にとると、ロジック側の
ゲート絶縁膜の膜厚は、３〜４ｎｍであり、ＤＲＡＭが
側ゲート絶縁膜の膜厚は、８〜９ｎｍであって両者の膜
厚は大きく異なる半導体装置の製造への適用には問題が
ある。そこで、この場合、一般的に方法Ｂが採られる。

【０００８】図５は、この方法Ｂによって、膜厚の厚い
第１のゲート酸化膜と、膜厚の薄い第２のゲート酸化膜
とを形成する場合の、各工程の概略断面図を示す。この
場合、先ず、第１の酸化処理を行って図５Ａに示すよう
に、シリコン（Ｓｉ）基板１の表面を熱酸化して第１の
ゲート絶縁膜を構成する第１の酸化膜２を形成する。図
５Ｂに示すように、第１の酸化膜２上を覆って全面的
に、フォトレジスト層３を塗布する。このフォトレジス
ト層３に対してフォトリソグラフィ技術によって、すな
わちパターン露光および現像によって、図５Ｃに示すよ
うに、第１のゲート絶縁膜に比して厚さが薄い第２のゲ
ート絶縁膜を形成する特定領域のフォトレジスト膜を限
定的に除去して、此処に開口３Ｗを形成する。

【０００９】その後、図５Ｄに示すように、フォトレジ
スト層３をエッチングマスクとして、その開口３Ｗを通
じて外部に露呈する第１の酸化膜を弗酸水溶液によって
エッチング除去する。残るフォトレジスト層３を、硫酸
と過酸化水素水とから成る溶液を用いて除去し、続いて
酸化膜表面に付着したレジスト粒子や、レジスト中に存
在していた金属不純物の残渣物を、第１回のＲＣＡ洗浄
によってすなわち前述したＳＣ１およびＳＣ２によって
除去する。

【００１０】その後、図５Ｅに示すように、第２の熱酸
化処理を行って第２のゲート絶縁膜を構成する第２のシ
リコン酸化膜４を形成する。この場合、この第２の熱処
理に先立って第２回のＲＣＡ洗浄を行う。

【００１１】

【発明が解決しようとする課題】ところが、上述した方
法によって形成した厚さの異なるゲート絶縁膜によって
それぞれＭＩＳ構造部を形成してゲート部を構成した場
合、信頼性に問題が生じる。これについて、種々の実
験、考察を行った結果、その原因が、上述したＲＣＡ洗
浄の特にＳＣ１洗浄によって発生する絶縁膜（酸化膜）
表面のダメージと、弗酸水溶液により発生する絶縁膜
（酸化膜）のダメージに大きく依存することを究明し
た。

【００１２】すなわち、前述したように、ＲＣＡ洗浄に
おけるＳＣ１洗浄は、シリコン結晶に対するアンモニア
のエッチングと過酸化水素水の酸化の組み合わせを利用
しているが、シリコン酸化膜に対しても、そのエッチン
グレートは、小さいとはいうものの、エッチングが生じ
る。そして、図５で説明した従来方法によるときは、第
１のゲート絶縁膜を構成する第１のシリコン酸化膜２に
関しては、第１および第２のＲＣＡ洗浄におけるＳＣ１
洗浄が２回行われていることにより第１のシリコン酸化
膜表面は、少なからずダメージを受けることになる。こ
の第１のシリコン酸化膜２のダメージは、第２のシリコ
ン酸化膜４の成膜処理において、幾分の修復はなされる
ものの、電気的特性に劣化を来す。

【００１３】更に、図５Ｅにおける第１のシリコン酸化
膜２に対する弗酸水溶液によるエッチングに際し、フォ
トレジスト層３の膜厚は、実際にはミクロンオーダであ
ることから、この弗酸水溶液が、フォトレジスト層３を
浸透するとか、フォトレジスト層３の第１のシリコン酸
化膜２との界面に沿って滲み込むことによって、このエ
ッチング液によっても第１のシリコン酸化膜２が劣化し
てその電気的特性の劣化を来す。

【００１４】本発明は、このような不都合を効果的に回
避して信頼性の高いＭＩＳ構造部を有し、したがって、
信頼性が高い目的とする半導体装置を、高い歩留りをも
って形成することができるようにした半導体装置を提供
するものである。

【００１５】

【課題を解決するための手段】本発明による半導体装置
の製造方法は、基板上の特定領域と、他の所定領域にお
いて、相互に厚さを異にするシリコン絶縁膜が形成され
て成る半導体装置の製造方法であって、基板上に、第１
のシリコン絶縁膜を形成する第１のシリコン絶縁膜の形
成工程と、第１のシリコン絶縁膜を特定領域において除
去する除去工程と、アンモニアと過酸化水素水と純水
（超純水）との混合液による洗浄を含む洗浄工程と、そ
の後、第１のシリコン絶縁膜を除去した上述の特定領域
に第２のシリコン絶縁膜を形成する第２のシリコン絶縁
膜の形成工程とを有する。

【００１６】この第１のシリコン絶縁膜の特定領域にお
ける除去工程は、ヘキサメチルジシラザン（以下ＨＭＤ
Ｓという）の被着工程と、その後の加熱処理工程と、そ
の後のフォトレジスト層の形成工程と、このフォトレジ
スト層に対するフォトリソグラフィによって特定領域上
のフォトレジスト層を除去する工程と、このフォトレジ
スト層の除去部を通じて上記特定領域の第１のシリコン
絶縁膜を弗化水素酸を含む水溶液によるエッチング液に
よってエッチング除去する工程とによる。このようにし
て、第１のシリコン絶縁膜の形成後における上述したア
ンモニアと過酸化水素水と超純水との混合液による洗浄
工程を、第２の絶縁膜形成工程前になされる１回のみと
するものである。

【００１７】上述したように、本発明においては、第１
のシリコン絶縁膜の特定領域の除去工程におけるフォト
リソグラフィによるエッチング工程において、先ず第１
のシリコン絶縁膜にＨＭＤＳ被着と加熱を行うものであ
り、このようにすることによってフォトレジスト層の密
着性を高めるものである。これは、熱処理によって余剰
のＨＭＤＳが除去され、被着面が均一になることによっ
て、この第１のシリコン絶縁膜に対するフォトレジスト
層の密着性が高められるものと考えられる。また、加熱
によって被着したＨＭＤＳ自体に残存しているであろう
歪も緩和、消滅しているものと考えられる。これらによ
って第１のシリコン絶縁膜に対する弗酸の滲み込みを改
善することができ、第１のシリコン絶縁膜のダメージの
回避が図られる。そして、また本発明においては、特に
第１のシリコン絶縁膜の形成後においては、アンモニア
と過酸化水素水と超純水との混合液によるＳＣ１洗浄工
程を１回にとどめるものであり、このようにすることに
よって第１のシリコン絶縁膜のダメージを大きく改善す
ることができることを確認した。

【００１８】

【発明の実施の形態】本発明製造方法の１実施形態を説
明する。この実施形態においては、基板、例えばシリコ
ン半導体基板（このシリコン基板とは、全体がシリコン
による構成を有する基板のみならず、表面にシリコン半
導体層を有する基板をも指称するものである）上に、そ
の特定領域と、他の所定領域において、相互に厚さを異
にするシリコン絶縁膜を有するＭＩＳ構造部が形成され
て成る半導体装置を得るものである。本発明製造方法に
おいては、基板表面に、第１のシリコン絶縁膜を形成す
る第１の絶縁膜形成工程、例えばシリコン基板表面の熱
酸化による第１のシリコン酸化膜を形成する第１のシリ
コン絶縁膜の形成工程がなされる。次に、この第１のシ
リコン絶縁膜を特定領域において除去する除去工程と、
アンモニアと過酸化水素水と超純水との混合液による洗
浄を含む洗浄工程と、その後、第１のシリコン絶縁膜を
除去した上述の特定領域に第２のシリコン絶縁膜を形成
する第２のシリコン絶縁膜の形成工程、例えばシリコン
基板表面を熱酸化して第２のシリコン酸化膜を形成する
第２のシリコン絶縁膜の形成工程がなされる。

【００１９】第１のシリコン絶縁膜の特定領域における
除去工程は、ＨＭＤＳの被着工程と、その後の加熱処理
工程と、その後のフォトレジスト層の形成工程と、この
フォトレジスト層に対するフォトリソグラフィによって
特定領域上のフォトレジスト層を除去する工程と、この
フォトレジスト層の除去部を通じてその特定領域の第１
のシリコン絶縁膜を弗化水素酸を含む水溶液によるエッ
チング液によってエッチング除去する工程とによる。

【００２０】このようにして、第１のシリコン絶縁膜の
形成後における上述したアンモニアと過酸化水素水と超
純水との混合液による洗浄工程を、第２の絶縁膜形成工
程に先立ってなされる１回のみとするものである。

【００２１】第２のシリコン絶縁膜は、シリコン酸化膜
のみならず、例えばシリコン酸化膜とシリコン窒化膜と
の積層膜、あるいはシリコン窒化酸化（ＳｉＯＮ）膜に
よる第２のシリコン絶縁膜によって形成することもでき
る。

【００２２】このようにして、上述した特定領域に形成
した第２のシリコン絶縁膜によって所要の厚さを有する
ＭＩＳ構造部の絶縁膜、すなわちゲート絶縁膜を構成
し、特定領域以外の所定部に、第１のシリコン絶縁膜、
あるいは第１および第２のシリコン絶縁膜による厚い絶
縁膜を有するＭＩＳ構造部の絶縁膜、すなわち厚いゲー
ト絶縁膜を構成する。

【００２３】このようにして基板上の特定領域と他の所
定領域とに厚さを異にするシリコン絶縁膜を形成して
後、この上に導電層、例えば金属層あるいは導電性の高
い多結晶半導体層によるゲート電極を形成してそれぞれ
ＭＩＳ構造部による例えばロジック側ゲート部とＤＲＡ
Ｍ側のゲート部とを形成する。

【００２４】上述の製造方法において、ＨＭＤＳの加熱
温度は１５０℃以上３００℃以下、好ましくは１５０℃
以上２５０℃以下、更に好ましくは１８０℃以上２２０
℃以下とする。この温度の選定は、１８０℃未満では、
このＨＭＤＳを用いることの効果が小さく、殊に１５０
℃未満では、殆どその効果が生じなくなってくることに
あり、３００℃以上ではＨＭＤＳのシリコン絶縁膜への
拡散によるゲート絶縁膜の信頼性劣化の問題が生じるた
めであり、２５０℃以下ではこのようなおそれが回避さ
れ、殊に２２０℃では、より確実にこのような不都合が
発生しないことを認めたことによる。そして、この加熱
時間は、特に制限はないが、実際の作業においては、５
０秒以上１００秒以下が、確実な効果、および作業性の
上で好ましい。

【００２５】また、第１のシリコン絶縁膜のエッチング
液は、その弗化水素酸の濃度を、エッチング効果が生じ
る０重量％より大、好ましくはシリコン絶縁膜のエッチ
ングレートを考慮して０．５重量％以上とし、１重量％
以下に選定することが望ましい。そして、このように１
重量％以下とすることによって、この弗化水素酸が、フ
ォトレジストを浸透したり、フォトレジストとの界面に
おいて滲み込んだりする現象の発生を回避できることが
できることを確認したことに因る。

【００２６】次に、本発明製造方法の一例を、図１〜図
３を参照して詳細に説明する。この例においては、ＳＴ
Ｉ（Shallow Trench Insulation)構造の半導体装置に適
用する場合である。図１Ａに示すように、基板２１の一
主面側に周知の技術によって素子分離用のトレンチ溝２
２を、所要の深さに選択的に形成し、このトレンチ溝２
２内に、ＳｉＯ₂等の埋込み絶縁層２３を埋め込んで、
相互に電気的に分離される回路素子、この例では、厚い
ゲート絶縁膜によるＭＩＳ構造部を形成する第１の分離
領域２４と、薄いゲート絶縁膜による第２のＭＩＳ構造
部を形成する第２の分離領域２５を画成した。そして、
これら領域２４および２５に、例えばそれぞれ異なる導
電型のｐ型あるいはｎ型不純物のイオン注入して各導電
型の第１および第２のウェル領域２６および２７を形成
した。

【００２７】また、図示しないが、例えばトレンチ溝２
２の底部下にチャンネルストップ領域を形成する不純物
のイオン注入や、各ＭＩＳ構造部の閾値電圧調整を行う
ためのウェル領域２６および２７の表面に対する不純物
のイオン注入をに行う。

【００２８】そして、これら領域２６および２７に、互
いに絶縁膜の厚さを異にする第１および第２のＭＩＳ構
造部を形成する。［実施例１］先ず、図１Ａで説明した基板２１の表面
を、前述したＲＣＡ洗浄、すなわち第１ステップとし
て、アンモニア水溶液と過酸化水素水と純水の混合液に
よるＳＣ１洗浄と純水リンスとを行い、続いて第２ステ
ップとして、塩酸と過酸化水素水と純水との混合液によ
るＳＣ２洗浄と、純水リンスとによる作業を行った。続
いて、希釈弗酸による洗浄を行って、基板２１の表面の
清浄化を行った。

【００２９】その後、例えばパイロジェニック酸化法に
よって、図１Ｂに示すように、膜厚７．５ｎｍのシリコ
ン酸化膜による第１のシリコン絶縁膜２８を形成する第
１のシリコン絶縁膜形成工程を行った。このパイロジェ
ニック酸化条件は、処理温度：８５０℃ 供給ガス：Ｈ₂ガスおよびＯ₂ガスをそれぞれ５ＳＬＭ圧力：大気圧とした。

【００３０】このようにして形成したシリコン絶縁膜２
８上に、ヘキサメチルジシラザン（ＨＭＤＳ）を被着
し、１９０℃、７０秒の熱処理を加え後、図１Ｃに示す
ように、膜厚１．７５μｍにフォトレジスト層２９を塗
布し、フォトリソグラフィすなわちパターン露光および
現像を行って第２のＭＩＳ構造部の形成部に限定的に開
口２９Ｗを穿設した。

【００３１】図２Ａに示すように、開口２９Ｗを通じて
シリコン酸化膜によるシリコン絶縁膜２８を、０．５重
量％弗酸水溶液によってエッチングして開口２９Ｗ下に
開口２８Ｗを穿設した。図２Ｂに示すように、フォトレ
ジスト層２９を、硫酸と過酸化水素水の混合液でフォト
レジスト層２９を除去した。更に、前述したと同様のＲ
ＣＡ洗浄を行う。すなわち、第１ステップとして、アン
モニア水溶液と過酸化水素水と純水の混合液によるＳＣ
１洗浄と純水リンスとを行い、続いて第２ステップとし
て、塩酸と過酸化水素水と純水との混合液によるＳＣ２
洗浄と、純水リンスとによる洗浄作業を行って、微粒子
と金属不純物の除去を行った。

【００３２】その後、パイロジェニック酸化によって、
図２Ｃに示すように、開口２８Ｗ内に、この開口２８Ｗ
を通じて外部に露呈したシリコン基板２１の第２の領域
２５の表面（すなわち第２のウェル領域２７の表面の一
部）を酸化して第２のシリコン絶縁膜３０の形成、すな
わち第２のシリコン絶縁膜形成工程を行った。この場
合、特定領域以外、すなわち開口２８Ｗの形成部以外
の、第１の分離領域２４上（すなわち第１のウェル領域
２６上）においてその第１のシリコン絶縁膜２８におい
ても実質的にその厚さが増加する。この増加分を含めて
その厚さが８．０ｎｍとなるようにパイロジェニック酸
化を行った。このようにして、第１の領域２４上に第１
の厚いゲート絶縁膜４１を形成し、第２の領域２５上に
第２の薄いゲート絶縁膜４２を形成する。

【００３３】その後、図３Ａに示すように、全面的にゲ
ート電極を構成する多結晶シリコン層、すなわち導電層
３１を、ＣＶＤ（化学的気相成長）法によって成膜す
る。次に、図３Ｂに示すように、導電層３１をフォトリ
ソグラフィによる選択的エッチングを行って、例えば各
領域２４および２５上の各ゲート絶縁膜４１および４２
に、それぞれ所定の幅（チャネル長）の多結晶シリコン
を残して他部を除去して第１および第２のゲート電極５
１および５２と形成し、続いてこれら電極５１および５
２下の第１および第２のゲート絶縁膜４１および４２を
残して他部をエッチング除去する。

【００３４】その後、順次領域２６および２７に対して
それぞれ導電型を異にするソースないしはドレイン領域
６１および６２を形成する。このようにして、それぞれ
ゲート絶縁膜４１および４２の厚さを異にする第１およ
び第２の第２のＭＩＳ構造部７１および７２を形成して
目的とする半導体装置、すなわちロジック、ＤＲＡＭが
混載する半導体装置を得ることができる。

【００３５】図４は、実施例１によって形成したすなわ
ち１回のＳＣ１洗浄のみがなされ、またＨＭＤＳの被着
および熱処理をフォトレジスト形成前に行う方法によっ
たゲート絶縁膜４１と、従来方法すなわち２回のＳＣ１
洗浄を伴い、またＨＭＤＳの被着および熱処理を行わな
かった絶縁膜に関して、それぞれ定電流ストレス下での
長期信頼性いわゆるＱ_bd、すなわち通電によるブレーク
ダウン、すなわち欠陥発生を生じる電荷の測定結果を、
それぞれ白丸印および黒丸印をもってプロットして示し
たものである。

【００３６】この図４より明らかなように、本発明方法
によって得たシリコン絶縁膜は、偶発不良の大幅な減
少、磨耗不良の改善によって長期信頼性の改善が図られ
た。

【００３７】［実施例２］実施例１と同様の方法によっ
て第１および第２のＭＩＳ構造部を有する半導体装置を
製造した。しかしながら、この実施例においては、ＨＭ
ＤＳ被着処理後の熱処理を、１９０℃、６０秒の熱処理
を加え後、図１Ｃで説明したと同様に、膜厚１．７５μ
ｍにフォトレジスト層２９を塗布し、フォトリソグラフ
ィすなわちパターン露光および現像を行って第２のＭＩ
Ｓ構造部の形成部に限定的に開口２９Ｗを穿設した。そ
して、この開口２９Ｗを通じて図２Ａで説明したよう
に、シリコン絶縁膜２８のウェットエッチングを行うも
のであるが、この場合、濃度０．２５重量％の弗酸水溶
液にるエッチングによってシリコン絶縁膜２８に対する
選択的なエッチングを行って後に、硫酸と過酸化水素水
との混合液でフォトレジストを溶解除去し、更にＲＣＡ
洗浄による微粒子および金属不純物の除去を行った。引
き続いてＳＣ２洗浄およびその後の純粋リンスを前洗浄
として行った後に、パイロジェニック酸化法によって図
２Ｂで示した開口２８Ｗに、図２Ｃで示したシリコン酸
化膜による第２のシリコン絶縁膜３０の形成を、第１の
絶縁膜２８における厚さが３ｎｍとなるように形成し
た。

【００３８】その後、続いてこのシリコン酸化膜をシリ
コン窒化酸化（ＳｉＯＮ）膜に変換した。この処理は、処理温度：９００℃ 供給ガス：一酸化窒素（ＮＯ）ガス２．０ＳＬＭ圧力：７６ Torr の雰囲気中で５分間の熱処理を行った。

【００３９】その後は、図３ＡおよびＢと同様に、第１
および第２のＭＩＳ構造部７１および７２の形成を行っ
て目的とする半導体装置を得た。

【００４０】この実施例２においても、第１のゲート絶
縁膜４１において、Ｑ_bd測定によっていわゆる偶発不要
の発生がないことを確認できた。

【００４１】上述したように、本発明方法によれば、第
１のシリコン絶縁膜２８の特定領域の除去工程における
フォトリソグラフィによるエッチングすなわち開口２８
Ｗの穿設において、先ず第１のシリコン絶縁膜２８にＨ
ＭＤＳ被着と加熱を行うものであり、このようにするこ
とによって前述したように、シリコン絶縁膜の歪みが緩
和されフォトレジスト層２９の密着性を高める効果を得
るものであり、しかもこのフォトレジスト層２９の開口
２９Ｗを通じて第１のシリコン絶縁膜の除去におけるエ
ッチング液としての弗酸を含む水溶液中の弗酸濃度を０
重量％より大で１重量％以下としたことによって、この
エッチング液がフォトレジスト層２９に浸透したり、シ
リコン絶縁膜２８との界面からの浸透を回避できること
により、更に第１のシリコン酸化膜の形成後においては
アンモニアと過酸化水素水と超純水との混合液によるＳ
Ｃ１の洗浄工程を１回にとどめたことが相俟って、ＭＩ
Ｓ構造部のゲート絶縁膜の信頼性を高めるとができるも
のである。

【００４２】尚、図示した例では、１組のＭＩＳ構造部
による半導体装置を示したが、いうまでもなく、本発明
は、多数のＭＩＳ構造部を有する半導体装置の製造に適
用することができ、また第２のシリコン絶縁膜３０の形
成方法、そのほかの各部例えばゲート電極材料、形成方
法など、上述した例に限定されることなく種々の構成と
することができ、これに応じてその製造方法も本発明の
構成内において、種々の変形変更を行うことができる。

【００４３】

【発明の効果】上述したように、本発明方法によれば、
第１のシリコン絶縁膜２８の特定領域の除去工程におけ
るフォトリソグラフィによるエッチングすなわち開口２
８Ｗの穿設において、フォトレジスト層の塗布に先立っ
て、ＨＭＤＳ被着と加熱を行うものであり、このように
することによってこのフォトレジスト層２９の密着性を
高める効果を得るものであり、しかもこのフォトレジス
ト層２９の開口２９Ｗを通じて第１のシリコン絶縁膜の
除去する工程におけるそのエッチング液の弗化水素酸の
濃度を０重量％より大、すなわち０重量％を超え、また
１重量％以下としたことによって、このエッチング液が
フォトレジスト層２９に浸透したり、シリコン絶縁膜２
８との界面からの浸透を回避できるようにしたことによ
り、また第１のシリコン酸化膜の形成後において、この
膜に対するアンモニアと過酸化水素水と超純水との混合
液によるＳＣ１の洗浄工程を１回にとどめたことが相俟
って、ＭＩＳ構造部のゲート絶縁膜の信頼性を高めると
ができる。したがって、本発明製造方法によれば、信頼
性の高い半導体装置を、歩留りよく製造することがで
き、コストの低減化を図ることができるものである。

【図面の簡単な説明】

【図１】Ａ〜Ｃは、本発明による半導体装置の製造方法
の一例の工程図（その１）である。

【図２】Ａ〜Ｃは、本発明による半導体装置の製造方法
の一例の工程図（その２）である。

【図３】ＡおよびＢは、本発明による半導体装置の製造
方法の一例の工程図（その３）である。

【図４】本発明方法および従来方法におけるＱ_bd測定結
果を示す図である。

【図５】Ａ〜Ｅは、従来方法の工程図である。

【符号の説明】

１・・・Ｓｉ基板、２・・・第１の酸化膜、３・・・フ
ォトレジスト層、３Ｗ・・・開口、４・・・第２の酸化
膜、２１・・・基板、２２・・・トレンチ溝、２３・・
・埋込み絶縁層、２４・・・第１の分離領域、２５・・
・第２の分離領域、２６・・・第１のウェル領域、２７
・・・第２のウェル領域、２８・・・第１のシリコン絶
縁膜、２９・・・フォトレジスト層、２９Ｗ・・・開
口、３０・・・第２のシリコン絶縁膜、３１・・・導電
層、４１・・・第１のゲート絶縁膜、４２・・・第２の
ゲート絶縁膜、５１・・・第１のゲート電極、５２・・
・第１のゲート電極、６１、６２・・・ソースないしは
ドレイン領域、７１・・・第１のＭＩＳ構造部、７２・
・・第２のＭＩＳ構造部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/108 21/8242 (72)発明者古賀邦明長崎県諫早市津久葉町1883番43号ソニー長崎株式会社内 (72)発明者小林哲哉長崎県諫早市津久葉町1883番43号ソニー長崎株式会社内 (72)発明者毛利竜彦長崎県諫早市津久葉町1883番43号ソニー長崎株式会社内 (72)発明者柏木章秀東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 2H096 AA00 AA25 CA05 HA17 HA18 HA30 JA04 KA00 KA12 5F043 AA32 BB22 BB27 5F046 HA01 5F048 AA07 AA09 AB01 AB03 AC01 AC03 BB05 BB11 BB12 BB16 BD04 BE03 BG14 BH07 DA00 5F083 AD00 GA27 JA05 NA01 PR01 PR05 PR12 PR15 PR42 PR43 PR46 PR52 PR53 PR56 ZA07 ZA12 ZA13

Claims

【特許請求の範囲】

【請求項１】基板上の特定領域と、他の所定領域にお
いて、相互に厚さを異にするシリコン絶縁膜が形成され
て成る半導体装置の製造方法であって、上記基板上に、第１のシリコン絶縁膜を形成する第１の
シリコン絶縁膜の形成工程と、上記第１のシリコン絶縁膜を特定領域において除去する
除去工程と、アンモニアと過酸化水素水と純水との混合液による洗浄
を含む洗浄工程と、該洗浄工程後に上記第１のシリコン絶縁膜を除去した上
記特定領域に第２のシリコン絶縁膜を形成する第２のシ
リコン絶縁膜の形成工程とを有し、上記第１のシリコン絶縁膜の特定領域における除去工程
が、ヘキサメチルジシラザンの被着工程と、その後の加
熱処理工程と、その後のフォトレジスト層の形成工程
と、該フォトレジスト層に対するフォトリソグラフィに
よって上記特定領域上の上記フォトレジスト層を除去す
る工程と、該フォトレジスト層の除去部を通じて上記特
定領域の上記第１のシリコン絶縁膜を弗化水素酸を含む
水溶液によるエッチング液によってエッチング除去する
工程とを有し、上記第１のシリコン絶縁膜の形成後における上記アンモ
ニアと過酸化水素水と純水との混合液による洗浄工程を
上記第２の絶縁膜形成工程前になされる１回のみとした
ことを特徴とする半導体装置の製造方法。
【請求項２】上記ヘキサメチルジシラザンの加熱温度
を１５０℃以上３００℃以下としたことを特徴とする請
求項１に記載の半導体装置の製造方法。
【請求項３】上記第１のシリコン絶縁膜のエッチング
液が、弗化水素酸の濃度が０重量％を超えて１重量％以
下に選定したことを特徴とする請求項１に記載の半導体
装置の製造方法。
【請求項４】上記基板は、シリコン基板より成り、上
記第１のシリコン絶縁膜シリコン酸化膜より成ることを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】上記第２のシリコン絶縁膜は、シリコン
酸化膜とシリコン窒化膜の積層膜、あるいはシリコン窒
化酸化膜より成ることを特徴とする請求項１に記載の半
導体装置の製造方法。