KR930007753B1 - 소자분리 산화막 형성방법 - Google Patents

소자분리 산화막 형성방법 Download PDF

Info

Publication number
KR930007753B1
KR930007753B1 KR1019900018788A KR900018788A KR930007753B1 KR 930007753 B1 KR930007753 B1 KR 930007753B1 KR 1019900018788 A KR1019900018788 A KR 1019900018788A KR 900018788 A KR900018788 A KR 900018788A KR 930007753 B1 KR930007753 B1 KR 930007753B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
bpsg
device isolation
polysilicon layer
Prior art date
Application number
KR1019900018788A
Other languages
English (en)
Other versions
KR920010830A (ko
Inventor
장성남
배동주
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019900018788A priority Critical patent/KR930007753B1/ko
Publication of KR920010830A publication Critical patent/KR920010830A/ko
Application granted granted Critical
Publication of KR930007753B1 publication Critical patent/KR930007753B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

내용 없음.

Description

소자분리 산화막 형성방법
제1도는 종래의 방법을 보여주는 공정단면도
제2도는 본 발명에 따른 방법을 보여주는 공정단면도
본 발명은 소자간의 분리에 관한 것으로, 특히 LOCOS(Local Oxidation)방법을 사용하지 않고 소자분리 산화막을 형성하는 방법에 관한 것이다.
다수개의 반도체 소작 집적되는 반도체칩에서는 소자와 소자사이를 전기적으로 절연시키고 분리하기 위한 소자분리산화막(또는 필드산화막)이 구비되어 있다.
이 소자분리산확막은 반도체장치가 고집적화 됨에 따라, 점유면적이 작으면서 이웃하는 소자를 효율적으로 분리할 수 있도록 만들어져야 한다.
제1도는 종래의 LOCOS법을 이용한 공정단면도이다. 제1도에 도시된 바와같이 제1(a)도에서, 반도체기판(1)상에 산화막(Sio2)(2)과 질화막(Si3N4)(3)을 도포한 후 소자분리영역(8)상에 이온주입 및 선택산화를 위한 창(7)을 형성한 다음, 붕소(B)등의 이온불순물을 이온주입한다. 그다음 제1(b)도에서 상기 창(7)에 의해 노출된 기판(1)의 표면을 열산화시키면 1㎛이상의 두께를 가지는 소자분리산화막(4)이 형성되고, 이온주입된 불순물들은 기판내로 확산된다(6) 이러한 방법을 LOCOS(Local Oxidaiton)방법이라고 한다.
상술한 종래의 방법에 있어서는, 제1(b)도에 도시된 바와같이, 소자분리산화막(4)의 양단부가 산화막(2)과 연계되어 소자가 형성되는 영역쪽으로 새부리(bird's beak)모양으로 연계되어 소자가 형성되는 영역쪽으로 새부리(bird's beak)모양으로 확장되어 있다. 이 버어즈비이크부분(5)에서는 절연층의 두께가 얇아지므로 스트레스를 많이 받게되고, 이후의 공정에서 소자형성후, 예를들어 디램메모리셀등에서는 상기 소자 분리산화막상에 워드라인 전극이 형성된 경우 기판측으로 누설전류가 흐른다. 또한 상기 버어즈비이크(5)로 인한 소자분리산화막의 원하지 않은 영역확장으로 그만큼 실제 소장영역은 줄어들게 되어 반도체소자의 고집적화에도 장애요소가 된다. 또한 이온주입된 불순물이 열산화 공정중 기판(1)내로 확산(6)됨에 의해 필드브레이크다운전압 및 드레쉬홀드전압에 원치않는 영향을 주게된다.
따라서 본 발명의 목적은 소자분리산화막의 형성에 있어서 고집적화 및 소자특성에 장애가 되지 않는 소자분리산화막을 형성하는 방법을 제공함에 있다.
제2도는 본 발명에 따른 소자분리산화막 형성방법을 보여주는 공정단면도이다. 먼저 제2(a)도에서 단 결정실리콘기판(10)상에 2500-3500Å의 제1산화막(11)과 500-1000Å의 폴리실리콘층(12) 및 3000-5000Å의 제3산화막(13)을 순차적으로 형성한 다음, 소자분리영역(20)상부에 형성된 상기 폴리실리콘층(12) 및 제3산화막(13)을 식각하여 이온주입을 위한 창(21)을 형성한다. 그다음 기판전면에 붕소(B)등의 불순물을 이온주입한다. 여기서 상기 제3산화막(13)의 두께를 상기 이온주입시 장벽역할을 할 수 있을 정도로 두꺼워야 한다. 그다음, 제2(b)도에서 1000-2000Å의 질화막(13)과 3000-5000Å의 BPSG(Borophospho silicate glass)막(15)을 도포한 다음 리플로우(reflow)한다. 그다음 제2(c)도에서 상기 BPSG막(15)을 오버에칭하여 제거한 다음, 소자분리영역 이외의 영역(또는 소장영역)상에 형성된 질화막(14)을 식각한다. 상기 질화막(14)을 BPSG막(15)을 제거할때 에칭스토퍼(etching stopper)로 작용하여, 오버에칭후에도 소자분리영역(20)상부의 남아있는 질화막(14a)상에는 잔존하는 BPSG막(15a)이 있다.
그다음 제2(d)도에서 상기 질화막(14a)상의 BPSG(15a)과 소자영역상의 제1산화막(11), 폴리실리콘층(12), 제3산화막(13)을 동시에 에칭하여 소자영역에 있는 기판(10)의 표면을 노출시킨다. 이때에도 상기 질화막(14a)은 에칭스토퍼의 역할을 한다. 그후 기판(10)의 표면에 희생산화막(16)을 성장시킨 다음, 남아있는 질화막(14a)을 인산(H3PO4)등으로 습식에칭하여 제거하고, 상기 희생산화막(16)을 제거한다.
상술한 바와같이 본 발명은 선택산화법에 의해 소자분리산화막을 형성하지 않았으므로써, 버어즈비이크의 발생이 없고 기판내로의 불순물확산에 따른 역영향을 제거하는 이점이 있다.

Claims (2)

  1. 반도체소자의 소자분리산화막 형성방법에 있어서, 단결정실리콘 기판상에 제1산화막과 폴리실리콘층 및 상기 제1산화막보다 최소한 두꺼운 제2산화막을 도포하는 제1공정과,소정의 소자분리영역 상부에 형성된 상기 제2산화막 및 폴리실리콘층을 순차적으로 선택 식각하여 창을 형성하는 제2공정과, 상기 창을 통하여 불순물을 이온주입한 다음, 기판전면에 질화막 및 BPSG막을 도포하는 제3공정과, 상기 BPSG막을 오버에칭한 다음, 소자분리영역 이외의 영역상부에 있는 질화막만을 선택적으로 제거하는 제4공정과, 상기 질화막 상면에 남아있는 BPSG막과 소자분리영역 이외의 영역상부에 형성된 남아있는 제2산화막 및 폴리실리콘층을 동시에 제거하는 제5공정과 상기 질화막을 제거하는 제6공정이 연속적으로 이루어짐을 특징으로 하는 소자분리산화막 형성방법.
  2. 제1항에 있어서, 상기 질화막이 BPSG막 에칭시에 에칭스토퍼로 작용함을 특징으로 하는 소자분리산화막 형성공정.
KR1019900018788A 1990-11-20 1990-11-20 소자분리 산화막 형성방법 KR930007753B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900018788A KR930007753B1 (ko) 1990-11-20 1990-11-20 소자분리 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900018788A KR930007753B1 (ko) 1990-11-20 1990-11-20 소자분리 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR920010830A KR920010830A (ko) 1992-06-27
KR930007753B1 true KR930007753B1 (ko) 1993-08-18

Family

ID=19306245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018788A KR930007753B1 (ko) 1990-11-20 1990-11-20 소자분리 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR930007753B1 (ko)

Also Published As

Publication number Publication date
KR920010830A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
US3986896A (en) Method of manufacturing semiconductor devices
US4398964A (en) Method of forming ion implants self-aligned with a cut
JPS6174350A (ja) 半導体装置の製造方法
KR930007753B1 (ko) 소자분리 산화막 형성방법
US4148133A (en) Polysilicon mask for etching thick insulator
US6143595A (en) Method for forming buried contact
JP2000036534A (ja) 半導体集積回路のトレンチ分離方法
US5620911A (en) Method for fabricating a metal field effect transistor having a recessed gate
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
US6580088B2 (en) Semiconductor devices and methods for manufacturing the same
JPH09205137A (ja) 素子分離領域形成法
JPH06252259A (ja) 半導体装置とその製造方法
KR0122521B1 (ko) 반도체 소자 제조방법
KR0125312B1 (ko) 반도체 소자의 필드산화막 형성방법
KR20000001910A (ko) 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법
KR850000037B1 (ko) 셀프얼라인 금속전극 복합 mos의 제조방법
JP3000130B2 (ja) 半導体装置の製造方法
KR0151607B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100220236B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR970005703B1 (ko) 트렌치형 소자분리 구조를 갖는 반도체 장치 및 그 제조 방법
KR100223282B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100256811B1 (ko) 반도체 소자 제조방법
KR0147427B1 (ko) 미세 반도체 소자의 소자분리막 형성 방법
KR0122523B1 (ko) 반도체 소자 제조방법
KR19990000376A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010706

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee