CN219372994U - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN219372994U CN219372994U CN202320059107.8U CN202320059107U CN219372994U CN 219372994 U CN219372994 U CN 219372994U CN 202320059107 U CN202320059107 U CN 202320059107U CN 219372994 U CN219372994 U CN 219372994U
- Authority
- CN
- China
- Prior art keywords
- electrodes
- electrode
- lower electrode
- axis
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供一种半导体器件,包括:衬底、支撑层和多个下电极;在支撑层和多个下电极的一个俯视图中,多个下电极在第一方向与第二方向彼此相互分离排列,同一列下电极在第二方向对准设置,任意相邻两列下电极在第一方向错位排列;在俯视图中,存在最边缘的连续四列下电极,其按照由外朝内的方向依次为第一列下电极、第二列下电极、第三列下电极和第四列下电极,第一列下电极具有第一底部位置,第二列下电极具有第二底部位置,第三列下电极具有第三底部位置,第四列下电极具有第四底部位置;其中,第一底部位置与第三底部位置在第一方向彼此对齐,第四底部位置低于第一底部位置,第二底部位置高于第一底部位置。
Description
技术领域
本公开属于半导体技术领域,具体涉及一种半导体器件。
背景技术
本部分旨在为权利要求书中陈述的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
动态随机存取存储器(dynamic random access memory,DRAM)为一种挥发性(volatile)存储器,是许多电子产品中不可或缺的关键元件。DRAM是由数目庞大的存储单元(memory cell)聚集形成的一阵列区,用来存储数据,而每一存储单元可由一金属氧化半导体(metal oxide semiconductor,MOS)晶体管与一电容(capacitor)结构串联组成。
电容结构形成庞大的阵列。为提高电容结构的密度,其下电极通常成柱状或者杯状。杯状或者柱状的下电极阵列排布。边缘以及角部位置处的下电极容易坍塌或漂移。
实用新型内容
本公开提供一种半导体器件。
本公开的一些技术方案提供一种半导体器件,包括:衬底、支撑层和多个下电极;在所述支撑层和所述多个下电极的一个俯视图中,所述多个下电极在第一方向与第二方向彼此相互分离排列,同一列下电极在第二方向对准设置,任意相邻两列下电极在第一方向错位排列;在所述俯视图中,存在最边缘的连续四列下电极,其按照由外朝内的方向依次为第一列下电极、第二列下电极、第三列下电极和第四列下电极,所述第一列下电极具有第一底部位置,所述第二列下电极具有第二底部位置,所述第三列下电极具有第三底部位置,所述第四列下电极具有第四底部位置;其中,所述第一底部位置与第三底部位置在第一方向彼此对齐,所述第四底部位置低于所述第一底部位置,所述第二底部位置高于所述第一底部位置。
本公开的一些技术方案提供一种半导体器件,包括:衬底、支撑层和多个下电极;在所述支撑层和所述多个下电极的一个俯视图位于XOY平面,坐标原点O位于最角部的下电极,所述多个下电极沿Y轴方向排成多列,Y轴正方向由原点O指向下一个沿Y轴对齐排列的下电极,X轴与Y轴垂直,X轴的正方向由原点O指向位于中心区域一列下电极;在所述俯视图中,沿X轴正方向第一列下电极的最底部下电极的坐标为(0,0),沿X轴正方向第二列下电极的最底部下电极的坐标为(1,d),沿X轴正方向第二列下电极的最底部下电极的坐标为(2,0),沿X轴正方向第三列下电极的最底部下电极的坐标为(3,-d),沿着X轴正方向最底部的下电极以此为一个循环继续排列,其中X坐标代表下电极所在列的编号,Y坐标代表下电极在Y轴上的空间位置。
本公开的一些技术方案提供一种半导体器件,包括:衬底、支撑层和多列下电极;所述支撑层和所述多列下电极的俯视图位于XOY平面,坐标原点O位于所述支撑层的中部区域,每一列下电极中各电极沿Y轴方向排列;从至少一个角部下电极中任一个角部下电极开始朝着指向Y轴方向,连续多列下电极的与所述任一个角部下电极同侧的端部下电极到X轴的距离单调减小随后单调增大,所述任一个角部下电极到X轴的距离为第一距离,所述连续多列下电极位于Y轴同侧,所述连续多列下电极中距离Y轴最近的一列下电极与所述任一个角部下电极同侧的端部下电极到X轴的距离为第二距离,所述第一距离小于所述第二距离。
本公开的一些技术方案有助于提升角部区域的下电极的结构稳定性。
附图说明
图1是本公开实施例的半导体器件中部分结构的俯视图。
图2是图1所示半导体器件沿AA线的剖视图。
图3是图1所示半导体器件沿AA线的剖视图的变式。
图4是本公开实施例的半导体器件的部分结构的俯视图中最外侧的下电极的中心连线示意图。
图5是本公开另一些实施例的半导体器件中部分结构的俯视图。
图6是本公开一实施例的版图结构的叠加示意图。
图7是本公开另一实施例的版图结构的叠加示意图。
图8至图12是本公开一实施例的半导体器件的制备方法的中间状态的示意图。
其中,附体标记为:O、坐标原点;X、X轴方向;Y、Y轴方向;1、10、衬底;11、基底;12、接触垫;13、介质层;20、特征膜层;2、40、下电极;21、虚设下电极;22、有效下电极;22a、无效分格;21a、有效分格;30、掩模层;14、3、支撑层;31、开口区域;10a、开孔;50、遮盖层;50a、开口;L、多排下电极的同侧端部下电极的中心连线;x0、边缘区域中沿Y轴方向延伸的边缘区域在X轴方向上的尺寸;y0、边缘区域中沿X轴方向延伸的边缘区域在Y轴方向上的尺寸;110、有效规则图形;120、无效规则图形;200、掩模图案;300、遮盖图案;300a、镂空区。
具体实施方式
下面结合附图所示的实施例对本公开作进一步说明。
本公开实施例提供一种半导体器件,包括:衬底1、支撑层3和多个下电极2。
参考图5,在所述支撑层3和所述多个下电极2的一个俯视图中,所述多个下电极2在第一方向与第二方向彼此相互分离排列,同一列下电极2在第二方向对准设置,任意相邻两列下电极2在第一方向错位排列相邻两列下电极(1列下电极2的水平高度与另一列下电极2的水平高度均不相同)。
在所述俯视图中,存在最边缘的连续四列下电极2,其按照由外朝内的方向依次为第一列下电极2、第二列下电极2、第三列下电极2和第四列下电极2,所述第一列下电极2具有第一底部位置,所述第二列下电极2具有第二底部位置,所述第三列下电极2具有第三底部位置,所述第四列下电极2具有第四底部位置。
其中,所述第一底部位置与第三底部位置在第一方向彼此对齐(距具有相同的水平高度),所述第四底部位置低于所述第一底部位置,所述第二底部位置高于所述第一底部位置。
图5展示的是最左侧的连续四列下电极2的底部位置的特征。当然,最右侧的连续四列下电极2的底部也可以是满足相同的特征。
如果将该俯视图旋转180°,那么等效地,最左侧的连续四列下电极2的顶部位置和/或最右侧的连续四列下电极2的顶部位置也可以是满足相同的特征。
本公开的发明人研究发现,相关技术中,最角部的下电极2容易产生坍塌或者漂移。参考图5,本公开实施例中的左下方角部的下电极2位置相对不是最靠下的,其周围的下电极2的密度相对较大,从而有助于提高左下角角部下电极的结构稳定性。
继续参考图4,在所述俯视图中,每一列下电极2的底部位置的连线为波浪形连线,所述波浪形连线的波峰在第一方向上彼此对齐,所述波浪形连线的波谷在第一方向上彼此对齐。
具体地,在所述俯视图中,所述波浪形连线的波峰与最近邻的波谷之间设置有1个下电极2。波峰与波谷的高度差相对较小。当然,在另一些实施例中,所述波浪形连线的波峰与最近邻的波谷之间设置有多个下电极2。
继续参考图5,所述多个下电极2被划分为位于中部区域的有效下电极22和位于环绕所述中部区域的边缘区域的虚设下电极21,所述支撑层3上设置多个开口区域31,所述多个开口区域31暴露至少部分有效下电极22中每一个有效下电极22的部分外周面,所述支撑层3完全环绕所述虚设下电极21的外周面,所述边缘区域呈封闭的环形。
在所述俯视图中,所述有效下电极22的最小包围矩形左侧的虚设下电极21所处区域沿第一方向的尺寸为第一尺寸x0,所述最小包围矩形下方的虚设下电极21所处区域沿第二方向的尺寸为第二尺寸y0,所述第一尺寸x0小于所述第二尺寸y0。
该俯视图中,有效下电极22左右两侧的虚设下电极21的外边界是相对平整的,而有效下电极22上下两侧的虚设下电极21的外边界是不平整的。为了提高有效下电极22上下两侧的虚设下电极21的结构稳定性,有效下电极22上下两侧的虚设下电极21在第二方向的尺寸相对加大。
继续参考图5,在所述俯视图中,所述支撑层3具有波浪形下边界,所述波浪形下边界的波峰与所述波浪形连线的波峰在第二方向上对齐,所述波浪形下边界的波谷与所述波浪形连线的波谷在第二方向上对齐。
支撑层3的外边界形状与下电极2的外轮廓的形状是相适应的,可以节省支撑层3占用的面积,并对下电极2进行良好的支撑。
继续参考图2,所述下电极2呈实心柱状。
继续参考图3,所述下电极2呈杯状,杯状的所述下电极2的开口方向为远离所述衬底1的方向。
进一步,所述半导体器件还包括覆盖所述下电极2以及所述支撑层3的介质层(未示出),以及覆盖所述介质层的上电极(未示出),所述上电极、所述介质层以及所述多列下电极2形成多列电容器。
基于相同的发明构思,参考图5,本公开的实施例还提供一种半导体器件,包括:衬底1、支撑层3和多个下电极2;其特征在于,在所述支撑层3和所述多个下电极2的一个俯视图位于XOY平面,坐标原点O位于最角部的下电极2,所述多个下电极2沿Y轴方向排成多列,Y轴正方向由原点O指向下一个沿Y轴对齐排列的下电极2,X轴与Y轴垂直,X轴的正方向由原点O指向位于中心区域一列下电极2;
在所述俯视图中,沿X轴正方向第一列下电极2的最底部下电极2的坐标为(0,0),沿X轴正方向第二列下电极2的最底部下电极2的坐标为(1,d),沿X轴正方向第二列下电极2的最底部下电极2的坐标为(2,0),沿X轴正方向第三列下电极2的最底部下电极2的坐标为(3,-d),沿着X轴正方向最底部的下电极2以此为一个循环继续排列,其中X坐标代表下电极2所在列的编号,Y坐标代表下电极2在Y轴上的空间位置。
图5示出的是坐标原点位于左下角部下电极2的情况。应当理解,坐标原点也可以位于右下角部下电极2,或者位于左上角部下电极2,或者位于右上角度下电极。
最角部的下电极2容易产生坍塌或者漂移。参考图5,本公开实施例中的左下方角部的下电极2位置相对不是最靠下的,其周围的下电极2的密度相对较大,从而有助于提高左下角角部下电极的结构稳定性。
继续参考图5,所述多个下电极2被划分为位于中部区域的有效下电极22和位于环绕所述中部区域的边缘区域的虚设下电极21,所述支撑层3上设置多个开口区域31,所述多个开口区域31暴露至少部分有效下电极22中每一个有效下电极22的部分外周面,所述支撑层3完全环绕所述虚设下电极21的外周面,所述边缘区域呈封闭的环形。
在所述俯视图中,包围全部所述有效下电极22的最小包围矩形左侧的虚设下电极21所处区域沿第一方向的尺寸为第一尺寸x0,所述最小包围矩形下方的虚设下电极21所处区域沿第二方向的尺寸为第二尺寸y0,所述第一尺寸x0小于所述第二尺寸y0。
该俯视图中,有效下电极22左右两侧的虚设下电极21的外边界是相对平整的,而有效下电极22上下两侧的虚设下电极21的外边界是不平整的。为了提高有效下电极22上下两侧的虚设下电极21的结构稳定性,有效下电极22上下两侧的虚设下电极21在第二方向的尺寸相对加大。
具体地,在所述俯视图中,所述支撑层3具有波浪形下边界,所述波浪形下边界的波峰与列编号为4n+2的一列下电极2的最底部下电极2在第二方向上对齐,所述波浪形下边界的波谷与列编号为4n+4的一列下电极2的最底部下电极2在第二方向上对齐,n位于非负整数。
即波峰所在列与波谷所在列之间间隔1列下电极2。当然,波峰所在列与波谷所在列之间也可以间隔2列或更多列下电极2。
基于相同的发明构思,参考图1至图4,本公开的实施例还提供一种半导体器件,包括:衬底1、支撑层3和多列下电极2;所述支撑层3和所述多列下电极2的俯视图位于XOY平面,坐标原点O位于所述支撑层3的中部区域,每一列下电极2中各电极沿Y轴方向排列;
从至少一个角部下电极2中任一个角部下电极2开始朝着指向Y轴方向,连续多列下电极2的与所述任一个角部下电极2同侧的端部下电极2到X轴的距离单调减小随后单调增大,所述任一个角部下电极2到X轴的距离为第一距离d1,所述连续多列下电极2位于Y轴同侧,所述连续多列下电极2中距离Y轴最近的一列下电极2与所述任一个角部下电极2同侧的端部下电极2到X轴的距离为第二距离d2,所述第一距离d1小于所述第二距离d2。
例如在该俯视图中,从左下角部下电极2开始朝右,连续多列下电极2的下端点距离x轴的距离先单调减小再单调增大,并且这连续多列下电极中距离x轴最近的一列下电极2的下端点比左下角部下电极位置更靠下。
又例如在该俯视图中,从右下角部下电极2开始朝左,连续多列下电极2的下端点距离x轴的距离先单调减小再单调增大,并且这连续多列下电极中距离x轴最近的一列下电极2的下端点比右下角部下电极位置更靠下。
又例如在该俯视图中,从左上角部下电极2开始朝右,连续多列下电极2的上端点距离x轴的距离先单调减小再单调增大,并且这连续多列下电极中距离x轴最近的一列下电极2的上端点比左上角部下电极位置更靠上。
又例如在该俯视图中,从右上角部下电极2开始朝左,连续多列下电极2的下端点距离x轴的距离先单调减小再单调增大,并且这连续多列下电极中距离x轴最近的一列下电极2的上端点比右上角部下电极位置更靠上。
需要说明的是,以上对俯视图中四个角部区域下电极位置关系的优化可以在4个角部区域实施,也可以仅在其中部分角部区域实施。
最角部的下电极2容易产生坍塌或者漂移。参考图1和图4,本公开实施例中的最角部的下电极2位置相对不是最靠外的,其周围的下电极2的密度相对较大,从而有助于提高角部下电极的结构稳定性。
可选地,参考图1,在所述俯视图中,多列下电极2的至少一侧的同侧端部下电极2的中心连线L呈波浪形,波浪形中心连线L的延伸方向为X轴方向。
具体地,所述波浪形中心连线L的重复周期为等腰三角形。
继续参考图1,在所述波浪形中心连线L到X轴的距离极大值点位置处,所述波浪形中心连线L呈钝角。该距离极大值点位置处的下电极2所处的环境更接近中心区域下电极2所处的环境,有利于提高该距离极大值点位置处的下电极2的结构稳定性。
进一步,在所述波浪形中心连线L到X轴的距离极小值点位置处,所述波浪形中心连线L呈钝角。
继续参考图1,所述多列下电极2被划分为位于中部区域的有效下电极22和位于环绕所述中部区域的边缘区域的虚设下电极21,所述支撑层3上设置多个开口区域31,所述多个开口区域31暴露至少部分有效下电极22的部分外周面,所述支撑层3完全环绕所述虚设下电极21的外周面,所述边缘区域呈封闭的环形;
所述边缘区域中沿Y轴方向延伸的边缘区域在X轴方向上的尺寸x0小于所述边缘区域中沿X轴方向延伸的边缘区域在Y轴方向上的尺寸y0。
该俯视图中,有效下电极22左右两侧的虚设下电极21的外边界是相对平整的,而有效下电极22上下两侧的虚设下电极21的外边界是不平整的。为了提高有效下电极22上下两侧的虚设下电极21的结构稳定性,有效下电极22上下两侧的虚设下电极21在第二方向的尺寸相对加大。
继续参考图4,在所述俯视图中,最外侧的一圈下电极2的中心连线包括:沿Y轴方向延伸的两条直线、以及连接所述两条直线的同侧端点的波浪线。
进一步参考图1,所述支撑层3沿所述Y轴方向超出所述多列下电极2的同侧端部下电极2的尺寸相等。
支撑层3的下边界形状与多列下电极2的下端点连线的形状是相匹配的,既能有效支撑最外侧的下电极2,又能减小支撑层3占用的面积。
参考图2,所述下电极2呈实心柱状。
参考图3,所述下电极2呈杯状,杯状的所述下电极2的开口方向为远离所述衬底1的方向。
进一步,所述半导体器件还包括覆盖所述下电极2以及所述支撑层3的介质层(未示出),以及覆盖所述介质层的上电极(未示出),所述上电极、所述介质层以及所述多列下电极2形成多列电容器。
衬底1例如是硅衬底或者其他类型的半导体衬底。衬底1中还设置有驱动下电极2的晶体管(未示出)以及连接晶体管的数据线(未示出)。对于衬底1可按照现有技术进行设计。
需要说明的是,在俯视图中,波浪形的中心连线L是指中心连线周期性地单调升高再单调降低,并不限定中心连线L是线性地升高或者线性的降低。
基于相同的发明构思,参考图6,本公开的实施例还提供一种版图结构,包括:特征图案,所述特征图案包括由多个规则图形构成的图案阵列;掩模图案200,用于掩模遮盖所述特征图案,以遮盖所述图案阵列中位于边缘的无效规则图形120,并暴露出所述图案阵列中被所述掩模图案200围绕在内的有效规则图形110;
所述有效规则图形110沿Y轴方向排成多列,存在最边缘的连续四列有效规则图形110,按照由外朝内的方向依次为第一列有效规则图形110、第二列有效规则图形110、第三列有效规则图形110和第四列有效规则图形110,所述第一列有效规则图形110具有第五底部位置,所述第二列有效规则图形110具有第六底部位置,所述第三列有效规则图形110具有第七底部位置,所述第四列有效规则图形110具有第八底部位置;
其中,所述第五底部位置与所述第七底部位置在X轴方向彼此对齐,所述第八底部位置低于所述第五底部位置,所述第六底部位置高于所述第五底部位置;
其中,坐标原点位于所述掩膜图案的中部,所述最边缘的连续四列有效规则图形110位于Y轴的同侧。
具体地,每一列有效规则图形110的同侧端部有效规则图形110的中心连线L1为沿X轴方向延伸的波浪形。
具体地,至少一个角部有效规则图形中的任一个角部有效规则图形到X轴的距离为第三距离d3,与所述任一个角部有效规则图形最为临近的一列有效规则图形中同侧的端部有效规则图形到X轴的距离为第四距离d4,所述波浪形中心连线L的波峰或者波谷中与X轴距离最大一者的距离为第五距离d5,其中,坐标原点位于所述掩膜图案的中部,且所述第四距离d4小于所述第三距离d3,所述第三距离d3小于所述第五距离d5。
在形成半导体器件时,有效规则图形110例如被转移至半导体器件中,以用于形成电容器的下电极。掩模图案200被转移至半导体器件中,用于限定下电极的分布区域。如此,可以得到如前述实施例提供的下电极阵列。
具体地,所述规则图形的形状可以为正方形、菱形或椭圆形。
基于相同的发明构思,本公开的实施例还提供一种半导体器件的形成方法,包括:
提供一衬底,并形成特征膜层在所述衬底上,所述特征膜层在所述衬底上界定出分格阵列,所述分格阵列的图案对应于前述的特征图案110、120;
形成掩模层在所述特征膜层上,所述掩模层的图案对应于前述的掩模图案200,以使所述掩模层遮盖所述分格阵列中位于边缘的无效分格,并暴露出所述分格阵列中被围绕在内的有效分格;以及,以所述掩模层和所述特征膜层为掩模图形化所述衬底,以将所述特征膜层中的有效分格的图形复制至所述衬底中,以在所述衬底形成开孔阵列。
开孔阵列例如用于形成动态随机存储器中的电容器阵列。具体地,每一个开孔用于形成一个电容器的下电极。
进一步,参考图7,本公开的一些实施例还提供一种版图结构,包括:
前述的特征图案和掩模图案200;以及,
遮盖图案300,用于对由所述掩模图案200界定出的特征图案进行遮盖;
其中,由所述掩模图案200界定出的特征图案包括多个有效规则图形110,并且至少部分有效规则图形110组合构成图形组,所述图形组由紧邻排布的多个有效规则图形110构成;以及,所述遮盖图案300中具有多个镂空区300a,每一所述镂空区300a对应于一个图形组,所述镂空区300a由所述图形组的中心往所述图形组中的各个有效规则图形110扩展,以暴露出图形组中多个有效规则图形110之间的区域,并暴露出图形组中的每一有效规则图形110的部分。
具体地,该镂空区例如用于形成支撑层3的开口区域31。
基于相同的发明构思,本公开的实施例还提供一种半导体器件的形成方法,包括:
提供一衬底,并形成特征膜层在所述衬底上,所述特征膜层在所述衬底上界定出分格阵列,所述分格阵列的图案对应于如前述的特征图案;形成掩模层在所述特征膜层上,所述掩模层中的图案对应于如前述的掩模图案200,以使所述掩模层遮盖所述分格阵列中位于边缘的无效分格,并暴露出所述分格阵列中被围绕在内的有效分格;以及,以所述掩模层和所述特征膜层为掩模图形化所述衬底,以将所述特征膜层中的有效分格的图形复制至所述衬底中,以在所述衬底中形成开孔阵列;去除所述掩模层和所述特征膜层,并在所述开孔阵列的各个开孔的内壁上形成下电极;形成遮盖层在所述衬底上,所述遮盖层的图案对应于如前述的遮盖图案300,以使所述遮盖层中开设有多个对应于所述镂空区300a的开口;通过所述开口,至少去除暴露于所述开口中的衬底材料。
该镂空区域300a即与支撑层3的开口区域31相对应。
在一个具体的例子中,首先参考图8,提供一衬底10,并形成特征膜层20在所述衬底10上,所述特征膜层20在所述衬底10上界定出分格阵列,所述分格阵列的图案对应于如上所述的特征图案,所述特征图案的具体图形可参考以上所述,此处不再赘述。即,本实施例中,所述特征膜层20界定出的所述分格阵列中的各个分格的图形即对应于如上所述规则图形。
继续参考图8,形成掩模层30在所述特征膜层20上,所述掩模层30中的图案可参考如上所述的掩模图案200。即,所述掩模层30遮盖所述分格阵列中位于边缘的无效分格22a,并暴露出所述分格阵列中被围绕在内的有效分格21a。
接着参考图9,以所述掩模层30和所述特征膜层20为掩模图形化所述衬底以将所述特征膜层20中的有效分格的图形复制至所述衬底10中,以在所述衬底10形成开孔10a。其中,形成在所述衬底10中的所述开孔的10a的图形可以为中心对称图形,例如为圆形。具体的,所述衬底10可包括:基底11,所述基底11中还形成有存储晶体管(图中未示出);形成在所述基底11上的接触垫12和介质层13,所述接触垫12用于连接存储晶体管和后续形成的存储电容器,以及在所述介质层13中还穿插有支撑层14,所述支撑层14用于对后续形成的存储电容器进行支撑。通过如上步骤形成开孔10a后,所述开孔10a暴露出所述接触垫12。
具体参考图10所示,去除所述掩模层和所述特征膜层,并在所述开孔阵列的各个开孔10a的内壁上形成下电极40。所述下电极40即电性接触至衬底10中的接触垫12。如上所述,所述接触垫12的底部连接至衬底10中的存储晶体管(图中未示出),以及所述接触垫12的顶部连接至存储电容器的下电极40。
接着参考图11所示,形成遮盖层50在所述衬底10上,所述遮盖层50的图案对应于所述遮盖图案,以使所述遮盖层50中开设有多个对应于所述镂空区的开口50a。此时,所述开口50a即部分暴露出所述开孔。
接着参考图12所示,通过所述开口50a至少去除暴露于所述开口50a中的衬底材料。具体而言,通过所述开口50a,首先可利用干法刻蚀工艺,去除对应在所述开口50a正下方的衬底材料(包括支撑层14的部分);接着,可采用湿法刻蚀工艺去除所述介质层13,在去除所述介质层13的过程中,刻蚀剂从所述开口50a进入并沿着平行于所述衬底10表面的方向扩散以刻蚀被所述遮盖层50遮盖在下方的部分介质层13,从而暴露出所述下电极40的内外表面。
本公开中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。
本公开的保护范围不限于上述的实施例,显然,本领域的技术人员可以对本公开进行各种改动和变形而不脱离本公开的范围和精神。倘若这些改动和变形属于本公开权利要求及其等同技术的范围,则本公开的意图也包含这些改动和变形在内。
Claims (20)
1.一种半导体器件,包括:衬底(1)、支撑层(3)和多个下电极(2);其特征在于,
在所述支撑层(3)和所述多个下电极(2)的一个俯视图中,所述多个下电极(2)在第一方向与第二方向彼此相互分离排列,同一列下电极(2)在第二方向对准设置,任意相邻两列下电极(2)在第一方向错位排列;
在所述俯视图中,存在最边缘的连续四列下电极(2),其按照由外朝内的方向依次为第一列下电极(2)、第二列下电极(2)、第三列下电极(2)和第四列下电极(2),所述第一列下电极(2)具有第一底部位置,所述第二列下电极(2)具有第二底部位置,所述第三列下电极(2)具有第三底部位置,所述第四列下电极(2)具有第四底部位置;
其中,所述第一底部位置与第三底部位置在第一方向彼此对齐,所述第四底部位置低于所述第一底部位置,所述第二底部位置高于所述第一底部位置。
2.根据权利要求1所述的半导体器件,其特征在于,在所述俯视图中,每一列下电极(2)的底部位置的连线为波浪形连线,所述波浪形连线的波峰在第一方向上彼此对齐,所述波浪形连线的波谷在第一方向上彼此对齐。
3.根据权利要求2所述的半导体器件,其特征在于,在所述俯视图中,所述波浪形连线的波峰与最近邻的波谷之间设置有1个下电极(2)。
4.根据权利要求1所述的半导体器件,其特征在于,所述多个下电极(2)被划分为位于中部区域的有效下电极(2,22)和位于环绕所述中部区域的边缘区域的虚设下电极(2,21),所述支撑层(3)上设置多个开口区域(31),所述多个开口区域(31)暴露至少部分有效下电极(2,22)中每一个有效下电极(2,22)的部分外周面,所述支撑层(3)完全环绕所述虚设下电极(2,21)的外周面,所述边缘区域呈封闭的环形;
在所述俯视图中,所述有效下电极(2,22)的最小包围矩形左侧的虚设下电极(2,21)所处区域沿第一方向的尺寸为第一尺寸,所述最小包围矩形下方的虚设下电极(2,21)所处区域沿第二方向的尺寸为第二尺寸,所述第一尺寸小于所述第二尺寸。
5.根据权利要求2所述的半导体器件,其特征在于,在所述俯视图中,所述支撑层(3)具有波浪形下边界,所述波浪形下边界的波峰与所述波浪形连线的波峰在第二方向上对齐,所述波浪形下边界的波谷与所述波浪形连线的波谷在第二方向上对齐。
6.根据权利要求1所述的半导体器件,其特征在于,所述下电极(2)呈实心柱状;或者所述下电极(2)呈杯状,杯状的所述下电极(2)的开口方向为远离所述衬底(1)的方向。
7.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括覆盖所述下电极(2)以及所述支撑层(3)的介质层,以及覆盖所述介质层的上电极,所述上电极、所述介质层以及多列所述下电极(2)形成多列电容器。
8.一种半导体器件,包括:衬底(1)、支撑层(3)和多个下电极(2);其特征在于,在所述支撑层(3)和所述多个下电极(2)的一个俯视图位于XOY平面,坐标原点O位于最角部的下电极(2),所述多个下电极(2)沿Y轴方向排成多列,Y轴正方向由原点O指向下一个沿Y轴对齐排列的下电极(2),X轴与Y轴垂直,X轴的正方向由原点O指向位于中心区域一列下电极(2);
在所述俯视图中,沿X轴正方向第一列下电极(2)的最底部下电极(2)的坐标为(0,0),沿X轴正方向第二列下电极(2)的最底部下电极(2)的坐标为(1,d),沿X轴正方向第二列下电极(2)的最底部下电极(2)的坐标为(2,0),沿X轴正方向第三列下电极(2)的最底部下电极(2)的坐标为(3,-d),沿着X轴正方向最底部的下电极(2)以此为一个循环继续排列,其中X坐标代表下电极(2)所在列的编号,Y坐标代表下电极(2)在Y轴上的空间位置。
9.根据权利要求8所述的半导体器件,其特征在于,所述多个下电极(2)被划分为位于中部区域的有效下电极(2,22)和位于环绕所述中部区域的边缘区域的虚设下电极(2,21),所述支撑层(3)上设置多个开口区域(31),所述多个开口区域(31)暴露至少部分有效下电极(2,22)中每一个有效下电极(2,22)的部分外周面,所述支撑层(3)完全环绕所述虚设下电极(2,21)的外周面,所述边缘区域呈封闭的环形;
在所述俯视图中,包围全部所述有效下电极(2,22)的最小包围矩形左侧的虚设下电极(2,21)所处区域沿第一方向的尺寸为第一尺寸,所述最小包围矩形下方的虚设下电极(2,21)所处区域沿第二方向的尺寸为第二尺寸,所述第一尺寸小于所述第二尺寸。
10.根据权利要求8所述的半导体器件,其特征在于,在所述俯视图中,所述支撑层(3)具有波浪形下边界,所述波浪形下边界的波峰与列编号为4n+2的一列下电极(2)的最底部下电极(2)在第二方向上对齐,所述波浪形下边界的波谷与列编号为4n+4的一列下电极(2)的最底部下电极(2)在第二方向上对齐,n位于非负整数。
11.一种半导体器件,包括:衬底(1)、支撑层(3)和多列下电极(2);其特征在于,所述支撑层(3)和所述多列下电极(2)的俯视图位于XOY平面,坐标原点O位于所述支撑层(3)的中部区域,每一列下电极(2)中各电极沿Y轴方向排列;
从至少一个角部下电极(2)中任一个角部下电极开始朝着指向Y轴方向,连续多列下电极(2)的与所述任一个角部下电极(2)同侧的端部下电极(2)到X轴的距离单调减小随后单调增大,所述任一个角部下电极(2)到X轴的距离为第一距离(d1),所述连续多列下电极(2)位于Y轴同侧,所述连续多列下电极(2)中距离Y轴最近的一列下电极(2)与所述任一个角部下电极(2)同侧的端部下电极(2)到X轴的距离为第二距离(d2),所述第一距离(d1)小于所述第二距离(d2)。
12.根据权利要求11所述的半导体器件,其特征在于,在所述俯视图中,多列下电极(2)的至少一侧的同侧端部下电极(2)的中心连线(L)呈波浪形,波浪形中心连线(L)的延伸方向为X轴方向。
13.根据权利要求12所述的半导体器件,其特征在于,所述波浪形中心连线(L)的重复周期为等腰三角形。
14.根据权利要求12所述的半导体器件,其特征在于,在所述波浪形中心连线(L)到X轴的距离极大值点位置处,所述波浪形中心连线(L)呈钝角。
15.根据权利要求12所述的半导体器件,其特征在于,在所述波浪形中心连线(L)到X轴的距离极小值点位置处,所述波浪形中心连线(L)呈钝角。
16.根据权利要求11所述的半导体器件,其特征在于,所述多列下电极(2)被划分为位于中部区域的有效下电极(2,22)和位于环绕所述中部区域的边缘区域的虚设下电极(2,21),所述支撑层(3)上设置多个开口区域(31),所述多个开口区域(31)暴露至少部分有效下电极(2,22)的部分外周面,所述支撑层(3)完全环绕所述虚设下电极(2,21)的外周面,所述边缘区域呈封闭的环形;
所述边缘区域中沿Y轴方向延伸的边缘区域在X轴方向上的尺寸(x0)小于所述边缘区域中沿X轴方向延伸的边缘区域在Y轴方向上的尺寸(y0)。
17.根据权利要求11所述的半导体器件,其特征在于,在所述俯视图中,最外侧的一圈下电极(2)的中心连线包括:沿Y轴方向延伸的两条直线、以及连接所述两条直线的同侧端点的波浪线。
18.根据权利要求11所述的半导体器件,其特征在于,所述支撑层(3)沿所述Y轴方向超出所述多列下电极(2)的同侧端部下电极(2)的尺寸相等。
19.根据权利要求11所述的半导体器件,其特征在于,所述下电极(2)呈实心柱状;或者所述下电极(2)呈杯状,杯状的所述下电极(2)的开口方向为远离所述衬底(1)的方向。
20.根据权利要求11所述的半导体器件,其特征在于,所述半导体器件还包括覆盖所述下电极(2)以及所述支撑层(3)的介质层,以及覆盖所述介质层的上电极,所述上电极、所述介质层以及所述多列下电极(2)形成多列电容器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320059107.8U CN219372994U (zh) | 2023-01-09 | 2023-01-09 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320059107.8U CN219372994U (zh) | 2023-01-09 | 2023-01-09 | 半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219372994U true CN219372994U (zh) | 2023-07-18 |
Family
ID=87151244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320059107.8U Active CN219372994U (zh) | 2023-01-09 | 2023-01-09 | 半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219372994U (zh) |
-
2023
- 2023-01-09 CN CN202320059107.8U patent/CN219372994U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5007465B2 (ja) | コンデンサ装置の形成方法 | |
US10079237B2 (en) | Semiconductor memory device | |
US11195837B2 (en) | Semiconductor devices including support patterns | |
JPH06216340A (ja) | ディラムセルの貯蔵電極及びその製造方法 | |
WO2022166154A1 (zh) | 存储器的制备方法及存储器 | |
CN114582809A (zh) | 电容器的制作方法、电容器以及存储器 | |
US5668412A (en) | Capacitor of a semiconductor device | |
CN112825319B (zh) | 电容阵列及其制备方法和半导体存储结构 | |
CN110767538A (zh) | 版图结构以及半导体集成电路器件的形成方法 | |
CN219372994U (zh) | 半导体器件 | |
JP7487324B2 (ja) | メモリの形成方法 | |
CN116261329A (zh) | 半导体器件 | |
CN214378441U (zh) | 半导体器件 | |
CN113206074B (zh) | 半导体器件及其制备方法 | |
US20230062348A1 (en) | Forming method of memory and memory | |
CN114446957A (zh) | 半导体结构及半导体结构的制造方法 | |
CN116133374A (zh) | 半导体结构及掩膜板结构 | |
JPH0677431A (ja) | 高集積半導体素子の製造方法 | |
CN110828301B (zh) | 用于形成图形的方法 | |
KR20010073289A (ko) | 디램 소자 | |
CN113903708B (zh) | 存储器的形成方法及存储器 | |
KR20110071355A (ko) | 반도체 소자 및 그의 형성 방법 | |
US20220254782A1 (en) | Method for manufacturing memory and memory | |
CN110707082B (zh) | 形成半导体装置布局的方法 | |
KR100555529B1 (ko) | 육방정계 배열의 캐패시터를 갖는 반도체 소자 및 그제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |