CN107706206A - 电容器阵列及其形成方法、半导体器件 - Google Patents
电容器阵列及其形成方法、半导体器件 Download PDFInfo
- Publication number
- CN107706206A CN107706206A CN201711064888.5A CN201711064888A CN107706206A CN 107706206 A CN107706206 A CN 107706206A CN 201711064888 A CN201711064888 A CN 201711064888A CN 107706206 A CN107706206 A CN 107706206A
- Authority
- CN
- China
- Prior art keywords
- layer
- array
- openings
- capacitors
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 219
- 238000000034 method Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 42
- 239000003795 chemical substances by application Substances 0.000 claims description 18
- 230000005611 electricity Effects 0.000 claims description 15
- 238000003491 array Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 9
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000002452 interceptive effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 449
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000007789 gas Substances 0.000 description 9
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BLOIXGFLXPCOGW-UHFFFAOYSA-N [Ti].[Sn] Chemical compound [Ti].[Sn] BLOIXGFLXPCOGW-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种电容器阵列及其形成方法、半导体器件。在电容器阵列中，由于电极组图层中的贯通口与下电极的筒状结构的筒内部和筒外部均连通，并且贯通口的直线边界在高度方向上的投影穿越至少一个下电极的顶部端口，因此即使贯通口在其直线边界的延伸方向上存在有位移偏差，也仍然不会影响下电极的顶部端口对应在贯通口中的面积尺寸，确保能够在下电极的内外表面均可形成有完整的电容介质层和上电极。并且，由于贯通口的开口尺寸较大，从而在通过贯通口执行刻蚀工艺和成膜工艺时，也有利于提高相应的刻蚀速率和成膜速率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种电容器阵列及其形成方法，以及一种半导体器件。
背景技术
随着半导体技术的不断发展，对半导体集成电路中电容器的性能要求也越来越高，同时随着器件尺寸的不断缩减，在越来越小的集成电路中，如何制备出电容值足够大且可靠性高的电容器已成为一个重要的课题。
通常，电容器包括一上电极、一电容介质层和一下电极，所述电容介质层设置在上电极和下电极之间。在制备多个电容器构成的电容器阵列时，其常用的方法例如为：首先，在衬底上形成筒状结构的下电极；接着在下电极的顶部端口上的部分地遮盖一电极组图层，所述电极组图层中开设有贯通口，从而使下电极的顶部端口暴露在所述贯通口中；接着，可通过所述贯通口并经由顶部端口，以在下电极的内表面上形成电容介质层和上电极。
显然，根据如上所述的形成方法，当在开设贯通口时，如果所述贯通口产生有位移偏差，这将直接影响下电极的顶部端口从所述贯通口中暴露出的面积，如此一来，在后续的工艺中不利于将电容介质层和上电极形成在下电极的内表面上。
发明内容
本发明的目的在于提供一种电容器阵列，以解决现有的电容器阵列中无法在下电极的内表面上充分形成电容介质层和上电极的问题。
为解决上述技术问题，本发明提供一种电容器阵列，包括：
一衬底，具有一形成有所述电容器阵列的器件区；
多个下电极，设置在所述衬底的所述器件区上，且所述下电极具有一筒状结构；
一电极组图层，部分遮盖在多个所述下电极的所述筒状结构的顶部端口上，并且在所述电极组图层中开设有多个贯通口，每一所述贯通口对应多个所述下电极以构成一电极组，每一所述下电极的所述顶部端口和对应的所述贯通口在高度方向上的投影部分重叠，以使所述下电极的所述筒状结构的筒内部和筒外部均与所述贯通口相互连通，其中，所述贯通口具有一直线边界，所述直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口；
一电容介质层，覆盖在所述下电极的内外表面上；以及，
一上电极，形成在所述电容介质层的表面上，由多个所述上电极、所述电容介质层和所述下电极分别构成多个阵列排列的电容器。
可选的，所述电容器阵列中等距相邻同一所述电容器的六个电容器呈现六角阵列排布。
可选的，所述贯通口在平行于所述衬底表面的方向上的开口形状包括梯形，所述贯通口的所述梯形中具有一第一直线边界和一与所述第一直线边界平行的第二直线边界，所述第一直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口。
可选的，所述贯通口的所述梯形中的所述第二直线边界在高度方向上的投影穿越至少两个所述下电极的所述顶部端口。
可选的，所述电容器阵列还包括：
一第一支撑层，形成在所述下电极的侧壁上，并且所述第一支撑层连接多个所述下电极的所述筒状结构；以及，
一第二支撑层，形成在所述下电极的侧壁上并有间隔地位于所述第一支撑层的上方，使所述第二支撑层和所述第一支撑层分别布置在不同的高度位置上，并且所述第二支撑层连接多个所述下电极的所述筒状结构。
可选的，所述电容器阵列还包括：
多个支撑柱，形成在所述衬底上的所述器件区中并围绕在所述电容器阵列的外围，所述第一支撑层和所述第二支撑层均延伸连接所述支撑柱，以利用所述支撑柱、所述第一支撑层和所述第二支撑层构成一支撑架，用于支撑所述电容器。
可选的，所述电极组图层中不对应所述贯通口的部分连接多个所述下电极的所述顶部端口，并延伸连接所述支撑柱的顶部。
可选的，所述支撑柱为中空的筒状结构，所述电极组图层完全遮盖所述支撑柱的所述筒状结构的顶部端口。
可选的，所述衬底上还具有一位于所述器件区外围的外围区，所述器件区的边界线沿着所述支撑柱靠近所述外围区一侧的轮廓定义在所述支撑柱的外围，以使多个所述支撑柱均被囊括在所述边界线中。
可选的，所述边界线与所述支撑柱之间的距离为相邻的两个所述下电极之间的距离的0.5倍～1.0倍。
可选的，所述下电极的所述顶部端口和对应的所述贯通口在高度方向上的投影部分重叠，以使所述下电极的所述筒状结构部分对应在所述贯通口中，其中，对应在所述贯通口中的筒侧壁的高度低于不对应在所述通口中的筒侧壁的高度，从而使所述筒状结构在遮盖有所述电极组图层时所述筒内部和所述贯通口相互连通的连通口的尺寸增加。
本发明的又一目的在于，提供一种电容器阵列的形成方法，包括：
提供一衬底，所述衬底上具有一用于形成所述电容器阵列的器件区；
形成一牺牲层在所述衬底上，所述牺牲层中位于所述器件区的部分中形成有多个呈阵列式排布的通孔；
形成一下电极在所述牺牲层的所述通孔中，所述下电极覆盖所述通孔的底部和侧壁以构成一筒状结构；
形成一电极组图层在所述牺牲层和所述下电极的所述筒状结构的顶部端口上，在所述电极组图层中开设有多个贯通口，每一所述贯通口对应多个所述下电极以构成一电极组，所述贯通口暴露出部分所述牺牲层和所述下电极的所述顶部端口的一部分，以使所述下电极的所述筒状结构的筒内部和筒外部均与所述贯通口相互连通，其中，所述贯通口具有一直线边界，所述直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口；
利用一刻蚀剂去除所述牺牲层，所述刻蚀剂从所述电极组图层的所述贯通口进入并沿着平行于所述衬底表面的方向扩散以刻蚀所述牺牲层，以暴露出所述下电极的所述筒状结构的外表面；以及，
通过所述贯通口以及所述顶部端口，依次形成一电容介质层和一上电极在所述下电极的內外表面上，由多个所述上电极、所述电容介质层和所述下电极构成所述电容器阵列中的多个电容器。
可选的，所述电容器阵列中的多个所述电容器呈现六角阵列排布。
可选的，所述贯通口在平行于所述衬底表面的方向上的截面形状为梯形，所述贯通口的所述梯形中具有一第一直线边界和一与所述第一直线边界平行的第二直线边界，所述第一直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口。
可选的，所述贯通口的所述梯形中的所述第二直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口，所述贯通口的所述梯形中的所述第一直线边界在高度方向上的投影穿越至少两个所述下电极的所述顶部端口。
可选的，在形成所述电极组图层的步驟中，还包括：
部分去除所述下电极的所述筒状结构中从所述贯通口中暴露出的筒侧壁，以减低所述筒状结构中从所述通口暴露出的筒侧壁的高度，从而使所述筒状结构在覆盖有所述电极组图层时筒内部和所述贯通口相互连通的连通口的尺寸增加。
可选的，所述通孔的形成方法包括：
形成一第一掩膜层在所述牺牲层上，所述第一掩膜层中定义有多条沿着第一方向延伸的第一定义线；
形成一第二掩膜层在所述牺牲层的所述第一掩膜层上，在所述第二掩膜层中定义有多个沿着第二方向延伸的第二定义线，其中，所述第一定义线在所述牺牲层上的投影和所述第二定义线在所述牺牲层上的投影相交，以界定出多个棋盘分格；以及，
以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述牺牲层，以形成所述通孔在所述牺牲层中，每一所述通孔对应一个所述棋盘分格。
可选的，所述第一定义线和所述第二定义线为直线型结构，由所述第一定义线和所述第二定义线界定出的多个所述棋盘分格为矩形或菱形，在以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述牺牲层时，所述棋盘分格的边角在刻蚀后呈现为圆弧状，使所述通孔的边缘轮廓相对于所述棋盘分格的边缘轮廓更为圆滑。
可选的，所述第一定义线和所述第二定义线在所述器件区边界处所界定出的所述棋盘分格定义出所述器件区的边界线，使所述边界线囊括所述器件区边界处的所述棋盘分格。
可选的，在所述衬底上还具有一位于所述器件区外围的外围区，在形成所述第二掩膜层之后，以及刻蚀所述牺牲层之前还包括：
形成一第三掩膜层在所述牺牲层的所述第二掩膜层上，所述第三掩膜层覆盖所述外围区，并且所述第三掩膜层在靠近所述器件区边界处的边缘轮廓与所述边界线的轮廓相吻合。
可选的，在形成所述通孔的步骤中还包括：形成多个冗余通孔在所述牺牲层中，所述冗余通孔对应在所述器件区的边界位置以围绕在通孔阵列的外围；以及，
在形成所述下电极的步骤中还包括：形成一支撑柱在所述牺牲层的所述冗余通孔中，所述支撑柱覆盖所述冗余通孔的底部和侧壁而构成一筒状结构。
可选的，所述电极组图层部分遮盖多个所述下电极的顶部端口，以连接多个所述下电极的所述顶部端口，并完全遮盖所述支撑柱的所述筒状结构的顶部端口。
可选的，在形成所述牺牲层的步骤中，还包括：
当所述牺牲层为多层时，穿插至少一层第一支撑材料层在所述牺牲层中，用于构成一第一支撑层；以及，
形成一第二支撑材料层在所述牺牲层上，用于构成一第二支撑层，其中，所述通孔和所述冗余通孔贯穿所述第二支撑材料层、所述第一支撑材料层和所述牺牲层。
可选的，所述第一支撑层和所述第二支撑层均连接多个所述下电极的侧壁并均延伸连接所述支撑柱，以利用所述支撑柱、所述第一支撑层和所述第二支撑层构成一支撑架，用于支撑所述电容器。
基于以上所述电容器阵列，本发明还提供了一种半导体器件，所述半导体器件包括如上所述的电容器阵列。
在本发明提供的电容器阵列中，由于电极组图层中的贯通口与下电极的筒状结构的筒内部和筒外部均连通，从而能够在下电极的内外表面上均可形成电容介质层和上电极，进而可在下电极的两个相对的表面上均能够构成一个电容，有利于提高电容器的电容值。并且，本发明中的贯通口的直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口，使直线边界的两端从被穿越的下电极的顶部端口延伸出，因此即使所述贯通口在所述直线边界的延伸方向上存在有位移偏差，也仍然可以确保顶部端口对应在贯通口中的面积尺寸，从而在下电极的内表面上仍然可以形成形貌较为完整的电容介质层和上电极。
此外，由于贯通口在高度方向上的投影穿越至少一个下电极，也就意味着所述贯通口具备较大的开口尺寸，从而在制备所述电容器阵列时，有利于提高其制备效率。具体的说，当在去除下电极的外表面上的牺牲层以暴露出所述下电极的外表面时，开口尺寸较大的贯通口有利于使刻蚀剂快速地进入，从而可相应地提高牺牲层的去除速率；以及，在形成电容介质层和上电极时，由于开口尺寸较大，从而有利于通入成膜气体，进而可提高电容节介质层和上电极在下电极的内外表面上的成膜速率。
附图说明
图1a为本发明实施例一中的电容器阵列的俯视图；
图1b为图本发明实施例一中的电容器阵列中一种电极组图层的图形示意图；
图1c为图本发明实施例一中的电容器阵列中另一种电极组图层的图形示意图；
图1d为图1a所示的本发明实施例一中的电容器阵列沿着aa’方向的剖面图；
图2为本发明实施例二中的电容器阵列的形成方法的流程示意图；
图3a为本发明实施例二中的电容器阵列的形成方法在执行步骤S110时的俯视图；
图3b为图3a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S110时沿着aa’方向的剖面示意图；
图4a和图5a为本发明实施例二中的电容器阵列的形成方法在执行步骤S120时的俯视图；
图4b～4f和图5b分别为图4a和图5a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S120的过程中沿着aa’和bb’方向的剖面示意图；
图6a为本发明实施例二中的电容器阵列的形成方法在执行步骤S130时的俯视图；
图6b为图6a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S130时沿着aa’方向的剖面示意图；
图7a为本发明实施例二中的电容器阵列的形成方法在执行步骤S140时的俯视图；
图7b～图7c为图7a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S140过程中沿着aa’方向的剖面示意图；
图8a为本发明实施例二中的电容器阵列的形成方法在执行步骤S150时的俯视图；
图8b为图8a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S150过程中沿着aa’方向的剖面示意图；
图9a为本发明实施例二中的电容器阵列的形成方法在执行步骤S160时的俯视图；
图9b为图9a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S160过程中沿着aa’方向的剖面示意图；
其中，附图标记如下：
10-电容器； 100-衬底；
100A-器件区； 100B-外围区；
100C-边界线； 101-电容接触垫；
102-冗余接触垫； 103-隔离层；
200-牺牲层； 200a-通孔；
200a’-冗余通孔； 210-掩膜垫层；
211-第一垫层； 212-第二垫层；
220-第一掩膜层； 220a-第一定义线；
220b-第一开口； 221-第一硬质掩膜层；
222-第一图形定义层； 230-第二掩膜层；
230a-第二定义线； 230b-第二开口；
231-第二硬质掩膜层； 232-第二图形定义层；
240-第三掩膜层； 310-第一支撑层；
311-第一支撑材料层； 320-第二支撑层；
321-第二支撑材料层； 400-下电极；
400’-支撑柱； 400a-顶部端口；
400b-连通口； 500-电极组图层；
500a，500a’-贯通口； 510a，510a’-第一直线边界；
520a，520a’-第二直线边界； 600-电容介质层；
700-上电极； 710-第一导电层；
720-第二导电层； P-交点。
具体实施方式
以下结合附图和具体实施例对本发明提出的电容器阵列及其形成方法、半导体器件作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1a为本发明实施例一中的电容器阵列的俯视图，图1b为图本发明实施例一中的电容器阵列中一种电极组图层的图形示意图，图1c为图本发明实施例一中的电容器阵列中另一种电极组图层的图形示意图，图1d为图1a所示的本发明实施例一中的电容器阵列沿着aa’方向的剖面图。
结合图1a～图1c所示，所述电容器阵列包括：
一衬底100，具有一形成有所述电容器阵列的器件区100A；
多个下电极400，设置在所述衬底100的所述器件区100A上，且所述下电极400的形状包括筒状结构；
一电极组图层500，设置在多个所述下电极400的所述筒状结构的顶部端口400a上，以连接多个所述下电极的所述顶部端口400a，并且在所述电极组图层500中开设有多个贯通口500a，每一所述贯通口500a对应多个所述下电极400以构成一电极组，所述下电极400的所述顶部端口400a和所述贯通口500a在高度方向上的投影部分重叠，以使所述下电极400的所述顶部端口400a与所述贯通口500a相互连通，其中，所述贯通口500a具有直线边界510a，所述直线边界510a在高度方向上的投影穿越至少一个所述下电极400的所述顶部端口400a；应当可以理解的是，所述直线边界510的投影穿越所述下电极400的所述顶部端口400a的一部分，如此以确保部分所述顶部端口400a能够暴露在所述贯通口500a中；
一电容介质层600，覆盖在所述下电极400的内外表面上，并且形成有所述电容介质层600的所述筒状结构的所述顶部端口400a与所述贯通口500a相互连通；以及，
一上电极700，形成在所述电容介质层600的表面上，由多个所述上电极400、所述电容介质层600和所述下电极700分别构成多个阵列排列的电容器10。
本实施例中，所述上电极700包括一第一导电层710和一第二导电层720，所述第一导电层710对应于所述下电极400的内外表面而形成在所述电容介质层600的表面上，以使所述第一导电层710与所述电容介质层600的相貌吻合，所述第二导电层720形成在所述第一导电层710上，并填充相邻的电容器10之间的间隙。
结合图1a和图1c所示，通过电极组图层500中的贯通口500a，将多个下电极400分列为多个电极组，并使同一电极组中的每一下电极400的顶部端口400a均部分对应在所述贯通口500a中，从而使下电极400的筒状结构的筒内部和筒外部能够经由所述顶部端口400a和贯通口500a相互连通，如此一来，即能够通过贯通口500a在下电极400的内外表面上均形成有电容介质层600和上电极700，从而在下电极400的内外表面上均可分别与电容介质层600和上电极700构成电容器10。
本实施例中，所述下电极400的所述顶部端口400a和对应的所述贯通口500a在高度方向上的投影部分重叠，从而可使所述下电极400的所述筒状结构部分对应在所述贯通口500a中。在优选的方案中，还可进一步使下电极400中对应在所述贯通口500a中的筒侧壁的高度低于不对应在所述通口500a中的筒侧壁的高度，从而使所述筒状结构在遮盖有所述电极组图层500时所述筒内部和所述贯通口500a相互连通的连通口的尺寸增加。如此，有利于使电容介质层600和上电极700形成在下电极400的内表面上。
基于此，本发明中进一步设定贯通口500a的形貌，使所述贯通口500a具备一直线边界510a，所述直线边界510a在高度方向上的投影沿着所述直线边界的延伸方向穿越至少一个下电极400的顶部端口400a，以使所述直线边界的两端延伸至被穿越的下电极400的外侧，因此可允许所述贯通口500a在沿着所述直线边界的延伸方向(Y方向)上具备较大的位移偏差。相当于，即使所述贯通口500a在其直线边界的延伸方向(Y方向)上存在有位移偏差时，仍然不会影响被穿越的下电极400的顶部端口400a和对应的贯通口500a在高度方向上的投影相互重叠的面积，使所述顶部端口400a和所述贯通口500a相互连通的尺寸不变，进而在通过所述贯通口500a以经由顶部端口400a，在下电极400的内表面上形成的电容介质层和上电极700时的形成速率。
并且，由于所述贯通口500a的直线边界能够在高度方向上的投影穿越至少一个下电极400的顶部端口400a，这相当于，所述贯通口500a具备较大的开口尺寸。具体的说，在传统电容器阵列的贯通口中，其例如为三角形开口，每一三角形开口的三个顶角分别对应在相互靠近的三个下电极上，相邻的两个顶角即对应相邻的两个下电极，因此在三角形开口的三条直线边界上均只是部分延伸至下电极的顶部端口上而没有穿越所述顶部端口。所述三角形开口的开口尺寸显然小于本发明中的贯通口500a的开口尺寸。
由于本发明中的贯通口500a具备较大的开口尺寸，一方面有利于制备电容器阵列，即在制备电容器阵列的过程中，为了暴露出下电极的外表面而需要利用贯通口500a引入刻蚀剂，以去除下电极外表面上的其他膜层，此时当贯通口500a具备较大的开口尺寸时，即能够有效提高刻蚀速率；相应的，在形成电容介质层和上电极时，成膜气体也需通过贯通口进入而在下电极的外表面上形成电容介质层和上电极，因此开口尺寸较大有利于提高膜层的形成效率。另一方面，由于贯通口500a的开口尺寸较小，进一步有利于提高对电容器阵列的支撑强度，具体的说，电极组图层500连接多个下电极400的顶部端口，因此其本身即能够起到对电容器进行支撑的作用，此时贯通口500a的开口尺寸较大，即有利于减少电极组图层500中贯通口500a的排布密集程度，从而能够提高其支撑强度；并且当在下电极的侧壁上形成支撑层时，也可同时利用电极组图层500定义出支撑层的图形，此时相应的可提高支撑层的支撑强度。
继续参考图1a和图1b所示，本实施例中，以电容器阵列中等距相邻同一所述电容器的六个电容器呈现六角阵列排布为例进行解释说明。本实施例中，所述贯通口500a在在平行于所述衬底表面的方向上的开口形状包括梯形，所述梯形的四个顶角分别对应在4个下电极400的顶部端口400a上；并且，所述梯形具有一第一直线边界510a和一与所述第一直线边界510a平行的第二直线边界520a，其中第一直线边界510a的长度大于所述第二直线边界520a的长度。所述第一直线边界510a在高度方向上的投影穿越至少一个下电极400的顶部端口400a，并且所述第一直线边界510a的两端分别延伸至位于被穿越的所述顶部端口400a两侧的两个顶部端口400a上，以交集在所述贯通口500a的所述梯形的一顶角上，所述第一直线边界510a从被穿越的所述顶部端口400a靠近所述顶角一侧的边缘至所述顶角之间的距离构成了一冗余偏量。即，当所述贯通口500a的在其第一直线边界的延伸方向上的位移偏差小于等于所述冗余偏量时，仍然不会影响被穿越的所述下电极的顶部端口与贯通口的连通尺寸。
本实施例中，所述梯形的第一直线边界510a在高度方向上的投影仅穿越一个下电极400，并且其两端分别延伸至与被穿越的所述下电极相邻的两个下电极400上，第二直线边界520a的两个端点分别对应两个相邻的下电极400的顶部端口400a。当然，在其他实施例中，第二直线边界520a在高度方向上的投影也可以穿越至少一个下电极400的顶部端口400a。例如，图1c所示，此时，所述贯通口500a’的梯形的第一直线边界510a’和第二直线边界520a’在高度方向上的投影均穿越至少一个下电极400，第一直线边界510a’在高度方向上的投影穿越一个下电极400，第二直线边界520a’在高度方向上的投影穿越两个下电极400。
继续参考图1d所示，所述电容器阵列还包括：
一第一支撑层310，形成在所述下电极400的第一侧壁位置上，并且所述第一支撑层310连接多个所述下电极400的所述筒状结构；以及，
一第二支撑层320，形成在所述下电极400的第二侧壁位置上，并且所述第二支撑层320连接多个所述下电极400的所述筒状结构，所述第二支撑层320有间隔地位于所述第一支撑层310的上方，使所述第二支撑层320和所述第一支撑层310分别布置在不同的高度位置上。
即，通过在下电极400的侧壁上设置支撑层，以在所述下电极的侧壁上对下电极甚至整个电容器进行支撑，从而随着电容器高度的增加，能够有效避免电容器发生坍塌或变形的问题。本实施例中，在下电极的侧壁上的不同高度位置上设置了两个支撑层，然而应当认识到，在实际的应用中可根据具体状况，在下电极的不同高度位置设置不同数量的支撑层。
如上所述，本发明中的电极组图层500不仅用于提供多个贯通口500a，以便于形成具备较好性能的电容器阵列，同时利用所述电极组图层500还可以进一步对电容器进行支撑，即，所述电极组图层500能够在下电极的顶部对所述下电极进行支撑。具体的，所述电极组图层500中不对应所述贯通口500a的部分连接多个所述下电极400的所述顶部端口400a，从而使所述电极组图层500构成一个整体以对下电极400进行支撑。
可选的方案中，所述第一支撑层310和第二支撑层320的图形与所述电极组图层500中不对应顶部端口400a的部分的图形相同。即，如上所述，在制备电容器阵列时，所述电极组图层500不仅通过贯通口500a为刻蚀剂和成膜的成膜气体提供流通通道，同时还可作为掩膜层以定义出第一支撑层310和第二支撑层320的图形，从而可使电极组图层500分别与第一支撑层310和第二支撑层320之间具备图形相互吻合的部分。
重点参考图1a～1d所示，本实施例中，所述电容器阵列还包括：
多个支撑柱400’，形成在所述衬底100上的所述器件区100A中并围绕在所述电容器阵列的外围。并且，所述第一支撑层310和所述第二支撑层320均延伸连接所述支撑柱400’，以利用所述支撑柱400’、所述第一支撑层310和所述第二支撑层320构成一支撑架，用于支撑所述电容器。
即，将支撑柱400’与所述第一支撑层310和所述第二支撑层320相结合，从而能够构成一支撑强度更大的支撑架，进一步提高对电容器的支撑效果。具体的，所述第一支撑层310和第二支撑层320延伸连接所述支撑柱400’的侧壁。
优选的方案中，所述电极组图层500也相应地延伸覆盖所述支撑柱的顶部端口，此时，所述支撑柱400’、所述第一支撑层310、所述第二支撑层320和电极组图层500共同构成所述支撑架。
重点参考图1d所示，本实施例中，所述支撑柱400’为一中空的筒状结构，即，在所述支撑柱的内部不填充所述电容介质层和所述上电极。具体的实施例中，所述支撑柱400’可以和下电极400具备相同的结构并同时形成。即，所述支撑柱400’可以采用与所述下电极400相同的材质形成，并且所述支撑柱400’的高度和所述下电极400的高度相同。其中，所述电极组图层500延伸连接所述支撑柱400’的顶部时，所述电极组图层完全遮盖所述支撑柱400’的筒状结构的顶部端口。
继续参考图1d所示，在衬底100上对应器件区100A的部分上还形成有一电容接触垫阵列和多个冗余接触垫102。所述电容接触垫阵列中的多个电容接触垫101分别与所述电容器阵列中的电容器10连接；多个所述冗余接触垫102围绕在所述电容接触垫阵列的外围，所述支撑柱400’形成在所述冗余接触垫102上。
进一步的，在所述衬底100上还形成有一隔离层103，所述隔离层103填充在相邻的电容接触垫101和相邻的冗余接触垫102之间，以对其进行隔离。
此外，在衬底上的器件区100A的外围还具有一外围区100B，此时，所述器件区的边界线，可根据具体状况定义。例如，本实施例中在当电容器阵列的外围设置有支撑柱400’，此时，可根据外围的支撑柱400’的排布状况定义所述器件区的边界线100C。即，所述器件区的边界线100C沿着所述支撑柱400’靠近所述外围区100B一侧的轮廓定义在所述支撑柱400’的外围，以使围绕在所述电容器阵列外围的所有的所述支撑柱400’均被囊括在所述边界线100C中，相当于所述边界线100C的形状与所述支撑柱400’靠近外围区域的边界轮廓相吻合。进一步的，可使所述边界线100C与支撑柱400’之间保持一预定距离，所述预定距离例如为相邻的两个所述下电极之间的距离的0.5倍～1.0倍。
当然，在其他实施例中，若在电容器阵列的外围没有设置支撑柱时，此时器件区的边界线可根据下电极的排布状况进行调整，可将所述边界线定义在最外侧的下电极的外围，以使所述边界线的形状与所述下电极靠近外围区域的边界轮廓相吻合。
实施例二
图2为本发明实施例二中的电容器阵列的形成方法的流程示意图，如图2所示，本发明提供的电容器阵列的形成方法包括：
步骤S110，提供一衬底，所述衬底上定义有一用于形成所述电容器阵列的器件区；
步骤S120，形成一牺牲层在所述衬底上，所述牺牲层对应在所述器件区的部分中形成有多个呈阵列式排布的通孔；
步骤S130，形成一下电极在所述牺牲层的所述通孔中，所述下电极覆盖所述通孔的底部和侧壁以构成一筒状结构；
步骤S140，形成一电极组图层在所述牺牲层和所述下电极的所述筒状结构的顶部端口上，在所述电极组图层中开设有多个贯通口，每一所述贯通口对应多个所述下电极以构成一电极组，所述贯通口暴露出部分所述牺牲层和所述下电极的所述顶部端口的一部分，以使所述下电极的所述筒状结构的筒内部和筒外部均与所述贯通口相互连通，其中，所述贯通口具有一直线边界，所述直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口的一部分；
步骤S150，利用一刻蚀剂去除所述牺牲层，所述刻蚀剂从所述电极组图层的所述贯通口进入并沿着平行于所述衬底表面的方向扩散以刻蚀所述牺牲层，以暴露出所述下电极的所述筒状结构的外表面；以及，
步骤S160，通过所述贯通口以及所述顶部端口，依次形成一电容介质层和一上电极在所述下电极的內外表面上，由多个所述上电极、所述电容介质层和所述下电极构成所述电容器阵列中的多个电容器。
在本发明提供的电容器阵列的形成方法中，通过形成具有贯通口的电极组图层，从而为去除牺牲层的刻蚀剂提供一刻蚀剂的流通通道，以及为电容介质层的上电极的形成提供一成膜气体的流通通道。同时，使所述贯通口同时对应下电极的顶部端口的一部分和位于下电极外侧的部分，即相当于使下电极的筒内部和筒外部均与所述贯通口连通，如此实现在下电极的内外表面上均形成电容介质层和上电极。
并且，本发明中的贯通口的直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口，因此所述贯通口具备较大的开口尺寸，从而有利于刻蚀剂和成膜气体的进入，进而可有效提高牺牲层的去除速率以及电容介质层和上电极的形成速率。
此外，在定义所述贯通口时，即使受到光刻工艺精度的影响使贯通口在直线边界的延伸方向上发生偏移时，仍然可确保通过所述贯通口暴露出的下电极的顶部端口的尺寸，从而不会对电容介质层和上电极的形成速率造成影响。
下面结合每一步骤中的具体结构，对本实施例中的电容器阵列的形成方法进行详细说明。
图3a为本发明实施例二中的电容器阵列的形成方法在执行步骤S110时的俯视图，图3b为图3a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S110时沿着aa’方向的剖面示意图。
在步骤S110中，具体参考图3a和图3b所示，提供一衬底100，所述衬底100上定义有一用于形成所述电容器阵列的器件区100A。进一步的，在所述器件区100A的外围还设置有一外围区100B。
进一步的，在所述衬底100上位于器件区100A中形成有一电容接触垫阵列，所述电容接触垫阵列中的多个电容接触垫101呈阵列式排布，并用于分别与后续所形成电容器阵列中的多个电容器连接。优选的方案中，在所述器件区100A的边界位置还设置有多个冗余接触垫102，多个所述冗余接触点202围绕在电容接触垫阵列的外围。在后续的工艺中，可在所述冗余接触垫102上形成支撑柱，使所形成的支撑柱围绕在所述电容器阵列的外围，以进一步提高对电容器阵列的支撑强度。
此外，在相邻的电容接触垫101和冗余接触垫102之间还填充有一隔离层103，以通过所述隔离层103实现相邻的电容接触垫101和冗余接触垫102之间的电性隔离。可选的，所述隔离层103还可进一步覆盖所述电容接触垫101和冗余接触垫102，使隔离层103的顶表面表现为一平坦的表面。
图4a和图5a为本发明实施例二中的电容器阵列的形成方法在执行步骤S120时的俯视图，图4b～4f和图5b分别为图4a和图5a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S120的过程中沿着aa’方向的剖面示意图。
在步骤S120中，具体参考图4a～图4f和图5a～图5b所示，形成一牺牲层200在所述衬底100上，所述牺牲层200对应在所述器件区100A的部分中形成有多个呈阵列式排布的通孔200a。
可以理解的是，所述牺牲层200用于构成后续需形成的下电极的形成基底，而所述通孔200a即为后续需形成的下电极的形成区域，利用所述通孔200a的侧壁和底部以形成具有筒状结构的下电极。由于后续所形成的下电极与所述电容接触垫101连接，因此所述通孔200a也相应的形成在所述电容接触垫101上，即通孔200a贯通牺牲层200以使所述电容接触垫101可通过所述通孔200a暴露出。
继续参考图4b所示，在形成具有通孔200a的所述牺牲层200的步骤中，还包括：穿插至少一层第一支撑材料层311在所述牺牲层200中。此时，可以理解为，所述牺牲层具备多层结构。所述第一支撑材料层311用于构成一第一支撑层，以用于对电容器进行支撑，从而使后续所形成的下电极在具备较大的高度从而具有较大的电极表面积的同时，可通过所述第一支撑层的支撑而避免下电极发生坍塌或变形。其中，所述第一支撑材料层311在所述牺牲层200中的高度位置，即决定了后续所形成的第一支撑层在下电极上的高度位置，以在不同的高度位置对电容器进行支撑。
当然，在形成所述牺牲层200的步骤中，还可进一步包括：形成一第二支撑材料层321在所述牺牲层200上。与第一支撑材料层311类似的，所述第二支撑材料层321用于形成一第二支撑层，以对电容器进行支撑，并且，可使所形成的第二支撑层在所述电容器靠近顶部的位置对电容器进行支撑。
因此，在刻蚀所述牺牲层200以形成通孔200a时，也相应的刻蚀所述第一支撑材料层311和第二支撑材料层321，使所形成的通孔200a贯穿所述第二支撑材料层321、第一支撑材料层311和牺牲层200。
此外，本实施例中，在所述器件区的边界处还设置冗余接触垫102，以用于形成支撑柱。其中，所述支撑柱可以和所述下电极的形成工艺相结合，从而可有效简化工艺。例如，可以同时在所述牺牲层200中形成对应所述支撑柱的冗余通孔200a’，从而在通孔200a中形成下电极的同时，可在所述冗余通孔200a’中形成支撑柱，从而使所形成的支撑柱具备与下电极相同的结构。
进一步的，所述通孔200a和所述冗余通孔200a’的形貌也进一步定义出了所形成的下电极和支撑柱的形貌。例如，当所述通孔200a在平行于衬底表面的方向上的截面图形为圆形时，则后续所形成的下电极和支撑柱在相应方向上的截面图形也为圆形，当然，所述通孔200a和冗余通孔200a’在平行于衬底表面的方向上的截面图形也可以为矩形、菱形或椭圆形等；以及，所述通孔200a的高度也将直接或间接地决定了所形成的下电极的高度，因此可通过改变牺牲层200的厚度以调整所形成的下电极的高度。
其中，所述通孔200a和冗余通孔200a’可采用传统的光刻工艺直接定义出，即利用对应有通孔图形的光罩进行曝光，以将光罩上的通孔图形对应地复制在所述牺牲层200上，进而可结合刻蚀工艺形成所述通孔200a和冗余通孔200a’。而本实施例中，利用双重图形的成形技术，以更为精确地定义出所述通孔200a的图形。
具体参考图4a-4f所示，所述通孔200a和冗余通孔200a’的形成方法包括如下步骤。需说明的是，图4a中仅为示意性地示出了双重图形在相互叠加以定义出通孔图形的叠加关系，其中并没有精确地示意出衬底上各个组件。
第一步骤，参考图4a和图4b所示，形成一第一掩膜层220在所述牺牲层200上，所述第一掩膜层220中定义出多个沿着第一方向延伸的第一定义线220a，并且相邻的两条所述第一定义线220a之间的间隔界定出一沿着所述第一方向延伸的第一开口220b。本实施例中，在牺牲层200上还形成有第二支撑材料层321，因此，所述第一掩膜层220相应的形成在所述第二支撑材料层321上。
继续参考图4b所示，所述第一掩膜层220可以为单层结构也可以为叠层结构，本实施例中，所述第一掩膜层220具有一形成在所述牺牲层200上的第一硬质掩膜层221和一形成在所述硬质掩膜层221上的第一图形定义层222，即，在定义出所述第一定义线220a时，可利用光刻工艺将图形定义在所述第一图形定义层222上，从而可在后续的工艺中利用所述第一图形定义层222进一步将图形复制在所述第一硬质掩膜层221上，以使所述第一开口220b贯穿所述第一掩膜层220，进而使所述第一定义线220a在厚度方向上完全复制到第一掩膜层220中。由于牺牲层200的具备较大的厚度，因此后续在刻蚀牺牲层以形成通孔时的刻蚀强度较大，为确保在形成通孔之前牺牲层200上方仍然保留有第一掩膜层220，因此利用具有较大的抗刻蚀强度的第一硬质掩膜层221，以提高所述第一掩膜层220的抗刻蚀强度。
其中，所述第一硬质掩膜层221可以为含碳层，例如碳化硅层(SiC)等，以及所述第一图形定义层222例如可以为氧化硅层(SiO)或氮氧化硅层(SiON)等。此时，在利用光刻胶图形化所述第一图形定义层时222，可使图形仅形成在所述第一图形定义层222的表层上，即，对应开口220b的区域其底部停留在所述第一图形定义层222中而不贯穿所述第一图形定义层222，从而避免第一硬质掩膜层221中的含碳层暴露出，进而可防止光刻胶和含碳层之间产生不被预期的反应而影响最终所形成的图形的形貌。
此外，本实施例中，在形成所述第一掩膜层220之前，还包括形成一掩膜垫层210在所述牺牲层200上，从而所述第一掩膜层220即形成在所述掩膜垫层210上。如上所述，在形成通孔时的刻蚀强度较大，为此可通过增加所述掩膜垫层210以进一步增加抗刻蚀的强度，避免在形成通孔之前，牺牲层上方的掩膜层被完全去除。可以理解的是，所述掩膜垫层210也构成了形成通孔时的掩膜层。其中，所述掩膜垫层210可以为单层结构也可以为叠层结构，本实施例中所述掩膜垫层210包括一第一垫层211和一第二垫层212。
第二步骤，参考图4a、图4c和图4d所示，其中，图4c为图4a中沿着aa’方向上的剖面示意图，图4d为图4a中沿着bb’方向上的剖面示意图。如图所示，形成一第二掩膜层230在所述第一掩膜层220上，在所述第二掩膜层230中定义有多个沿着第二方向延伸的第二定义线230a，并且相邻的两条所述第二定义线230a之间的间隔界定出一沿着所述第二方向延伸的第二开口230b。
其中，所述第一掩膜层220的所述第一定义线230a在所述牺牲层200上的投影和所述第二掩膜层230的所述第二定义线230a在所述牺牲层200的投影相交，以分隔出多个棋盘分格，一个所述通孔200a即对应一个所述棋盘分格，以及分布在器件区边界处的棋盘分格即对应所述冗余通孔200a’。可以理解的是，所述棋盘分格所对应的区域即对应为第一掩膜层220中的第一开口220a和第二掩膜层230中的第二开口230b在牺牲层200上的投影中相互重叠的区域。此外，本实施例中，所述第一定义线230a和第二定义线230a为直线形，因此由第一定义线220a和第二定义线230a所界定出的棋盘分格可相应的为矩形或菱形等，本实施例中，所述棋盘分隔为菱形。
与第一掩膜层220类似的，本实施例中，所述第二掩膜层230也可以为叠层结构，具体可包括一第二硬质掩膜层231和第二图形定义层232。所述第二硬质掩膜层231覆盖所述第一掩膜层220并填充所述第一开口220b，并且所述第二硬质掩膜层231的表面相对于所述第一掩膜层220的表面具有更好的平坦度，所述第二图形定义层232形成在具备较好平坦度的所述第二硬质掩膜层231上。如此一来，通过所述第二硬质掩膜层231，不仅能够有效提高第二掩膜层230的抗刻蚀能力，同时还可提供一平坦的表面，从而使形成在所述图形定义层232中的图形具备更好的图形精度。
需说明的是，由于第一掩膜层220中图形仅仅形成在第一图形定义层222的表层，因此如图4d所示，即在bb’方向上，对应第一掩膜层220的第一开口220b的部分仍然保留有部分所述第一图形定义层222；以及，如图4c所示，即aa’方向上，对应第二掩膜层230的第二开口230b的部分也保留有部分所述第二图形定义层232。
第三步骤，参考图4a、图4e和图4f所示，执行刻蚀工艺，将所述第二图形定义层232中的图形复制到所述第二硬质掩膜层231中，使所述第二开口230b贯穿所述第二掩膜层230；以及通过所述第二开口230b将所述第一图形定义层222中的图形复制到所述第一硬质掩膜层221中，使所述第一开口220b贯穿所述第一掩膜层220，从而形成与所述棋盘分格相对应的分格开口，所述分格开口暴露出所述牺牲层200。
本实施例中，在所述第一掩膜层220的下方还形成有掩膜垫层210，因此，继续通过所述分格开口刻蚀所述掩膜垫层210，以使所述分隔开口贯穿所述掩膜垫层210，即，此时所述掩膜垫层210、第一掩膜层220和第二掩膜层230共同构成了通孔的掩膜层。此外，在牺牲层200上形成有第二支撑材料层321，因此通过所述分格开口暴露出所述第二支撑材料层321。
需说明的是，本实施例中，第一掩膜层220中的第一定义线220a和第二掩膜层230中的第二定义线230a均只形成在表面的区域，因此需要执行第三步骤，以将第一定义线220a和第二定义线2320a进一步在厚度方向上复制到整个第一掩膜层220和第二掩膜层230中。然而应当认识到，在其他实施例中，还可以在形成第二掩膜层之前，直接使第一开口220b贯穿整个第一掩膜层220，以使第一定义线220a直接在第一掩膜层220的整个厚度方向上定义出；接着再形成所述第二掩膜层230。
重点参考图4a所示，本实施例中，利用两个线条掩膜版在衬底上定义出通孔图形，然而这也会导致在器件区外围的外围区100B中也定义有所述通孔图形。为此，还可定义出一器件区的边界线100C，从而可根据所述边界线100C在外围区上形成一第三掩膜层240，进而可避免第一掩膜层220和第二掩膜层230中的图形被复制到外围区100C中。
其中，所述边界线100C可根据第一定义线220a和第二定义线230a的交错状况定义出。具体的，可根据第一定义线220a和第二定义线230a在所述器件区100A的边界处的所界定出棋盘分格定义出所述边界线100C，使所述边界线100C囊括器件区边界处的棋盘分格，以确保器件区边界处所对应的棋盘分格被完整地限定在器件区100A中，从而可使后续所形成的通孔具备完整的形貌。本实施例中，对应在器件区边界处的棋盘分格对应冗余通孔，因此可确保冗余通孔的完整性。或者，可以理解为，所述边界线100C囊括了器件区边界处的棋盘分格所对应的靠近外围区的第一定义线和第二定义线的交点P。进一步的，可使所述边界线100C沿着所述器件区边界处的棋盘分格靠近所述外围区100B一侧的轮廓定义在所述器件区边界处的棋盘分格的外围。
第四步骤，继续参考图4a、图4e和图4f所示，形成一第三掩膜层240在所述第二掩膜层230上，所述第三掩膜层240覆盖所述外围区100B，并且所述第三掩膜层240在靠近所述器件区100A的边界处的边界轮廓与所述边界线200C的轮廓吻合。即，通过形成所述第三掩膜层240以避免在所述外围区100B中也形成通孔，同时使所述第三掩膜层240靠近器件区100A一侧的边界与边界线100C吻合，从而可确保形成在器件区边界处的通孔的完整性。
第五步骤，具体图5a和图5b所示，以所述第一掩膜层220、所述第二掩膜层230和第三掩膜层240为掩膜刻蚀所述牺牲层200，形成多个通孔200a在所述牺牲层200中，每一所述通孔200a对应一个所述棋盘分格，同时在器件区边界处形成冗余通孔200a’。
本实施例中，在所述牺牲层200中穿插有第一支撑材料层311，以及在牺牲层200上形成有第二支撑材料层321，因此在所述牺牲层200中形成的通孔200a和冗余通孔200a’贯穿所述第一支撑材料层311、第二支撑材料层321和牺牲层200，从而可暴露出所述电容接触垫101和冗余接触垫102。
需说明的是，在以所述第二掩膜层230和所述第一掩膜层220为掩膜刻蚀所述牺牲层200，以形成与所述棋盘分格位置对应的所述通孔200a时，由于刻蚀工艺的特性，菱形或矩形棋盘分格中的各个边角在刻蚀后呈现为圆弧状，使所形成的通孔200a的边缘轮廓相对于所述棋盘分格的边缘轮廓更为圆滑，进而可形成在平行于衬底表面的方向上的截面图形为圆形或菱形的通孔200a。
采用双重图形的成形技术定义所述通孔200a，从而可制备出密集的通孔阵列。尤其的，随着器件尺寸的缩减，需形成的通孔的200a的尺寸也随之缩减，以及通孔200a的密集程度也相应的增加，为此，通过双重图形的成形技术能够有效地克服光刻工艺的精度限制，提高光刻的工艺窗口以使所形成的通孔图形更为精确。
图6a为本发明实施例二中的电容器阵列的形成方法在执行步骤S130时的俯视图，图6b为图6a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S130时沿着aa’方向的剖面示意图。
在步骤S130中，参考图6a和图6b所示，形成一下电极400在所述牺牲层200的所述通孔200a中，所述下电极400覆盖所述通孔200a的底部和侧壁，以构成一筒状结构。
即，利用所述通孔200a所定义出的边缘轮廓，以形成形貌与所述通孔相貌相对应的所述下电极400。因此，所形成的下电极400中位于所述通孔200a中的部分，其形貌与所述通孔200a的形貌吻合，从而使所述下电极400中位于所述通孔200a中的部分构成一筒状结构，其中，所述下电极400的所述筒状结构中位于筒内部的内表面远离所述牺牲层200，所述下电极400的所述筒状结构中位于筒外部的外表面靠近所述牺牲层200。进一步的，所述下电极400可以为多晶硅电极，也可以为金属电极。当下电极为金属电极时，例如可以采用氮化钛(TiN)形成。
本实施例中，在形成所述下电极400的同时，还在所述冗余通孔200a’中形成支撑柱400’，所述支撑柱400’覆盖所述冗余通孔200a’的底部和侧壁，所述支撑柱400’分布在下电极阵列的外围。
具体的，所述下电极400和所述支撑柱400’可以在同一工艺步骤中形成，其均可在沉积工艺的基础上结合平坦化工艺形成。具体的，所述下电极400的形成方法例如包括：首先，形成一电极材料层在所述衬底100上，所述电极材料层覆盖所述通孔200a的底部和侧壁，以及覆盖所述第二支撑材料层321；接着，执行平坦化工艺(例如，化学机械研磨工艺)，去除电极材料层中位于第二支撑材料层321上方的部分，从而使剩余的电极材料层仅形成在通孔200a和冗余通孔200a’中，以构成一筒状结构的下电极400和支撑柱400’。
继续参考图6b所示，由于在所述牺牲层200中穿插有第一支撑材料层311，以及在所述牺牲层200上形成有第二支撑材料层321，并且第一支撑材料层311和第二支撑材料层321的侧壁均暴露在所述通孔200a和冗余通孔200a’中，因此所述第一支撑材料层311和第二支撑材料层321能够与所述下电极400和支撑柱400’的侧壁连接。
此外，本实施例中，在衬底100上还形成有电容接触垫101和冗余接触垫102，电容接触垫101和冗余接触垫102通过所述通孔200a暴露出，从而使所形成的下电极400的筒状结构的底部能够与所述电容接触垫101电性连接，以及在所述冗余接触垫102上也相应的形成有支撑柱400’，所述支撑柱不用于构成电容器，而是用于强化对所形成的电容器的支撑强度。即，本实施例中，支撑柱400’和下电极400采用相同的工艺形成，从而可在实现支撑强度增加的情况下，而不需要额外的增加工艺步骤。
本实施例中，通过在下电极400的筒状结构的侧壁上形成两个支撑层，以加强对下电极400的支撑强度。然而应当认识到，在其他实施例中还可根据实际状况相应的调整支撑层的高度以及增加支撑层的数量。
图7a为本发明实施例二中的电容器阵列的形成方法在执行步骤S140时的俯视图，图7b～图7c为图7a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S140过程中沿着aa’方向的剖面示意图。
在步骤S140中，具体参考图7a和图7b所示，形成一电极组图层500在所述牺牲层200上和所述下电极400的所述筒状结构的顶部端口400a上，并连接多个所述下电极400的所述顶部端口400，在所述电极组图500中开设有多个贯通口500a，每一所述贯通口500a对应多个所述下电极400以构成一电极组，所述贯通口500a暴露出部分所述牺牲层200和所述下电极400的所述顶部端口400a的一部分，以使所述下电极400的所述筒状结构的筒内部和筒外部均与所述贯通口500a相互连通。其中，所述贯通口500a还具有一直线边界，所述直线边界在高度方向上的投影穿越至少一个所述下电极400的所述顶部端口400a。
本实施例中，在形成具有所述贯通口500a的所述电极组图层500时，还可同时形成第二支撑层320，即利用电极组图层500的掩膜图形直接刻蚀所述第二支撑材料层，从而形成第二支撑层320，所述电极组图层500中不对应所述下电极400的顶部端口400a的部分的图形与所述第二支撑层320的图形相吻合。如此即可通过所述贯通口500a暴露出部分牺牲层200，以及暴露出所述下电极400的顶部端口400a的一部分。
需说明的是，所述电极组图层240中贯通口500a，可用于为后续去除牺牲层200时提供一刻蚀剂的流通通道，因此，通过使牺牲层200部分暴露在所述贯通口500a中，从而有利于去除所述牺牲层200。并且，每一个所述贯通口500a是对应多个下电极400的，一方面，由于贯通口500a中所对应的下电极400数量较多，从而相应的使所述贯通口500a具备较大的开口尺寸，有利于刻蚀剂的进入以提高对牺牲层200的刻蚀效率；另一方面，多个下电极400构成一个群组并使所述电极组中的每一下电极400外围上的牺牲层200均匀地暴露在所述贯通口500a中，从而有利于提高牺牲层200的去除均匀性。
此外，所述电极组图层500中的贯通口500a还用于为后续形成电容介质层和上电极时提供成膜气体的流通通道。因此，每一所述下电极400的所述筒状结构的所述顶部端口400a部分暴露在所述贯通口500a中，使所述下电极400的所述筒状结构的筒内部和筒外部均与所述贯通口500a相互连通，从而使成膜气体能够通过所述贯通口500a并经由所述顶部端口400a进入到所述筒状结构的筒内部，从而能够在所述下电极400的所述筒状结构的内表面上形成相应的电容介质层和上电极。当然，在形成电容介质层和上电极时，成膜气体能够从贯通口500a进入到所述电极组图层500的下方，从而在所述下电极400的外表面上形成电容介质层和上电极。
此外，本实施例中，在下电极阵列的外围形成有支撑柱400’，所述支撑柱400’不用于构成电容器，因此在该步骤中，可使所述电极组图层500完全遮盖所述支撑柱400’的顶部端口，以避免支撑柱400’的筒内部暴露出，从而在后续的工艺中，不会在支撑柱400’的筒内部形成电容介质层和上电极。
重点参考图7a所示，本实施例中，所述电容接触垫101呈六角阵列排布，即，等距相邻同一所述电容接触垫101的六个电容接触垫101呈现六角阵列排布，因此所述下电极400也相应的呈现六角阵列排布。基于此，本实施例中，在所述电极组图层520中可设置梯形的贯通口500a，其中，所述贯通口500a的所述梯形中具有一第一直线边界510a和一与所述第一直线边界510a平行的第二直线边界520a，所述第一直线边界510a在高度方向上的投影穿越至少一个所述下电极400的所述顶部端口400a，并且所述第一直线边界510a的两端分别延伸至位于被穿越的所述顶部端口400a外侧的两个顶部端口400a上，以交集在所述贯通口500a的所述梯形的一顶角上。
因此，当形成电极组图层并定义出贯通口500a时，即使所述贯通口500a在其第一直线边界510a的延伸方向上(Y方向)产生位移偏差，仍然可确保被穿越的顶部端口400a通过贯通口500a暴露出的尺寸不会受到影响。
本实施例中，所述梯形的第一直线边界510a在高度方向上的投影仅穿越一个下电极400，并且其两端分别延伸至与被穿越的所述下电极相邻的两个下电极400上，所述梯形的第二直线边界520a的两个端点分别对应两个相邻的下电极400的顶部端口400a。当然，在其他实施例中，所述梯形的第二直线边界520a在高度方向上的投影也可以穿越至少一个下电极400的顶部端口400a，同时使所述贯通口500a的所述梯形中的所述第一直线边界在高度方向上的投影穿越至少两个所述下电极400的所述顶部端口400a。
优选的方案中，参考图7c所示，在暴露出所述下电极400的所述筒状结构的顶部端口400a的一部分之后，还包括：
部分去除所述下电极400的所述筒状结构中从所述贯通口500a中暴露出的筒侧壁，以降低所述筒状结构中从所述贯通口500a暴露出的筒侧壁的高度，从而使所述筒状结构在覆盖有所述电极组图层500时筒内部和所述贯通口500a相互连通的连通口400b的尺寸增加。
其中，可继续利用定义所述贯通口500a的掩膜层为掩膜刻蚀所述下电极400，当然，也可利用电极组图层500为掩膜刻蚀下电极400。在后续的工艺中，需通过所述连通口400b，使所形成的电容介质层和上电极能够同时覆盖筒状结构的筒内部的内表面。因此，通过连通口400b，一方面有利于电容介质层和上电极形成在筒内部中，另一方面还可避免由于连通口400b的尺寸过小而导致形成在连通口400b上的电容介质层完全堵塞连通口400b，因此，通过扩大连通口400b的尺寸，可防止连通口400b发生瓶颈封闭，进而确保后续所形成的上电极能够填充到所述筒状结构的筒内部中。
图8a为本发明实施例二中的电容器阵列的形成方法在执行步骤S150时的俯视图，图8b为图8a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S150过程中沿着aa’方向的剖面示意图。
在步骤S150中，具体参考图8a～图8b所示，利用一刻蚀剂去除所述牺牲层，所述刻蚀剂从所述电极组图层500的所述贯通口500a进入并沿着平行于所述衬底100表面的方向扩散以刻蚀所述牺牲层，以暴露出所述下电极400的所述筒状结构的外表面。具体的，刻蚀剂可直接刻蚀暴露出的牺牲层，以及所述刻蚀剂还可横向扩散，以进一步侧向刻蚀电极组图层500下方的牺牲层。
其中，在牺牲层200中穿插有第一支撑材料层，因此，所述牺牲层可利用多个刻蚀工艺以完全去除。例如，本实施例中，可先执行第一次刻蚀工艺，去除牺牲层中位于第一支撑材料层上方的部分，此时可使第一支撑材料层暴露出；接着，可直接以所述的电极组图层500为掩膜刻蚀所述第一支撑材料层，进而形成第一支撑层310，并暴露出所述牺牲层中位于所述第一支撑层下方的部分；然后，在执行第二次刻蚀工艺，以完全去除所述牺牲层。
图9a为本发明实施例二中的电容器阵列的形成方法在执行步骤S160时的俯视图，图9b为图9a所示的本发明实施例二中的电容器阵列的形成方法在执行步骤S160过程中沿着aa’方向的剖面示意图。
在步骤S150中，通过所述贯通口500a以及所述顶部端口，依次形成一电容介质层600和一上电极700在所述下电极400的內外表面上，由多个所述上电极400、所述电容介质层600和所述下电极700构成所述电容器阵列中的多个电容器10。
即，所形成的电容器10中，在仅形成有一层下电极400的基础上，充分利用下电极400两个相对的表面，以分别在下电极400的两侧均可构成电容，增大所形成的电容器的电容值。
其中，所述上电极700可以为单层结构也可以为多层结构，当所述上电极700位单层结构时，例如为多晶硅电极，也可以为金属电极，当上电极为金属电极时，例如可以采用氮化钛(TiN)形成。本实施例中，所述上电极700包括一第一导电层710和一第二导电层720，所述第一导电层710沿着所述电容介质层270的表面覆盖在所述电容介质层270的表面上，并且所述第一导电层710的形貌和所述电容介质层270的形貌对应；所述第二导电层720覆盖所述第一导电层710并可填充相邻的下电极400之间的区域。具体的，所述第一导电层710例如可以为氮化钛层，所述第二导电层720可以为多晶硅层或者金属层，例如，所述第二导电层720可以采用钨(W)形成。
实施例三
基于以上所述的电容器阵列，本发明还提供一种半导体器件。所述半导体器件包括如上所述的电容器阵列。
具体的，所述半导体器件例如可以为存储器，所存储器通常包括电容器以及连接到所述电容器的存储晶体管，所述电容器用来存储代表存储信息的电荷。因此，所述半导体器件还可包括一存储单元阵列，所述存储单元阵列中的存储单元与所述电容器阵列中的电容器电性连接。具体的，所述存储单元阵列中的存储单元与所述节点接触电性连接，从而可利用所述节点接触实现存储单元和电容器的电性连接。
综上所述，本发明提供的电容器阵列中，由于电极组图层中开设有贯通口，并且下电极的筒状结构的筒内部和筒外部均与贯通口连通，从而可通过所述贯通口，实现在下电极的内表面和外表面上均可形成有电容介质层和上电极，进而有效增加了电容器的电容值。并且，所述贯通口具有一直线边界，所述直线边界在高度方向上的投影穿越至少一个下电极，从而在被穿越的下电极的外侧上具有一延伸段而具备冗余偏量。因此，当贯通口在所述直线边界的延伸方向上发生位移偏差时，仍然不会影响下电极的顶部端口对应在贯通口中的尺寸，保证下电极的筒状结构的筒内部和贯通口之间的连通开口的尺寸，使被穿越的下电极的内表面上仍然可形成完整的电容介质层和上电极。
以及，在制备电容器阵列的过程中，由于贯通口在高度方向上的投影穿越至少一个下电极，也就意味着所述贯通口具备较大的开口尺寸。如此一来，一方面，有利于去除下电极的外表面上的膜层以暴露出所述下电极的外表面；另一方面，在通入成膜气体以形成电容介质层和上电极时，由于开口尺寸较大，从而可相应的提高电容节介质层和上电极在下电极的内外表面上的形成速率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (25)
1.一种电容器阵列，其特征在于，包括：
一衬底，具有一形成有电容器的器件区；
多个下电极，设置在所述衬底的所述器件区上，且所述下电极的形状包括筒状结构；
一电极组图层，部分遮盖在多个所述下电极的所述筒状结构的顶部端口上，并且在所述电极组图层中开设有多个贯通口，每一所述贯通口和对应连接的多个所述下电极构成一电极组，每一所述下电极的所述顶部端口和对应的所述贯通口在高度方向上的投影部分重叠，以使所述下电极的所述筒状结构的筒内部和筒外部均与所述贯通口相互连通，其中，所述贯通口具有直线边界，所述直线边界在高度方向上的投影沿着所述直线边界的延伸方向穿越至少一个所述下电极的所述顶部端口的一部份；
一电容介质层，覆盖在所述下电极的内外表面上；以及，
一上电极，形成在所述电容介质层的表面上，由所述上电极、所述电容介质层和所述下电极构成多个阵列排列的电容器。
2.如权利要求1所述的电容器阵列，其特征在于，所述电容器阵列中等距相邻同一所述电容器的六个电容器呈现六角阵列排布。
3.如权利要求2所述的电容器阵列，其特征在于，所述贯通口在平行于所述衬底表面的方向上的开口形状包括梯形，所述贯通口的所述梯形中具有一第一直线边界和一与所述第一直线边界平行的第二直线边界，所述贯通口的所述梯形中的所述第一直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口。
4.如权利要求3所述的电容器阵列，其特征在于，所述贯通口的所述梯形中的所述第二直线边界在高度方向上的投影穿越至少两个所述下电极的所述顶部端口。
5.如权利要求1所述的电容器阵列，其特征在于，还包括：
一第一支撑层，形成在所述下电极的第一侧壁位置上，并且所述第一支撑层连接所述下电极的多个所述筒状结构；以及，
一第二支撑层，形成在所述下电极的第二侧壁位置上，并且所述第二支撑层连接所述下电极的多个所述筒状结构，所述第二支撑层有间隔地位于所述第一支撑层的上方，使所述第二支撑层和所述第一支撑层分别布置在不同的高度位置上。
6.如权利要求5所述的电容器阵列，其特征在于，还包括：
多个支撑柱，形成在所述衬底上的所述器件区中并围绕在所述电容器阵列的外围，所述第一支撑层和所述第二支撑层均延伸连接所述支撑柱，以利用所述支撑柱、所述第一支撑层和所述第二支撑层构成一支撑架，用于支撑所述电容器。
7.如权利要求6所述的电容器阵列，其特征在于，所述电极组图层中不对应所述贯通口的部分连接多个所述下电极的所述顶部端口，并延伸覆盖所述支撑柱的顶部。
8.如权利要求7所述的电容器阵列，其特征在于，所述支撑柱为中空的筒状结构，所述电极组图层完全遮盖所述支撑柱的所述筒状结构的顶部端口，所述支撑柱的内部为中空且不填充所述电容介质层和所述上电极。
9.如权利要求6所述的电容器阵列，其特征在于，所述衬底上还具有一位于所述器件区外围的外围区，所述器件区的边界线沿着所述支撑柱靠近所述外围区一侧的轮廓定义在所述支撑柱的外围，以使多个所述支撑柱均被囊括在所述边界线中。
10.如权利要求9所述的电容器阵列，其特征在于，所述边界线与所述支撑柱之间的距离为相邻的两个所述下电极之间的距离的0.5倍～1.0倍。
11.如权利要求1至10中任一项所述的电容器阵列，其特征在于，所述下电极的所述顶部端口和对应的所述贯通口在高度方向上的投影部分重叠，以使所述下电极的所述筒状结构部分对应在所述贯通口中，其中，对应在所述贯通口中的筒侧壁的高度低于不对应在所述通口中的筒侧壁的高度。
12.一种电容器阵列的形成方法，其特征在于，包括：
提供一衬底，所述衬底上具有一用于形成电容器的器件区；
形成牺牲层在所述衬底上，所述牺牲层中位于所述器件区的部分中形成有多个呈阵列式排布的通孔；
形成一下电极在所述牺牲层的所述通孔中，所述下电极覆盖所述通孔的底部和侧壁以构成一筒状结构；
形成一电极组图层在所述牺牲层和所述下电极的所述筒状结构的顶部端口上，并且在所述电极组图层中开设有多个贯通口，每一所述贯通口对应多个所述下电极以构成一电极组，所述贯通口暴露出部分所述牺牲层和所述下电极的所述顶部端口的一部分，以使所述下电极的所述筒状结构的筒内部和筒外部均与所述贯通口相互连通，其中，所述贯通口具有直线边界，所述直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口的一部份；
利用一刻蚀剂去除所述牺牲层，所述刻蚀剂从所述电极组图层的所述贯通口进入并沿着平行于所述衬底表面的方向扩散以刻蚀所述牺牲层，以暴露出所述下电极的所述筒状结构的外表面；以及，
通过所述贯通口以及所述顶部端口，依次形成一电容介质层和一上电极在所述下电极的內外表面上，由多个所述上电极、所述电容介质层和所述下电极构成多个阵列排列的电容器。
13.如权利要求12所述的电容器阵列的形成方法，其特征在于，所述电容器阵列中等距相邻同一所述电容器的六个电容器呈现六角阵列排布。
14.如权利要求13所述的电容器阵列的形成方法，其特征在于，所述贯通口在平行于所述衬底表面的方向上的开口形状包括梯形，所述贯通口的所述梯形中具有一第一直线边界和一与所述第一直线边界平行的第二直线边界，所述贯通口的所述梯形中的所述第一直线边界在高度方向上的投影穿越至少一个所述下电极的所述顶部端口。
15.如权利要求14所述的电容器阵列的形成方法，其特征在于，所述贯通口的所述梯形中的所述第二直线边界在高度方向上的投影穿越至少两个所述下电极的所述顶部端口。
16.如权利要求12所述的电容器阵列的形成方法，其特征在于，在形成所述电极组图层的步驟中，包括：
部分去除所述下电极的所述筒状结构中从所述贯通口中暴露出的筒侧壁，以减低所述筒状结构中从所述通口暴露出的筒侧壁的高度。
17.如权利要求12所述的电容器阵列的形成方法，其特征在于，所述通孔的形成方法包括：
形成一第一掩膜层在所述牺牲层上，所述第一掩膜层中定义有多条沿着第一方向延伸的第一定义线；
形成一第二掩膜层在所述牺牲层的所述第一掩膜层上，在所述第二掩膜层中定义有多个沿着第二方向延伸的第二定义线，其中，所述第一定义线在所述牺牲层上的投影和所述第二定义线在所述牺牲层上的投影相交，以界定出多个棋盘分格；以及，
以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述牺牲层，以形成所述通孔在所述牺牲层中，每一所述通孔对应于一个所述棋盘分格。
18.如权利要求17所述的电容器阵列的形成方法，其特征在于，所述第一定义线和所述第二定义线为直线型结构，由所述第一定义线和所述第二定义线界定出的多个所述棋盘分格为矩形或菱形，在以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述牺牲层时，所述棋盘分格的边角在刻蚀后呈现为圆弧状，使所述通孔的边缘轮廓相对于所述棋盘分格的边缘轮廓更为圆滑。
19.如权利要求17所述的电容器阵列的形成方法，其特征在于，所述第一定义线和所述第二定义线在所述器件区边界处所界定出的所述棋盘分格定义出所述器件区的边界线，使所述边界线囊括所述器件区边界处的所述棋盘分格。
20.如权利要求19所述的电容器阵列的形成方法，其特征在于，在所述衬底上还具有一位于所述器件区外围的外围区，在形成所述第二掩膜层之后，以及刻蚀所述牺牲层之前还包括：
形成一第三掩膜层在所述牺牲层的所述第二掩膜层上，所述第三掩膜层覆盖所述外围区，并且所述第三掩膜层在靠近所述器件区边界处的边缘轮廓与所述边界线的轮廓相吻合。
21.如权利要求17至21中任一项所述的电容器阵列的形成方法，其特征在于，在形成所述通孔的步骤中还包括：形成多个冗余通孔在所述牺牲层中，所述冗余通孔对应在所述器件区的边界位置，以围绕在通孔阵列的外围；以及，
在形成所述下电极的步骤中还包括：形成支撑柱在所述冗余通孔中，所述支撑柱覆盖所述冗余通孔的底部和侧壁而构成筒状结构。
22.如权利要求21所述的电容器阵列的形成方法，其特征在于，所述电极组图层部分遮盖多个所述下电极的顶部端口，以连接多个所述下电极的所述顶部端口，并完全遮盖所述支撑柱的所述筒状结构的顶部端口。
23.如权利要求21所述的电容器阵列的形成方法，其特征在于，在形成所述牺牲层的步骤中，还包括：
当所述牺牲层为多层，穿插至少一层第一支撑材料层在所述牺牲层中，用于构成一第一支撑层；以及，
形成一第二支撑材料层在所述牺牲层上，用于构成一第二支撑层，其中，所述通孔和所述冗余通孔贯穿所述第二支撑材料层、所述第一支撑材料层和所述牺牲层。
24.如权利要求23所述的电容器阵列的形成方法，其特征在于，所述第一支撑层和所述第二支撑层均延伸连接所述支撑柱的侧壁，以利用所述支撑柱、所述第一支撑层和所述第二支撑层构成一支撑架，在去除所述牺牲层的过程中用于支撑所述下电极。
25.一种半导体器件，其特征在于，包括如权利要求1所述的电容器阵列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711064888.5A CN107706206A (zh) | 2017-11-02 | 2017-11-02 | 电容器阵列及其形成方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711064888.5A CN107706206A (zh) | 2017-11-02 | 2017-11-02 | 电容器阵列及其形成方法、半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107706206A true CN107706206A (zh) | 2018-02-16 |
Family
ID=61177791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711064888.5A Pending CN107706206A (zh) | 2017-11-02 | 2017-11-02 | 电容器阵列及其形成方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706206A (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108717936A (zh) * | 2018-06-27 | 2018-10-30 | 长鑫存储技术有限公司 | 双面电容器结构及其制备方法 |
| CN110767538A (zh) * | 2018-07-26 | 2020-02-07 | 长鑫存储技术有限公司 | 版图结构以及半导体集成电路器件的形成方法 |
| CN110957262A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 一种半导体结构及通孔的形成方法 |
| CN111139459A (zh) * | 2019-12-19 | 2020-05-12 | Tcl华星光电技术有限公司 | 阵列基板的制备方法、显示面板及显示器 |
| CN112542457A (zh) * | 2019-09-23 | 2021-03-23 | 长鑫存储技术有限公司 | 电容阵列结构及其形成方法 |
| WO2021103535A1 (zh) * | 2019-11-26 | 2021-06-03 | 长鑫存储技术有限公司 | 存储器、存储器的衬底结构及其制备方法 |
| WO2021196018A1 (zh) * | 2020-03-31 | 2021-10-07 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| WO2022048244A1 (zh) * | 2020-09-07 | 2022-03-10 | 长鑫存储技术有限公司 | 半导体器件及其制备方法、存储装置 |
| WO2022052599A1 (zh) * | 2020-09-11 | 2022-03-17 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2022095462A1 (zh) * | 2020-11-05 | 2022-05-12 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
| WO2022105315A1 (zh) * | 2020-11-19 | 2022-05-27 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
| WO2023029392A1 (zh) * | 2021-08-30 | 2023-03-09 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| US11955511B2 (en) | 2020-09-11 | 2024-04-09 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing semiconductor structure |
| CN110767538B (zh) * | 2018-07-26 | 2024-06-07 | 长鑫存储技术有限公司 | 版图结构以及半导体集成电路器件的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110045650A1 (en) * | 2009-08-20 | 2011-02-24 | Elpida Memory, Inc. | Method of manufacturing semiconductor device |
| KR20120088251A (ko) * | 2011-01-31 | 2012-08-08 | 삼성전자주식회사 | 반도체 장치의 캐패시터 |
| US20160365409A1 (en) * | 2015-06-15 | 2016-12-15 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor device including the same |
| CN107301976A (zh) * | 2017-07-25 | 2017-10-27 | 睿力集成电路有限公司 | 半导体存储器及其制造方法 |
| CN207503980U (zh) * | 2017-11-02 | 2018-06-15 | 睿力集成电路有限公司 | 电容器阵列及半导体器件 |
-
2017
- 2017-11-02 CN CN201711064888.5A patent/CN107706206A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110045650A1 (en) * | 2009-08-20 | 2011-02-24 | Elpida Memory, Inc. | Method of manufacturing semiconductor device |
| KR20120088251A (ko) * | 2011-01-31 | 2012-08-08 | 삼성전자주식회사 | 반도체 장치의 캐패시터 |
| US20160365409A1 (en) * | 2015-06-15 | 2016-12-15 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor device including the same |
| CN107301976A (zh) * | 2017-07-25 | 2017-10-27 | 睿力集成电路有限公司 | 半导体存储器及其制造方法 |
| CN207503980U (zh) * | 2017-11-02 | 2018-06-15 | 睿力集成电路有限公司 | 电容器阵列及半导体器件 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108717936A (zh) * | 2018-06-27 | 2018-10-30 | 长鑫存储技术有限公司 | 双面电容器结构及其制备方法 |
| CN110767538A (zh) * | 2018-07-26 | 2020-02-07 | 长鑫存储技术有限公司 | 版图结构以及半导体集成电路器件的形成方法 |
| CN110767538B (zh) * | 2018-07-26 | 2024-06-07 | 长鑫存储技术有限公司 | 版图结构以及半导体集成电路器件的形成方法 |
| CN110957262A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 一种半导体结构及通孔的形成方法 |
| CN112542457B (zh) * | 2019-09-23 | 2023-01-24 | 长鑫存储技术有限公司 | 电容阵列结构及其形成方法 |
| CN112542457A (zh) * | 2019-09-23 | 2021-03-23 | 长鑫存储技术有限公司 | 电容阵列结构及其形成方法 |
| WO2021103535A1 (zh) * | 2019-11-26 | 2021-06-03 | 长鑫存储技术有限公司 | 存储器、存储器的衬底结构及其制备方法 |
| CN111139459A (zh) * | 2019-12-19 | 2020-05-12 | Tcl华星光电技术有限公司 | 阵列基板的制备方法、显示面板及显示器 |
| WO2021196018A1 (zh) * | 2020-03-31 | 2021-10-07 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| WO2022048244A1 (zh) * | 2020-09-07 | 2022-03-10 | 长鑫存储技术有限公司 | 半导体器件及其制备方法、存储装置 |
| US11869805B2 (en) | 2020-09-07 | 2024-01-09 | Changxin Memory Technologies, Inc. | Semiconductor device and method for preparing same, and storage apparatus |
| WO2022052599A1 (zh) * | 2020-09-11 | 2022-03-17 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| US11955511B2 (en) | 2020-09-11 | 2024-04-09 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing semiconductor structure |
| US11622488B2 (en) | 2020-11-05 | 2023-04-04 | Ghangxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| EP4199088A4 (en) * | 2020-11-05 | 2024-01-03 | Changxin Memory Tech Inc | SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD |
| WO2022095462A1 (zh) * | 2020-11-05 | 2022-05-12 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
| US11843026B2 (en) | 2020-11-19 | 2023-12-12 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
| WO2022105315A1 (zh) * | 2020-11-19 | 2022-05-27 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
| WO2023029392A1 (zh) * | 2021-08-30 | 2023-03-09 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107706206A (zh) | 电容器阵列及其形成方法、半导体器件 | |
| US8089136B2 (en) | Semiconductor device | |
| CN103247577B (zh) | 包括精细图案的半导体器件的制造方法 | |
| TWI556066B (zh) | 執行自對準微影蝕刻製程的方法 | |
| CN107482007B (zh) | 存储器及其形成方法、半导体器件 | |
| CN107240586B (zh) | 存储器及其形成方法、半导体器件 | |
| CN108428702A (zh) | 动态随机存取存储器的制造方法 | |
| JP2002158278A5 (ja) | 半導体装置およびその製造方法 | |
| CN107731794A (zh) | 电容器阵列及其形成方法、半导体器件 | |
| CN107342263A (zh) | 存储器及其形成方法、半导体器件 | |
| CN107301990B (zh) | 接触垫结构及其制造方法 | |
| CN113097143B (zh) | 掩膜结构、半导体结构及制备方法 | |
| CN108110025A (zh) | 电容器阵列结构及其制造方法 | |
| US20150371895A1 (en) | Method for manufacturing smeiconductor device | |
| JP2002208676A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の設計方法 | |
| TW201626457A (zh) | 供接觸開口蝕刻窗孔用之lc模組佈局配置 | |
| WO2021258561A1 (zh) | 存储器的形成方法及存储器 | |
| CN110534517A (zh) | 集成电路存储器及其形成方法、半导体集成电路器件 | |
| KR100475074B1 (ko) | 반도체 소자의 커패시터의 스토리지 전극 제조 방법 | |
| JPH1187645A (ja) | 半導体装置およびその製造方法 | |
| CN207503980U (zh) | 电容器阵列及半导体器件 | |
| KR20210050319A (ko) | 패턴 형성을 위한 포토마스크 세트의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| CN208570604U (zh) | 集成电路存储器及半导体集成电路器件 | |
| TWI594377B (zh) | 記憶裝置及其製造方法 | |
| TWI626732B (zh) | 具隔離擬置圖案之三維半導體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181008 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180216 |