CN117790406A - 半导体结构的形成方法及半导体结构 - Google Patents

Abstract

本公开提供了一种半导体结构的形成方法及半导体结构，涉及半导体技术领域，半导体结构的形成方法包括：提供基底，基底内包括多个有源区；于基底上形成多个位线结构；实施至少一个循环工艺，以在多个位线结构之间形成多个电容接触孔，其中，循环工艺包括：形成多个封盖层，以将位线结构的顶角包覆，相邻的两个封盖层之间具有狭缝，狭缝位于沟槽内；沿狭缝和沟槽刻蚀基底，并暴露出基底内的有源区；移除多个封盖层；在实施至少一个循环工艺后，于电容接触孔内形成电容接触插塞。本公开提供的半导体结构的形成方法，利用封盖层对位线结构的顶角进行保护，避免位线结构产生缺陷，从而提高半导体结构的性能。

Description

半导体结构的形成方法及半导体结构

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。

背景技术

随着半导体器件已经变得更为高度集成，这些单位器件不得不被密集地形成在有限的单元面积内，由于大规模集成，接触孔的深度增加，并且接触孔的宽度减少。而在半导体集成电路各个技术节点，接触孔技术具有挑战性的难点，比如通常在窄小区域中蚀刻半导体层来形成接触孔，尤其在深宽比较高的沟槽的底部形成接触孔时，在刻蚀过程中，对于位于沟槽两侧的半导体器件结构的顶端会产生一定的影响，导致半导体器件结构的顶端有所损耗，容易导致器件产生缺陷，进而导致半导体器件性能下降以及半导体器件良品率明显下降。

发明内容

以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开提供了一种半导体结构的形成方法及半导体结构。

本公开的第一方面提供了一种半导体结构的形成方法，所述半导体结构的形成方法包括：

提供基底，所述基底内包括多个有源区；

于所述基底上形成多个位线结构，多个位线结构沿第一方向间隔设置，相邻的两个所述位线结构之间具有沟槽，每个所述位线结构沿第二方向延伸；

实施至少一个循环工艺，以在多个所述位线结构之间形成多个电容接触孔，其中，所述循环工艺包括：

形成多个封盖层，所述封盖层随形覆盖所述位线结构的顶表面以及部分侧表面，以将所述位线结构的顶角包覆，相邻的两个封盖层之间具有狭缝，所述狭缝位于所述沟槽内；

沿所述狭缝和所述沟槽刻蚀所述基底，并暴露出所述基底内的有源区；

移除所述多个所述封盖层；

在实施至少一个循环工艺后，于所述电容接触孔内形成电容接触插塞。

其中，所述狭缝在沿位线结构的顶表面至底表面的方向上，狭缝直径逐渐增大。

其中，所述狭缝的直径占所述沟槽直径的1/3至1/2。

其中，所述封盖层覆盖所述位线结构的侧表面的高度占所述位线结构的高度的1/10至2/5。

其中，所述封盖层覆盖所述位线结构顶表面的厚度，和所述封盖层覆盖所述位线结构的侧表面的厚度之间的比例为(1-3)：1。

其中，单个循环工艺中形成所述封盖层的沉积压力大于等于3mtorr且小于等于40mtorr，所述封盖层覆盖所述位线结构的侧表面的高度与所述单个循环工艺中形成所述封盖层的沉积压力大小成反比。

其中，单个循环工艺中形成所述封盖层的沉积时间大于等于5s，且小于等于20s。

其中，所述形成方法包括实施4至10个循环工艺，以在多个所述位线结构之间形成多个电容接触孔。

其中，实施多个循环工艺时，在多个所述循环工艺之间，形成所述封盖层的沉积压力恒定。

其中，实施多个循环工艺时，在多个所述循环工艺之间，形成所述封盖层的沉积压力逐渐减小。

其中，重复实施4个循环工艺，其中，

第1个循环工艺中，形成所述封盖层的沉积压力为30-40mtorr；

第2个循环工艺中，形成所述封盖层的沉积压力为20-30mtorr；

第3个循环工艺中，形成所述封盖层的沉积压力为10-20mtorr；

第4个循环工艺中，形成所述封盖层的沉积压力为3-10mtorr。

其中，所述封盖层包括碳及碳的短链聚合物。

其中，在所述基底上形成多个位线结构的方法包括：

在所述基底上沉积初始导电层，并沿所述第一方向刻蚀所述初始导电层，形成多个沿所述第一方向间隔设置的导电层，每个所述导电层沿第二方向延伸；

在所述导电层的表面形成侧墙层，相邻所述侧墙层之间具有所述沟槽；

在所述侧墙层以及所述沟槽的表面形成保护层，以保护所述侧墙层以及所述基底。

其中，所述封盖层和所述保护层的刻蚀选择比大于10。

本公开的第二方面提供了一种半导体结构，所述半导体结构采用第一方面所述的半导体结构的形成方法制备。

本公开实施例所提供了的半导体结构的形成方法及半导体结构中，在每个位线结构的顶部形成的封盖层，以利用封盖层对位线结构的顶部形成保护，从而在形成接触孔的工艺过程中，避免刻蚀工艺对位线结构的顶部产生损耗，避免位线结构产生缺陷，提高半导体器件性能以及良品率。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。

图1是根据一示例性实施例示出的一种半导体结构的形成方法的流程图。

图2是根据一示例性实施例示出的半导体结构的形成过程中提供基底的结构示意图。

图3是根据一示例性实施例示出的半导体结构的形成过程中在基底上形成的介质层后的示意图。

图4是根据一示例性实施例示出的半导体结构的形成过程中形成位线接触孔后的示意图。

图5是根据一示例性实施例示出的半导体结构的形成过程中形成导电层后的示意图。

图6是根据一示例性实施例示出的半导体结构的形成过程中提供的基底的俯视图。

图7是图6中A-A的截面图。

图8是根据一示例性实施例示出的半导体结构的形成过程中形成保护层的示意图。

图9根据一示例性实施例示出的半导体结构的形成过程中在沉积压力为30-40毫托范围内形成的封盖层的形貌结构示意图。

图10根据一示例性实施例示出的半导体结构的形成过程中在沉积压力为20-30毫托范围内形成的封盖层的形貌结构示意图。

图11根据一示例性实施例示出的半导体结构的形成过程中在沉积压力为10-20毫托范围内形成的封盖层的形貌结构示意图。

图12根据一示例性实施例示出的半导体结构的形成过程中在沉积压力为3-10毫托范围内形成的封盖层的形貌结构示意图。

图13根据一示例性实施例示出的半导体结构的形成过程中去除封盖层后的示意图。

图14根据一示例性实施例示出的半导体结构的形成过程中形成电容接触孔的示意图。

图15根据一示例性实施例示出的半导体结构的形成过程中形成电容接触插塞的示意图。

图16根据另一示例性实施例示出的半导体结构的形成方法的流程图。

图17根据另一示例性实施例示出的半导体结构的形成方法的流程图。

附图标记：

100、基底；120、介质层；20、位线结构；200、封盖层；201、位线接触孔；202、导电层；203、侧墙层；220、狭缝；30、有源区；300、沟槽；310、槽壁；40、字线结构；410、初始接触孔；400、电容接触孔；50、浅沟槽隔离结构；500、保护层；600、电容接触插塞。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开示例性的实施例中提供了一种半导体结构的形成方法，在半导体基底上设置有多个间隔排列的位线，并在半导体基底上形成接触孔时，可以改善或减少对位线的顶部的损耗，避免对位线的顶端的形貌结构产生一定的影响和缺陷，进而导致半导体器件性能下降以及半导体器件良品率明显下降。如图1所示，图1示出了根据本公开一示例性的实施例提供的半导体结构的形成方法的流程图，图2-图15为半导体结构的形成方法的各个阶段的示意图，下面结合图2-图15对半导体结构的形成方法进行介绍。

本实施例对半导体结构不作限制，下面将以半导体结构为动态磁性随机存储器(DRAM，Dynamic Random Access Memory)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。应当理解的是，本实施例形成的半导体结构并不构成完整的存储器，本实施例仅为半导体存储器的存储结构的形成过程。

可理解的是，动态随机存取存储器是计算机中常用的半导体存储器件，包含排列成矩阵结构的多个存储单元。每个存储单元主要由一个晶体管和一个由晶体管操控的电容器组成，各个存储单元之间通过字线和位线进行电性连接。数据从位线输入后通过晶体管传送到电容器中，或者，储存于电容器中的数据通过晶体管和位线进行输出。

如图1所示，本公开一示例性的实施例提供了的一种半导体结构的形成方法，图2-图15为半导体结构的形成方法的各个阶段的示意图，下面结合图2-图15对半导体结构的形成方法进行介绍，该半导体结构的形成方法包括如下的步骤：

步骤S110：提供基底，基底内包括多个有源区。

参考图2，基底100作为存储器的支撑部件，用于支撑设在其上的其他部件，基底100可以由半导体材料制成，半导体材料可以为硅基底、锗(Ge)基底、锗化硅(SiGe)基底、SOI(Silicon-on-insulator，绝缘体上硅)基底或GOI(Germanium-on-Insulator，绝缘体上锗)基底等。在本实施例中，基底100为硅晶基底。

参考图2和图6，基底100中可以掺杂离子，例如，基底100可以为P型掺杂基底，也可以为N型掺杂基底。在基底100内阵列设置有多个有源区30，在第一方向X和第三方向Z上，有源区30间隔排列设置，其中，第一方向X和第三方向Z均是平行于基底100顶面的方向，第一方向X和第三方向Z之间具有预设夹角，例如预设夹角可以为21度、45度、60度等，可以根据实际设计需求设置。

参考图2，在基底100内还设置有浅沟槽隔离结构50，有源区30形成于浅沟槽隔离结构50之间。参考图2和图6，对在基底100内形成多个有源区30进行详细描述。首先，可以在基底100上方形成图案化的掩膜层(图中未示出)，图案化的掩膜层具有多个开口图案，且多个开口图案对应基底100的位置是形成有源区30的位置。以图案化的掩膜层作为掩膜，沿着多个开口图案刻蚀基底100，以将预形成的有源区图形暴露出来，对于DRAM(动态随机存取存储器)来说，有源区的图形通常是倾斜交错分布的长条状(图中未示出)。然后，对基底100继续进行蚀刻，以形成隔离沟槽(图中未示出)。然后，在隔离沟槽上填充隔离材料形成浅沟槽隔离结构50。浅沟槽隔离结构50包括氮化硅、氧化硅、氮氧化硅等隔离材料中的一种或几种，在本实施例中，浅沟槽隔离结构50包括氧化硅。通过浅沟槽隔离结构50在基底100上划分出多个独立的区域以形成有源区30。

在该实施例中，对于有源区的形成不限于此，例如也可以采用其他常规的有源区形成方法。其中，形成图案化的掩膜层为常规工艺，图案化过程包括但不限于前烘、曝光、显影及后烘等过程，具体通过光刻工艺进行实现，在此不再进行赘述。

示例性地，如图6所示，基底100上还设置有字线结构40，字线结构40在第一方向X上延伸。基底100中还包括除字线结构40、有源区30以及浅沟槽隔离结构50外的其他存储器结构，用于存储器的正常运行。

步骤S120：于基底上形成多个位线结构，多个位线结构沿第一方向间隔设置，相邻的两个位线结构之间具有沟槽，每个位线结构沿第二方向延伸。

示例性地，如图7所示，在基底100上形成有分立的位线结构20，多个位线结构20沿第一方向X相互间隔、重复地排列设置，每个位线结构20沿着第二方向Y延伸，第二方向Y为沿基底100的顶面至基底100的底面的方向，其中，第一方向X与第二方向Y之间的夹角呈直角。参考图6，位线结构20在平行于基底100顶面的方向X上，位线结构20与有源区30之间呈预设角度。在平行于基底的顶面的平面上，位线结构20与字线结构40相互垂直。

参考图7，在第一方向X上，在任意相邻的两个位线结构20之间具有沟槽300，每个沟槽300沿着位线结构20的延伸方向延伸。示例性的，沟槽300的深度记为H(以图中示出的位置为准)，沟槽300具有较高的深宽比，例如沟槽300的深宽比可以为大于或等于10，例如为12：1、15:1、20：1。

步骤S130：实施至少一个循环工艺，以在多个位线结构之间形成多个电容接触孔，其中，循环工艺包括：形成多个封盖层，封盖层随形覆盖位线结构的顶表面以及部分侧表面，以将位线结构的顶角包覆，相邻的两个封盖层之间具有狭缝，狭缝位于沟槽内；沿狭缝和沟槽刻蚀基底，并暴露出基底内的有源区；移除多个封盖层。

为了在形成电容接触孔的过程中，防止位线结构的顶部产生损耗而导致位线结构的顶部出现结构缺陷问题，在该实施例中，通过采用沉积封盖层，以在刻蚀基底的过程中，增加了对位线结构的顶角的保护膜层，减少了刻蚀工艺对位线结构顶角的损伤，从而避免了刻蚀工艺对器件性能产生的不利影响。

参照图9所示，可以通过沉积工艺，在每个位线结构20的顶部形成封盖层200，使得封盖层200随形覆盖在位线结构20的顶表面以及与顶表面连接的部分侧表面上，以利用封盖层200将位线结构20的顶角包覆，从而在后续形成电容接触孔的工艺过程中，对位线结构20的顶部进行保护。位线结构20的顶角可以为位线结构20的顶表面与侧表面的连接位置，或者为位线结构20的顶表面与侧表面的连接点的预设范围内，如图8所示的a示出的区域。

参考图9，在形成封盖层的工艺中的一些工艺条件，例如沉积压力、环境温度以及沉积时间对封盖层的形貌结构有一定的影响，在此过程中，封盖层覆盖位线结构的侧表面的高度与单个循环工艺中形成封盖层的沉积压力大小成反比，如果环境温度控制的过高(例如大于40℃)，或者沉积压力过大，例如沉积压力大于40毫托，那么位于位线结构20的侧表面形成的封盖层200的厚度过厚，会对沟槽300的顶端开口造成封堵，刻蚀气体无法与基底100接触，则会对后续刻蚀电容接触孔的工艺造成影响；如果环境温度过低(例如低于10℃)，或者沉积压力越小时，会使得封盖层200覆盖位线结构20的顶表面的厚度和覆盖侧表面的厚度的比值会越小，例如沉积压力小于3毫托，可能位于位线结构20的顶部的封盖层200的厚度过薄，在接触孔刻蚀的过程中，在刻蚀时间较长的情况下，封盖层200对位线结构20的顶部则无法起到保护的作用。因此，可以通过控制工艺腔室内的沉积压力、环境温度以及沉积时间中的一种或多种，控制封盖层的形貌，以在位线结构的顶部形成厚度、形状结构均适宜的封盖层。

示例性的，在封盖层的制备材料的选择上，为了易于后期去除封盖层，可以选择易于去除的材料作为封盖层的制备材料，以及在后续去除封盖层的过程中不会对其他结构产生影响。示例性的，可以选择碳以及碳的短链聚合物作为封盖层的材料，其中，碳材料可以指的是具有碳成分的材料，碳的短链聚合物为大分子主链完全由碳原子组成的聚合物，碳的短链例如可以小于等于5个碳原子。

示例性地，参考图9和图14，以执行一个循环工艺，在多个位线结构之间形成多个电容接触孔为例进行说明。例如，预先将基底100放入反应腔室内，以利用反应腔室内的通气孔，向反应腔室内通入含碳的气体，在通入含碳气体的过程中，同时控制反应腔室内的沉积压力在3mTorr-40mTorr范围内，以控制含碳气体与腔室内的反应气体发生反应生成的反应产物，反应产物与每个位线结构20的顶表面接触，并由位线结构20的顶表面向位线结构20的侧表面延伸。参考图9，反应产物集中形成在位线结构20的顶表面和部分侧表面，形成封盖层200，形成的封盖层200随着位线结构20的顶端的形貌覆盖在位线结构的顶表面和侧表面上。

示例性的，其中，反应腔室内的反应气体可以包括氟甲烷(CH3F)，氦气(He)等，在沉积封盖层的过程中，反应气体与碳在位线结构20的顶表面形成碳及碳的短链聚合物等碳链聚合物作为反应产物，然后反应产物再沿着与位线结构的顶表面连接的侧表面继续往下扩散，由于碳链聚合物具有一定的粘弹性，因此，形成的封盖层很容易黏附在位线结构的顶部。

示例性地，在单个循环工艺中形成封盖层的过程中，参考图9，位于位线结构20的顶表面的封盖层的厚度，与位于位线结构20的侧表面的封盖层的厚度控制在(1-3)：1的比例范围内，例如可以为1：1、或者2：1、或者3：1，以防止形成较差形貌结构的封盖层无法对位线结构的顶端形成保护。其中，封盖层200覆盖在位线结构20的顶表面的厚度，可以为在第二方向Y上，位线结构20的顶表面至封盖层200的表面的最大距离；封盖层200覆盖在位线结构20的侧表面的厚度，可以为在第一方向X上，位线结构20的侧表面至封盖层200的表面的最大距离。

反应腔室内的温度会沉积压力也会产生影响，在一些示例性实施例中，单个循环工艺中的形成封盖层的过程中，还可以将环境温度控制在10℃～40℃的范围内，从而利用反应腔室内的温度条件，对封盖层覆盖位线结构的顶表面的厚度以及侧表面的厚度进行调整和控制。

在一些示例性实施例中，在形成封盖层的过程中，封盖层的厚度可以随沉积时间的增加而均匀增长，因此，还可以通过适当地提高或者减少沉积时间来有效调整封盖层的成膜厚度。例如在单个循环工艺中，可以将封盖层的沉积时间控制在大于等于5s，且小于等于20s的范围内。

在该实施例中，在封盖层的形成工艺中，通过控制沉积压力、环境温度以及沉积时间中的一种或多种工艺条件，调整封盖层覆盖在位线结构的顶表面和侧表面的厚度的比值，以及覆盖位线结构侧表面的高度，以控制封盖层在位线结构的顶部形成的形貌，从而形成能够对位线结构的顶角进行有效保护的封盖层。

在一些示例性实施例中，参考图9，还可以通过控制腔室内的沉积压力、环境温度、沉积时间等工艺参数，控制封盖层200覆盖位于位线结构20的顶角附近的侧表面的高度。为了能够对位线结构的顶角形成有效保护，可以控制形成的封盖层200覆盖位线结构20侧表面的高度占位线结构20的高度的1/10至2/5。例如位于位线结构20的侧表面的封盖层200的高度占位线结构20的高度的为1/10、或者为1/5、或者为3/10、或者为2/5。在该实施例中，封盖层对对位线结构顶角附近的侧表面进行了包覆，以完全将位线结构的顶角处于封盖层的覆盖范围内，以对位线结构的顶角形成有效保护。

如图9所示，封盖层200在位线结构20的侧表面具有一定的高度，使得相邻的两个位线结构20上的封盖层200之间，在沟槽300(参考图7)中形成狭缝220，以便后续刻蚀气体可以经过狭缝与基底100接触，以刻蚀基底100。

参考图9，封盖层200在沉积的过程中，是由位线结构20的顶表面向侧表面延伸的，随着沉积工艺的进行，狭缝220在沿位线结构的顶表面至底表面的方向上，狭缝220的直径逐渐变大。示例性地，狭缝220的直径可以占沟槽300直径的1/3至1/2的范围内。如图9所示，由于封盖层200在沟槽300内形成了狭缝220，因此，可以采用干法刻蚀工艺，以利用刻蚀气体沿狭缝220和沟槽300垂直向下与基底100接触，从而实现无掩模的干法刻蚀工艺对基底100进行刻蚀，直至暴露出基底100内的有源区30，从而省去了形成掩膜层的步骤，简化了工艺过程，节省了时间成本。

参考图9，结合图14所示，在步骤S130中，沿狭缝220和沟槽300刻蚀基底100的表面，并继续向基底100内部延伸，以暴露出基底100内的有源区30，然后，可以采用灰化工艺去除每个位线结构20顶部的封盖层200，在任意相邻的两个位线结构20之间的沟槽300的底部形成电容接触孔400，如图14所示，电容接触孔400为用于与其他器件结构如电容连接的接触孔。

示例性的，在对基底进行刻蚀的工艺过程中，刻蚀气体需要选择对封盖层几乎不进行刻蚀的气体，例如刻蚀气体可以包括以下一种或多种气体：四氟甲烷、八氟环丁烷、氩气。

在该实施例中，利用灰化工艺去除封盖层200的过程中，不会对位线结构20的顶角造成损耗，从而能够确保位线结构20的顶角不受损失。

步骤S140：在实施至少一个循环工艺后，于电容接触孔内形成电容接触插塞。

如图14和15所示，在沿着位线结构20的顶表面至基底100的底面的方向上，沟槽300与电容接触孔400连通。在去除封盖层后，可以通过沉积工艺在每个电容接触孔400中填充导电材料，形成多个电容接触插塞600，导电材料填满电容接触孔400和沟槽300，电容接触插塞600的顶面可以与位线结构20的顶面齐平，也可以高于位线结构20的顶面。

如图14和图15所示，电容接触插塞600与电容接触孔400暴露出的有源区30的表面接触连接，以在后续工艺中有源区可以通过电容接触结构与电容结构形成电互连。

其中，导电材料可以为钨或钴，或者为掺杂半导体材料(例如，掺杂硅或掺杂锗)、导电金属氮化物(例如，钛氮化物或钽氮化物)、金属(例如，钨、钛或钽)的至少一个。

如图16所示，本公开一示例性的实施例提供了一种半导体结构的形成方法，本实施例的半导体结构的形成方法的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，本实施例是对上述实施例中步骤S130另一种可选的实现方式。

在该实施例中，该半导体结构的形成方法包括：

步骤S210：提供基底，基底内包括多个有源区。

步骤S220：于基底上形成多个位线结构，多个位线结构沿第一方向间隔设置，相邻的两个位线结构之间具有沟槽，每个位线结构沿第二方向延伸。

步骤S230：重复实施多个循环工艺，以在多个位线结构之间形成多个电容接触孔，其中，实施多个循环工艺时，在多个循环工艺之间，形成封盖层的沉积压力恒定。

步骤S240：于电容接触孔内形成电容接触插塞。

本实施例的步骤S210-S220和上述实施例步骤S110-S120的实现方式相同，本实施例的步骤S240和上述实施例的步骤S140的实现方式相同，在此，不再赘述。

在形成的封盖层的工艺过程中，由于在不同的工艺环境条件下，封盖层会产生不同结构形貌，使得封盖层覆盖位线结构顶表面的厚度，和封盖层覆盖位线结构侧表面的厚度比例也不同，封盖层的形貌对位线结构的顶角的保护可以起到决定性的作用，从而影响封盖层对位线结构的顶端的保护效果，例如如果通过一次形成工艺直接形成厚度过厚的封盖层，相邻的两个封盖层之间的狭缝直径过小，从而对沟槽的顶端开口造成封堵，那么，刻蚀气体则无法到达基底的底部，无法对基底进行刻蚀；如果形成的封盖层的厚度过薄，在形成电容接触孔的过程中刻蚀时间较长的情况下，封盖层对位线结构的顶部则无法起到保护的作用。因此，在该实施例中，可以通过多次执行循环工艺，利用每次形成良好形貌结构的封盖层，以在封盖层对位线结构的顶部形成有效保护的前提下，减少封盖层对基底刻蚀的影响。

示例性的，在步骤S230中，以实施4至10个循环工艺，以在多个位线结构之间形成多个电容接触孔为例进行说明，其中，在每次循环工艺中，形成封盖层的沉积压力处于恒定状态下。示例性的，沉积压力在3-10mtorr的范围内选择，例如沉积压力为7mTorr。如图12、图13和图14所示，执行第1个循环工艺包括如下步骤：控制工艺腔室处于7mTorr的沉积压力下，在每个位线结构20的顶部形成封盖层200，封盖层200将每个位线结构20的顶角进行了包覆，其中，封盖层200覆盖位线结构20顶表面的厚度，和封盖层200覆盖位线结构20的侧表面的厚度比约为1.1：1。参考图12，在该沉积压力下，封盖层200的整体厚度比较均匀。如图13所示，相邻在的两个封盖层之间具有狭缝220，例如狭缝220的直径为沟槽300直径的1/2，封盖层200在位线结构的顶角位置形成保护层的前提下，尽量加大了狭缝的之间，使得刻蚀气体可以顺利通过狭缝220，从而减少封盖层对基底刻蚀的影响。然后利用刻蚀工艺沿狭缝220和沟槽3000垂直向下对基底100进行刻蚀，形成具有初始形貌结构的初始接触孔410，最后，去除封盖层200。

参考图13，在第1个循环工艺形成的初始接触孔410未暴露出基底100内的有源区30，因此，按照上述过程，依次执行第2个循环工艺，以继续深化初始接触孔410；在第2个循环工艺深化后的初始接触孔410仍未暴露出基底100内的有源区30，则继续执行第3个循环工艺，示例性地，直至第10次循环工艺后，深化后的初始接触孔410暴露出基底100内的有源区30。如图14所示，在基底100中形成了具有目标尺寸的电容接触孔400，电容接触孔400暴露出有源区30。

在该实施例中，在执行多次循环工艺的过程中，每次形成封盖层的工艺过程中，可以控制工艺腔室内的沉积压力处于同一恒定数值下，使得每次形成的封盖层的形貌保持一致，以在刻蚀基底的过程中，对位线结构的顶部形成有效保护。

在一些示例性实施例中，在形成电容接触孔的过程中，位于位线结构的顶表面的封盖层可能会有所损耗，因此，可以通过增大沉积压力控制封盖层集中形成在位线结构的顶表面，以增加封盖层覆盖在位线结构的顶表面的厚度，以免在刻蚀工艺进行的过程中，封盖层暴露出位线结构的顶角。

示例性的，在单次循环工艺中，形成封盖层的沉积压力例如控制在10-20mtorr的范围内选择。如图11所示，在单个循环工艺中，控制形成封盖层的沉积压力处于15mTorr下，封盖层200覆盖位线结构20顶表面的厚度，和封盖层200覆盖位线结构20的侧表面的厚度比约为2：1，使得封盖层集中在位线结构的顶表面，从而增加了封盖层覆盖在位线结构的顶表面的厚度。

在一些示例性实施例中，在单次循环工艺中，形成封盖层的沉积压力还可以在20-40mtorr的范围内选择。如图9所示，在每一次循环工艺中，控制工艺腔室处于30mTorr沉积压力下形成封盖层200，封盖层200覆盖位线结构20顶表面的厚度，和封盖层200覆盖位线结构20的侧表面的厚度比约为2.8：1，从而进一步增加了封盖层覆盖在位线结构的顶表面的厚度。

在该实施例中，在形成封盖层的采用同一沉积压力条件下，多次执行循环工艺，可以使得每一次形成的封盖层的形貌基本一致，并可以通过调整沉积压力的大小控制封盖层覆盖在位线结构的顶部的形貌结构，从而使得封盖层对位线结构的顶部形成有效保护。

图17所示，本公开一示例性的实施例提供了一种半导体结构的形成方法，本实施例的半导体结构的形成方法的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，本实施例是对上述实施例中步骤S230另一种可选的实现方式，在该实施例中实施多个循环工艺时，在多个循环工艺之间，使用逐渐降低沉积压力的方式形成封盖层。

在该实施例中，该半导体结构的形成方法包括：

步骤S310：提供基底，基底内包括多个有源区。

步骤S320：于基底上形成多个位线结构，多个位线结构沿第一方向间隔设置，相邻的两个位线结构之间具有沟槽，每个位线结构沿第二方向延伸。

步骤S330：重复实施多个循环工艺，以在多个位线结构之间形成多个电容接触孔，其中，实施多个循环工艺时，在多个循环工艺之间，形成封盖层的沉积压力逐渐减小。

步骤S340：于电容接触孔内形成电容接触插塞。

本实施例的步骤S310-S320和上述实施例步骤S110-S120的实现方式相同，本实施例的步骤S340和上述实施例的步骤S140的实现方式相同，在此，不再赘述。

下面以执行4次循环工艺，且在多个循环工艺之间，使用逐渐降低沉积压力的方式形成封盖层为例进行说明。如图9至图12所示，分别示例性示出了在4个沉积压力范围下，在位线结构20顶部形成的封盖层200的形貌结构。为了方便说明，定义4个循环工艺的压力范围，其中，如图9所示，示例性示出了沉积压力控制在30-40mtorr的范围内形成的封盖层200的形貌结构。如图10所示，示例性示出了沉积压力控制在20-30mtorr的范围内形成的封盖层200的形貌结构。如图11所示，示例性示出了沉积压力控制在10-20mtorr的范围内形成的封盖层200的形貌结构。如图12所示，示例性示出了沉积压力控制在3-10mtorr的范围内形成的封盖层200的形貌结构。

如图9和图13所示，控制工艺腔室的沉积压力处于30-40mtorr的范围内，执行第1次循环工艺，在该沉积压力下形成封盖层200。然后沿狭缝220和沟槽300刻蚀基底100，在基底100内形成具有初始形貌结构的初始接触孔410，初始接触孔410的深度记为D1，采用灰化工艺去除封盖层200；此过程形成的初始接触孔410未暴露出衬底100内的有源区。在第1次循环工艺中，封盖层200覆盖位线结构20的顶表面的厚度与封盖层200覆盖位线结构20的侧表面的厚度比记为A，A的范围可以为1-3，例如为2.9或者3。

然后，逐渐降低沉积压力，控制工艺腔室的沉积压力位于20-30mtorr范围内，执行第2次循环工艺，如图10和图13所示，在位线结构20的顶部形成封盖层200，在第2次循环工艺中，封盖层200覆盖位线结构20的顶表面的厚度与封盖层200覆盖位线结构20的侧表面的厚度比记为B，在第2次循环工艺中降低了沉积压力，随着沉积压力的降低，封盖层200覆盖位线结构20的顶表面的厚度与封盖层200覆盖位线结构20的侧表面的厚度比也逐渐减小，使得B的数值小于A的数值，例如B为2.5。然后利用刻蚀工艺对初始接触孔410继续刻蚀，去除封盖层200，此过程形成的初始接触孔410仍未暴露出衬底100内的有源区。

接着，继续降低沉积压力，控制工艺腔室沉积压力处于10-20mtorr下，执行第3次循环工艺。如图11和图13所示，在位线结构20的顶部形成封盖层200，在第3次循环工艺中，封盖层200覆盖位线结构20的顶表面的厚度与封盖层200覆盖位线结构20的侧表面的厚度比记为C，在该循环工艺中，封盖层200的整体厚度变薄，封盖层200的整体厚度小于第2次循环工艺形成的封盖层的整体厚度，在该步骤中，封盖层200覆盖位线结构20的顶表面的厚度与封盖层200覆盖位线结构20的侧表面的厚度比记为C，C的数值小于B的数值，例如C为2.2；然后利用刻蚀工艺对初始接触孔410进行继续深化刻蚀，然后去除封盖层200；此过程形成的初始接触孔410可能未暴露出基底100内的有源区，也有可能暴露出基底100内的有源区。

为了能够使得有源区与电容接触插塞形成稳定的接触，还可以继续降低沉积压力，控制工艺腔室的沉积压力处于3-10mtorr下，执行第4次循环工艺。如图12和图13所示，在位线结构20的顶部形成更薄的封盖层200，在该循环工艺中，封盖层200覆盖位线结构20的顶表面的厚度与封盖层200覆盖位线结构20的侧表面的厚度比记为D，D的数值小于C数值，例如D为1.2；然后继续刻蚀初始接触孔410，形成电容接触孔400，电容接触孔400暴露出基底100内的有源区的部分表面，去除封盖层200。最终，如图14所示，形成符合目标尺寸的电容接触孔400。

在该实施例中，在刻蚀电容接触孔的过程中，可以根据电容接触孔的形成进度，逐渐降低每次形成封盖层的沉积压力，以通过逐渐降低沉积压力的方式，在位线结构的顶角逐次形成较薄的封盖层，获得厚度适宜封盖层，以在逐次刻蚀基底的工艺过程中，不仅达到保护位线结构顶角的目的的，而且节约工艺时间和工艺过程。

本公开一示例性的实施例提供了一种半导体结构的形成方法，本实施例的半导体结构的形成方法的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，本实施例是对上述实施例中在基底上形成多个位线结构一种可选的实现方式。

本实施例中在基底上形成多个位线结构的方法的步骤可以如下：

在基底上沉积初始导电层，并沿第一方向刻蚀初始导电层，形成多个沿第一方向间隔设置的导电层，每个导电层沿第二方向延伸；

在导电层的表面形成侧墙层，相邻侧墙层之间具有沟槽；

在侧墙层以及沟槽的表面形成保护层，以保护侧墙层以及基底。

结合图2至和图7所示，在有源区30上方形成介质层120，介质层120为单层膜结构或者多层膜复合结构，以在基底100上形成平整的顶面，在介质层120上形成初始导电层130，并沿第一方向X形成多个开口图案，沿开口图案刻蚀介质层120延伸至基底100内，暴露出有源区30的顶面，并沿有源区30的顶面向垂直于基底100底面的方向继续刻蚀，形成位线接触窗201，位线接触窗201作为后续工艺形成的位线结构与有源区30的接触孔。

在基底100上沉积初始导电层，并沿第一方向X刻蚀初始导电层，以将初始导电层分割成多个沿第一方向X间隔设置的导电层202，每个导电层沿第二方向Y延伸；第二方向Y为基底100顶面至基底100底面的方向。最后，在导电层202的表面沉积侧墙层203，其中，导电层202和侧墙层203作为位线结构20的主体结构，侧墙层203例如为氮化硅材料。

示例性地，导电层包括依次堆叠设置的位线接触层、金属层以及顶层介质层(图中未示出)。示例性地，位线接触层的材料包括钨或多晶硅；金属层可以为一种导电材料或者由多种导电材料构成，例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等；顶层介质的材料包括氮化硅、二氧化硅或氮氧化硅。位线接触层还包括位线接触窗(图中未示出)，在平行于基底的方向X上，连续三个位线结构中只有一个位线结构通过位线接触窗连接基底中的有源区。位线接触窗的材料包括钨或多晶硅。

如图7所示，沟槽300的槽壁310由暴露出的位线结构20的侧墙层203形成，为了能够在后续形成接触孔的工艺过程中，减少刻蚀气体对位线结构20的侧墙层203损耗，结合图7和图8所示，可以利用沉积工艺在侧墙层203以及沟槽300的底面形成保护层500，保护层500覆盖位线结构20的侧壁以及沟槽300暴露出的基底100的部分表面，以保护位线结构20的侧墙层203以及基底100的表面不被刻蚀。示例性的，保护层可以例如为二氧化硅，氮化硅和氮氧化硅中的一种或多种组合。

其中，覆盖位线结构20的侧墙层203的保护层500还可以作为间隔侧墙，能够在后续工艺中对位线结构20的侧墙层203形成电性隔离。

示例性的，参考图9和图14所示，在刻蚀沟槽300的底部的工艺过程中，可以通过刻蚀气体对位于沟槽300底壁的保护层以及沟槽300的底壁进行刻蚀，直至暴露出位于基底100内的有源区30。在每次沿着沟槽300的底部继续向基底100在刻蚀的过程中，刻蚀气体也会对位于沟槽300的槽壁310(在图7中示出)表面的部分保护层500会被损耗，部分保护层500会被保留下来，由于该部分保护层的存在，使得位线结构的侧壁能够保持原貌，提升位线结构的性能。

在一些示例性实施例中，在封盖层的制备材料的选择上，可以选择与保护层的制备材料不同的材料，例如可以选择相对于保护层的制备材料具有高刻蚀选择比的材料，以在后续刻蚀工艺过程中，尽量减少封盖层的损耗，使得封盖层所覆盖的部分完好无损，从而对位线结构的顶部起到有效的保护作用，从而有利于维持位线结构20的顶部的形貌结构。示例性的，在后续刻蚀工艺中，封盖层相对于保护层的刻蚀选择比均可以控制在10以上。

如图15所示，本公开一示例性的实施例提供的一种半导体结构，该半导体结构采用上述实施例提供的半导体结构的形成方法制备而成，该半导体结构中的位线结构的顶部具有完整的形貌结构，不存在结构的缺陷，提高了半导体结构的性能。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。

在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。

可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。

在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。

最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括：

提供基底，所述基底内包括多个有源区；

于所述基底上形成多个位线结构，多个位线结构沿第一方向间隔设置，相邻的两个所述位线结构之间具有沟槽，每个所述位线结构沿第二方向延伸；

实施至少一个循环工艺，以在多个所述位线结构之间形成多个电容接触孔，其中，所述循环工艺包括：

形成多个封盖层，所述封盖层随形覆盖所述位线结构的顶表面以及部分侧表面，以将所述位线结构的顶角包覆，相邻的两个封盖层之间具有狭缝，所述狭缝位于所述沟槽内；

沿所述狭缝和所述沟槽刻蚀所述基底，并暴露出所述基底内的有源区；

移除所述多个所述封盖层；

在实施至少一个循环工艺后，于所述电容接触孔内形成电容接触插塞。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述狭缝在沿位线结构的顶表面至底表面的方向上，狭缝直径逐渐增大。

3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述狭缝的直径占所述沟槽直径的1/3至1/2。

4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述封盖层覆盖所述位线结构的侧表面的高度占所述位线结构的高度的1/10至2/5。

5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述封盖层覆盖所述位线结构顶表面的厚度，和所述封盖层覆盖所述位线结构的侧表面的厚度之间的比例为(1-3)：1。

6.根据权利要求1～4任一项所述的半导体结构的形成方法，其特征在于，单个循环工艺中形成所述封盖层的沉积压力大于等于3mtorr且小于等于40mtorr，所述封盖层覆盖所述位线结构的侧表面的高度与所述单个循环工艺中形成所述封盖层的沉积压力大小成反比。

7.根据权利要求6所述的半导体结构的形成方法，其特征在于，单个循环工艺中形成所述封盖层的沉积时间大于等于5s，且小于等于20s。

8.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述形成方法包括实施4至10个循环工艺，以在多个所述位线结构之间形成多个电容接触孔。

9.根据权利要求8所述的半导体结构的形成方法，其特征在于，实施多个循环工艺时，在多个所述循环工艺之间，形成所述封盖层的沉积压力恒定。

10.根据权利要求8所述的半导体结构的形成方法，其特征在于，实施多个循环工艺时，在多个所述循环工艺之间，形成所述封盖层的沉积压力逐渐减小。

11.根据权利要求10所述的半导体结构的形成方法，其特征在于，重复实施4个循环工艺，其中，

第1个循环工艺中，形成所述封盖层的沉积压力为30-40mtorr；

第2个循环工艺中，形成所述封盖层的沉积压力为20-30mtorr；

第3个循环工艺中，形成所述封盖层的沉积压力为10-20mtorr；

第4个循环工艺中，形成所述封盖层的沉积压力为3-10mtorr。

12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述封盖层包括碳及碳的短链聚合物。

13.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述基底上形成多个位线结构的方法包括：

在所述基底上沉积初始导电层，并沿所述第一方向刻蚀所述初始导电层，形成多个沿所述第一方向间隔设置的导电层，每个所述导电层沿第二方向延伸；

在所述导电层的表面形成侧墙层，相邻所述侧墙层之间具有所述沟槽；

在所述侧墙层以及所述沟槽的表面形成保护层，以保护所述侧墙层以及所述基底。

14.根据权利要求13所述的半导体结构的形成方法，其特征在于，所述封盖层和所述保护层的刻蚀选择比大于10。

15.一种半导体结构，其特征在于，所述半导体结构采用如权利要求1至14任一项所述的半导体结构的形成方法制备。