TWI252511B - Semiconductor constructions, and methods of forming capacitor devices - Google Patents

Semiconductor constructions, and methods of forming capacitor devices Download PDF

Info

Publication number
TWI252511B
TWI252511B TW093138461A TW93138461A TWI252511B TW I252511 B TWI252511 B TW I252511B TW 093138461 A TW093138461 A TW 093138461A TW 93138461 A TW93138461 A TW 93138461A TW I252511 B TWI252511 B TW I252511B
Authority
TW
Taiwan
Prior art keywords
region
layer
memory array
tantalum nitride
forming
Prior art date
Application number
TW093138461A
Other languages
English (en)
Other versions
TW200531146A (en
Inventor
H Montgomery Manning
Thomas M Graettinger
Marsela Pontoh
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200531146A publication Critical patent/TW200531146A/zh
Application granted granted Critical
Publication of TWI252511B publication Critical patent/TWI252511B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1252511 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體結構，且係關於形成電容器裝置之 方法。 【先前技術】 在新代（higher generation)積體電路製造中，電容器結 構繼續具有漸增的縱橫比。舉例而言，動態隨機存取記憶 體（DRAM)電容器現在具有自2至3微米之高度，及約〇1微 米之寬度。另外，增加半導體裝置之密度係一持續目標， #咸v與個別裝置相關之佔據面積係一相應目標。當電容器 裝置之封裝密度（packing density)逐漸變大時，電容之可用 表面積減少。 通用電容器結構為所謂的容器裝置。此裝置之電極之一 者成幵y為谷器，且隨後介電材料及另一電容器電極形成於 2容器内。it常，僅將該#容器之内表面用於電容表面積。 需要亦將容器之外表面用於電容。不幸地，曝露具有高縱橫 比之容器之内部與外表面可呈現容器在結構上的不牢固且 易自下層基底（underlying base)傾倒或斷裂。因此需要開發 此使南縱橫比容器之外表面被用作電容表面而同時避免高 縱橫比容器之傾倒或結構完整性的其它損失之方法。 電容器結構之另一類型為所謂的基座（或柱）裝置。該裝 電極之者成形為一基座，且隨後於基座上及圍繞基 ，形成介電材料及另一電容器電極。若基座高且薄，則其 可能在結構上不牢固且可能易自根基傾倒或斷裂。因此需 9806I.doc 1252511 要2避免基座之傾倒或結構完整性的其它損失之方法。 ，χ鹿 响述之問題而（至少部分地）促成了本發明 ’但應瞭解本發明可具有處 【發明内容】 有除處理此相相外的應用。 在-態樣中，本發明包括一種形成複數個電容器裝置之 f法。傳導儲存節點材料形成於一塊狀物之開口内。一固 sum可為—晶格結構）被提供為實體接觸於傳導儲存 =材射之至少某些材料，謂後移除該塊狀物之至少 時使用該固定結構以防止傳導儲存節點材料倒塌 :在移除材料中之至少某些材料後，傳導儲存節點材料被 併入該等複數個電容器襞置中。該傳導儲存節點材料可呈 現本备明之某些態樣中之複數個容器形狀的形式，及呈 本發明^其它態樣中之複數個基座（或柱）的形式。 在怨樣中，本發明包括形成電容器裝置之方法，該 :容器裝置中一包含一第一材料之結構形成於-基板二且 :=構形成於該第一材料之至少一部分上。開口形成為 延伸至弟一材料申，且一楚_ 弟—傳導層形成於該等開口 開口内之第一傳導層形成具有沿第一材料之外部側壁之容 器結構。移除Ρ材料中之至少某些材料以曝露該等容哭社 構的外部側壁之至少部分同時使用固定結構以切容器： 構並避免該等容器結構倒塌。沿該等外部側壁之經曝: 並在該等容器結構内形成—電容器介電材料。-第二傳= 形成於該電容n介電材m傳㈣、電㈣介料 料及第一傳導層一起被併入電容器裝置中。 98061.doc 1252511 在一悲樣中，本私日Η 4 h I月包括一種形成使用一包含一記憶體 列區域、—非記憶體陣列區域之區域及-在該記憶體陣 列區域與π亥其匕區域之間的位置之結構的電容器裝置之方 =另區域可為（例如）一最終形成邏輯電路於其中之周邊 區域。-第一材料形成為在記憶體陣列區域、另一區域及 在該記憶體陣列區域與該另一區域之間的位置上延伸。第 一材料形成於在該記憶體陣列區域上的該第-材料之至少 -部分上及在該另一區域上的該第一材料之全部上。開口 开 :成為延伸至該第一材料中，且一渠溝形成於在該記憶體 ρ列區域與該另—區域之間的位置上的該第一材料内。第 :傳導層形成於該等開口内及該渠溝内。在該等開口内之 第一傳導層形成具有沿該第一材料之外部側壁之容器結構 。在形成第-傳導層及第二材料後，移除第一材料中之至 /某些材料以曝露容器結構之外部側壁之至少部分。沿外 ㈣壁之經曝露部分並在容器結構内形成電容器介電材料 ’且，該電容器介電材料上形成一第二傳導層。第一傳導 層、第二傳導層與介電材料-起被併人電容器裝置中。 ，、以及—非記憶體陣列區域之區域及一在該記憶體陣列區 域與忒另一區域之間的位置。複數個容器結構在該記憶體 陣列區域上。該等容器結構為電傳導性的。該等容器結構 ^含在容器結構内之内部側壁及與該等内部側壁相對之外 郤側壁。一電絕緣材料在該另一區域上。該電絕緣材料具 在恶樣中，本發明包括半導體結構。一例示性半導體 、。構匕3 —基板，其具有一界定於其中之記憶體陣列區域 98061.doc 1252511 向彳丨土 電傳導襯墊（liner)沿著材料之側壁。電容 器介電材料沿著該等容器結構之内部及外部側壁。一第二 層在電容器介電材料上。該等容器結構、介電材料及 弟-傳導材料-起被併人複數個電容器結構中。 【實施方式】 本發明之-態樣包括用於形成電容器結構之方法，該等 電^、結構中當用姓刻方式曝露電容器電極結構之外部側 2 ’固定結構（或晶格）用於固持電容器電極結構（如容器 二土 λ) w '^等結構之外表面曝露時，該固定結構可因此 ^輕（且較佳地防止）該等電容器電極結構之傾倒及其它結 構缺陷發生。該等電容器電極結構可為儲存節點結構。 本發明之-特定態樣包括用於形成容器電容器結構之方 该等容器電容器結構中當用㈣方式曝露容器之外部 側壁時，一固定結構或晶格用於固持傳導容器。當容器之 二表面曝露時，固定結構可因此減輕（且較佳地防止）該等容 =之傾倒及其它結構缺陷發生。用於固定該等容器之晶格 1 = 的^以提供對容器之支撐，而且其具有經圖案化於 或凹槽以允許自鄰近容器液態(，或氣態移除材 寺孔或凹槽最終曝露容器之外表面。可使用各向同 蝕刻來達成自鄰近容器處移除材料。 之理中’半導體晶圓會具有一對應於記憶體陣列 一。。或及在該記憶體陣列周邊待形成邏輯或其它電路之另 一區域。本發明之方法可在該記憶體陣列上形成固定晶格 ’同時使用與用於晶格之材料相同的材料以在周邊區域上° 98061.doc 1252511 二成保4層以使周邊區域免受用於曝露記憶體陣列中之電 谷=極結構的外表面之餘刻的侵害。本發明亦可包含於 在，己L體陣列區域與周邊區域之間的位置中形成渠溝，及 =溝内提供保護周邊區域之横向周邊免受在曝露該等電 今口口電極結構之外表面期間用於自記憶體陣列區域移除材 料之钱刻劑的侵蝕之保護材料。 以下苓看圖1至圖30而描述本發明之各種態樣。 百先翏看圖1，展示在本發明之_例示性態樣之初步處理
階段的半導體晶圓斷片1〇。斷片1〇包含一基板η。基板U 可例如包含輕微摻雜背景p型摻雜物之單晶矽、基本上由輕 U払雜月厅、p型摻雜物之單晶矽組成、或由輕微摻雜背景p 型換雜物之單晶石夕組成。為幫助解釋下文之申請專利範圍 ，術浯”半導體基板”及，，半導體基板，，被界定為意謂包含半導 體材料之任結構，该半導體材料包括（但+限於）諸如半導 體曰曰圓(單獨或以其上包含其它材料的總成方式)及半導體 材料層（單獨或以包含其它材料的總成方式）之表體咖叫 半導體材料。術語”基板”指的是包括（但不限於）上述半導體 基板之任一支撐結構。 基板12劃分為三個經界定之區域14、。區域_ 應於-記憶體陣列區域。區域18對應於一非記憶體陣列區 域之區域，且可對應於（例如）—所謂之周邊區域。該區域被 稱為周邊區域因為其在該記憶體陣列區域之周邊。通常， 與控制流向及來自與記憶體陣列區域14相關的記憶體裝置 之資料流相關聯的邏輯電路及其它電路將與周邊區域18相 98061 .doc -10- 1252511 關聯。區域_應於在記憶體陣列區域14與與區域i8_ 的周邊電路之間的位置。提供穿過結構1〇之虛線以割分於 結構内延伸的各種經界定之區域14、職18之界線。在圖【 之處理階段，各種電路裝置（未圖示）可與區域18相關聯。 複數個電傳導節點位置2G、22、24及26展示為在基板η 之記憶體陣列區域14内。節點位置2〇、22、24及％可對應 於(例如）在基板12之半導體材料内之傳特雜擴散區域，: /或對應於與I板12相關之#導基座叫盡管在圖r處理階 段，節點位置可展示成電傳導的，但是應瞭解可於本發明 之各種其2態樣（未圖示）中在圖！之處理階段後的處理階段 提供即點位置之電傳導材料。節點位置2〇、22、Μ、及％ 最終可與電晶體結構（圖丨中未圖示）電連接且可對應於電晶 體結構之源極/汲極區域，或可歐姆連接至電晶體結構之Z 才及極區域。電晶體結構之電晶體閘極及其它組件可在圖 1之處理階段存在於記憶體陣列區域14内，或可形成於隨後 處理階段。 塊狀物28形成於基板丨2上。塊狀物28可包含一單一同質 層（未圖示），或可包含不同組合物及/或物理特性之多層。 塊狀物28可包含一或多種電絕緣材料、基本上由一或多種 電絕緣材料組成、或由一或多種電絕緣材料組成。在特定 態樣中，塊狀物28將包含以下各物、基本上由以下各物組 成或由以下各物組成··獨碌碎玻璃（bpsG)、旋塗式破璃 (S〇G)、二氧化矽、磷矽玻璃（PSG)、硼矽玻璃（BSG)、未摻 雜破璃及氮化矽之一或多種。在某些態樣中，塊狀物以將 98061.doc 1252511 包含矽及氧、基本上由矽及氧組成、或由矽及氧組成。塊 狀物28在基板12上可具有（例如）自約5〇〇〇A至約卿⑼入之 厚度，且通常將具有約200〇〇A之厚度。 固定結構（亦被稱為晶格結構）3〇形成於塊狀物28上。固 定結構30可包含一單一同質組合物，或可包含不同組合物 之兩個或兩個以上層。在隨後處理階段（以下所描述之）中， 塊狀物28之至少某些相對於固定材料3〇之至少某些被選擇 性蝕刻。因此，固定材料30較佳包含相對於其而選擇性餘 刻塊狀物28之至少某些的組合物。在特定態樣中，可認為 塊^物28包含一第一材料，且可認為結構3〇包含一相對於 其最終選擇性蝕刻該第一材料之第二材料。在某些態樣中 ，固定結構30將包含矽及氮、基本上由矽及氮組成、或由 矽及氮組成。在一例示性態樣中，塊狀物28將包含硼磷矽 玻璃、基本上由硼磷矽玻璃組成、或由硼磷矽玻璃組成且 固定結構30將包含氮化矽、基本上由氮化矽組成、或由氮 化矽組成。在另一例示性態樣中，塊狀物28將包含摻雜或 未摻雜含矽玻璃、基本上由摻雜或未摻雜含矽玻璃組成、 或由摻雜或未摻雜含矽玻璃組成，且組合物3〇將包含：基 本上由氮化石夕組成、或由氮化石夕組成之一或多個層；及基 本上由石夕組成、或由石夕組成之一或多個層。基本上由石夕組 成、或由矽組成之層可包含非晶矽及/或多晶石夕。 右固疋結構3 0基本上由氮化石夕組成、或由氮化石夕組成， 則結構可具有自約50人至約3000人之厚度，且通常將具有約 700人之厚度。若結構3〇包含氮化石夕層及；g夕層的堆疊；則氮 98061 .doc -12- 1252511 化矽層可具有自約50A至約3000A之厚度，而典型厚度為約 300A’·且矽層可具有自約5〇A至約1〇〇〇人之厚度，而典型厚 度為約200A。在特定態樣中，結構3〇可包含基本上由氮化 矽組成、或由氮化矽組成之層，其夾於一對基本上由矽組 成、或由矽組成的層之間。在此等態樣中，矽層可具有自 約50Λ至約500A之厚度，而典型厚度為約2〇〇A;且氮化矽
之中間層可具有自約50A至約1000A之厚度，而典型厚度為 約 300A。 I 圖2展示包含圖丨截面的半導體晶圓斷片之俯視圖，且展 示全部延伸於半導體結構之上表面上的固定結構3〇。 接下來參看圖3及圖4，形成穿過固定結構3〇、塊狀物“ ，並到達與基板12之上表面相關的節點位置（圖3展示節點位 置 20、22、24、及 26)之開口 32、34、36、38、4〇、42、44 46 48、50、52及54。該等開口可具有很高的縱橫比，且 最終用於形成電容器容器（如以下所論述的）。在特定態樣中 口玄等開口可具有自約2至約3微米之高度，及約〇,丨微米之 最大見度。所展示之該等開口具有圓形外部周邊（如由圖4 之俯視圖所說明的），但是應瞭解該等開口可具有其它形狀 。開 口 32、34、36、38、40、42、44、46、48、50、52及 54 最終用於形成以下更詳細論述之電容器結構之容器。 開口 32 、 34 、 36 、 38 、 40 、 42 、 44 、 46 、 48 、 50 、 52及 5 4 ^/成於結構1 〇之§己憶體陣列區域14上，且當形成兮等門 口日守一渠溝5 6形成於結構10之位置16内。儘管渠溝5 6展示 為與在記憶體陣列區域14上之開口同時形成，且因此展示 98061 .doc 13 1252511 為於形成該等開…刻相_刻而形 陣：區域上形成該等開口之㈣方式不同的崎二 此寺悲樣中，可在用於形成與記憶體陣 之容器開口的飩刿 乂 祁關 、—刻之則或之後進行用於形成渠溝之蝕刻。 通㊉糟由w先使用微影處理而形成抗敍劑遮罩（未圖 :並隨後將圖案自圖案化遮罩轉移至下層材料28及30,接 者移^案化抗敍劑遮罩來實現形成在記憶體陣列區域Μ ^之谷㈣口及在位置16内之渠溝。與形成圖案化 關之微影需求可能相對嚴格，且因此在本發明之各種離様 中—抗反射層（未圖示）可被併入結構对、形成於結㈣ 之下、或形成於結構30上。該抗反射塗層可包含（例如卜硬 性溥膜（例如，介電抗反射塗層，（DARC))、或一旋塗式薄 膜（例如，底部抗反射塗層，（B AR〇)。 開口 32、34、36、38、4G、42、44、4648、5G, 54在記憶體區域14内形成為_陣列。此陣列包含列及行。 該等列可被認為在圖4之視圖中水平地延伸，且該等行可被 認為在圖4之視圖中垂直地延伸。 儘管將開口 32、34、36、38、40、42、44、46、48、5〇 、52及54描述為穿過材料28延伸至下層傳導節點（如節㈣ 、22、24及26)，但是應瞭解在該等節點與材料28之間可提 供-或多個其它層（未圖示），且應瞭解該等開口可中止於直 它層上。舉例而言，可在材料28與節點2〇、Μ、Μ及此 間提供敍刻中止層（未圖示），使得該等開口中止於㈣中止 98061.doc -14- 1252511 層上°亥蝕刻中止層可在後續各向同性蝕刻材料2 8 (以下所 論述之）期間保護下層材料（如基板12之表面）及/或由表面 支撐之電裝置(未圖示)。在蝕刻穿過材料28後可使用第二蝕 刻將該等開口穿過飯刻中止層並延伸至節點2〇、22、财 26。㈣刻中止層可包含相對於其可選擇性㈣材料28之 任-適當材料，且例如可包含氮化石夕、基本上由氮化矽組 成、或由氮化石夕組成。 接下來參看圖5及圖6’ -傳導層60形成於開口 32、34、 36、38、40、42、44、46、48、50、52 及 54 以及渠溝 56 内 。電傳導層60可為電傳導材料之一同質組合物，或可包含 多層電傳導材料。因此，層6G可包含—或多種電傳導材料 基本上自$多種電傳導材料組成、或由—或多種電傳 導材料組成。在層60内之電傳導材料可包含包括⑽如飧導 摻雜石夕、金屬及金屬化合物之任一適當材料。在特定態樣 中’層60將包含氮化鈦。 广己憶體陣列區域14中之開口内的層6〇之部分可被認為 形成了開口内之容器結構。舉例而言，圖5展示在對應於容 益結構62、64、66及68的開口 4〇、42、私及私内之層⑼之 部分。可認為該等容器結構包含在該等開口内之内表面7〇 =内表面橫向相對之外表面72。該等外表面”沿塊狀物 及固定結構3〇延伸。 中，且在特定態樣中可 層60可被稱為電容器電 電傳導儲存節點材料。 傳導層60最終被併入電容器電極 被併入電容器儲存節點中。因此， 極材料，且在特定態樣中可被稱為 98061.doc 1252511 所展示之傳導材料6G僅部分地填充開心、Μ、％ 40 42 44、46、48、50、52及54，且因此形成在開口 内之容器結構。在本發明之其它態樣中（未圖示），傳導材料 6〇單獨地或結合其它傳導材料可完整地填充該等開口以〒 成在該等開口内之基座（或柱）結構。由在開口内的傳料 :=該等、竭意即’容器結構或基座— 接下來參看圖7至圖9,自結構3〇之上表面上移除傳導材 料 6〇,促使在開口 32、34、36、38、40、42、44、46、48 50 52及54内的傳導結構（諸如圖7之容器結構a、、 66及68)彼此電絕緣。1於自上表㈣上移__伽 之例不性方法為化學機械研磨。纟自固定結㈣上移除傳 導材料60後’保持為在開口内之傳導結構(意即，如所示容 器結構或如基座）之傳導材料6〇仍直接抵靠著（意即，實體接 觸）固定結構30。 在自結構30之上表面上移除材料6()後，圖案化遮罩卿 成於記憶體罩陣列區域14、周邊區域18及在區域㈣此 間的位置16上。遮罩80全部覆蓋區域16及區域18，但於區 域14上被圖案化以形成連接多對（ρ_ 〇f)電容器列的列μ 。在圖8之透視圖中在開口 32、34、36、38、4〇、42、44 46 48、50、52及54内之材料6〇之部分展示為指示藉由 遮罩材料8〇覆蓋此等部分。遮罩⑼之例示性材料為劃 ，且可使用微影處理將此材料形成為所示之圖案。圖案化 遮罩8〇之所說明的形狀僅為可用於本發明之方法的許多可 98061.doc 16 1252511 能之圖案之一者。圖案化遮罩80之所示形狀具有相對於圖8 之視圖而水平延伸之條紋。在其它例示性形狀（未圖示）中材 料80之圖案化條紋可延伸以全部覆蓋特定容器，相對於圖8 之視圖對角延伸及/或相對於圖8之視圖垂直延伸。 在圖8之透視圖中，在渠溝56内之傳導材料6〇展示為指示 藉由遮罩材料8 0覆蓋此材料。 圖9除與開口 42相關之容器64之外，又展示與開口^及⑽ 相關之容器84及86。容器84及86延伸至節點位置以及”， 其可包含與以上關於節點位置22所述之彼等結構相似的結 構谷為結構84及86包含先前關於圖5之容器62、64、％ 較内部周邊7G及外部周邊72。在本發明之所示 樣中，遮罩材料80延伸至開口 34、42及5〇中。特定言之 二材料沿母一開口之内部橫向表面70延伸，且在所 二者=罩材料全部沿每一開口之内部橫向表面7〇之 、52及 38、4〇、42、44、46、48」 提供犧牲材料（未圖示）。 、商木 自該等開口内移除該犧牲材料二：在二適當處理㈣
在提供遮罩材料⑼前的階段 ^處理階段可J 段。若在提供 或在提供遮罩材料80後的阳 口中’則該犧牲材料可避〇=料該犧牲材料保持在該等開 中’材料80不可沿著該等門口 ” 8〇進入開口。在此等態樣 等開口上。在某些態樣中；能=面’而實際上將在該 保留在孩等開。内之犧牲材料遮罩材_期間 98061 .doc 工另外可能發生的材料 -17- 1252511 8〇變薄’且在其它態樣中可能需要在形成遮罩材料8〇之前 移除該犧牲材料。圖9之說明與圖7及圖8有些不一致，此在 於圖9展不在開口 42内延伸之材料8〇且圖7及圖8展示具有 材料80不在其内延伸的區域之開口 42。因此，圖9說明本發 明之稍微不同於圖7及圖8之態樣。 接下來參看圖10至圖12，將圖案自遮罩材料8〇(圖7至圖 9)轉移至固定結構3〇，且隨後移除該遮罩材料。 結構材料30之移除曝露了在容器之最上方區域的容器 (例如，圖! 〇之容器62、64、66及68)之外表面72之部分。已 將圖1〇至圖12之材料30圖案化為一來自遮罩80(圖7至圖9) =案’且因此材料30在周邊區域18及中間區域Μ上保持 厂’且被圖案化以包含在多對電容器容器列之間延伸之
列1 02。舉例而古，圖〗〗+私7 T 42 4“仏 η〇2連接含有在開口 4〇、 42、44及46内的容器之電容哭 50 时谷w之水平列與在開口 48、 及54内之電容器容器之 每-列内之電容_、之材料60。在二體接= 構30可接觸與在記憶體裴置區域14上 固 器結構’且在其它態樣中固目之所有容 某些。然而，最好固定…“ 觸琶容器裝置之僅 理階段（以下所描述的）期間減輕（且^，:在隨後處 生傾倒及其它結構缺陷。 止）在裝置中發 之 、1付/ 8以尚選擇性 結構’使得在移除好^ 式私除材ί 秒I示材枓30期間彳艮少 地移除。而根據其中相 /又有材料28被; 對於材料28移除材料3。之選擇彳 98061.doc 1252511 於圖12之選擇性夕_ At说 的結構m 圖13說明了在圖12之處理階段 + 4 ，已在處理期間移除材料28之某些以使眼 於材料28之其它部分移除材料—吻 料3。之二:Γ陷。在某些態樣中(未圖示)，用於移除材 之餘件亦可移除傳導材料60之某些。 接下來參相14至圖16，結構_露於相對於固定 =向同性地選擇性移除材料28之條件。㈣可使物 =式_。為解釋此揭㈣容及以下巾請專利範圍之目） 紅右银刻以比移除第二材料更快的速度移除第一材料（包 但二限於在移除第一材料期間大體上不移除第二材料之 :件u即，移除第二材料之速度基本上為〇之 為钱刻相對於第二材料選擇第一材料。 則㈣ 材料28之移除曝露了容器結構（諸如圖㈠之容器結構a、 66及68)之外表面72。在本發明之所示態樣中，將材料 大體上王部自,己憶體區域14上移除，且因此將全部外表面 7一2:露。應瞭解本發明包含由各向同性姓刻移除材㈣之僅 -部分’且因此僅部分外表面72被曝露之其它態樣。 7先前所論述的，在本發明之未圖示態樣中可在材料Μ 下提供對材料28餘刻抗餘之材料（意即，姓刻中止層）。若蝕 中材料存在，則此可在各向同性蝕刻材料2 8期間保護 该I虫刻中止材料下之特徵。 、，疋材料30保持貫體接觸於由材料6〇形成的容器之傳導 材料60之部分’且因此支撐該等容器。固定結構可因此減 甚至防止於谷态結構之陣列内發生傾倒或其它結構 98061 .doc 1252511 、：:結構材料30可使具有高縱橫比之容器結構能夠形成 使外表面(72)曝露’同時減輕(且在特定態 3止;:器之傾倒。在圖15所示之本發明之態樣中，固定材 3〇連接容H結構陣狀交替的多對列。 2㈣容器相關之傳導材料6〇在圖14至圖Μ中展示為一 衣或％之形狀。然而，應瞭解本發明包含其中以不同 ㈣形成㈣6〇之其它態樣。又，如先前所論述的，本發
:，3材料60(早獨或結合其它傳導材料)呈基座形狀而非 U所不形狀之,％樣。在本發明之此等態樣中固定材料 3〇可對基座提供結構支撐。
在朱溝56内之傳導材料6()及在周邊} 8上之材料卿成一 保護障壁（或屏蔽），使得在記憶體區域14上之材⑽的各向 同性1虫刻不會延伸至與周邊區域18相關之材料28中。此可 減輕對與周邊區域18相關之電路（未圖示）之㈣，若各向同 I4生蝕刻珍入至與周邊區域18相關之材料28中則該損害可另 外發生。在渠溝56内之保護材料60形成一保護周邊區域18 之材料28免X用於自記憶體陣列區域14上移除材料28的各 向同性触刻損害之保護槽（或溝）71。在本發明之所示態樣中 ，溝為雙側面的。換言之，傳導材料6〇覆蓋渠溝56之兩側 面。然而，應瞭解本發明包括傳導材料僅沿著渠溝56最接 近周邊區域1 8之側面，且因此不在渠溝56最接近記憶體陣 列區域14之側面上之其它態樣（未圖示）。 所說明之雙側面槽（或溝）71具有一對間隔開之側壁73及 75。電絕緣材料28具有一在區域以之橫向周邊處的橫向側 98061.doc -20- 1252511 壁77 ’且槽71之側壁75為一沿材料28之橫向側壁77之襯墊 。在本發明之所示態樣中，側壁75直接抵靠著（意即，實體 接觸）在區域18上的材料3〇之部分。在材料28包含Bpsg且 材料30包含氮化矽之態樣中，側壁乃可直接抵靠著層以之 BPSG及在區域18上延伸的層3〇之氮化矽。傳導材料6〇例如 可包含氮化鈦、基本上由氮化鈦組成、或由氮化鈦組成。 因此，本發明包含含有鈦及氮之襯墊直接抵靠著材料28(其 可為例如BPSG)及層30(其可為例如氮化矽）之態樣。 槽71之側壁73具有一面對第一側壁75之内表面及一面對 記憶體陣列區域14之相對的外表面。材料3〇之一部分展示 為直接抵靠著外表面並在記憶體陣列區域14上延伸。在記 憶體陣列區域14上延伸的材料3〇之部分包含將電容器容器 結構之相鄰列彼此連接之區段（或列）1〇2。 材料60之槽71形成一保護區域18上之材料以的橫向周邊 免党用於自記憶體陣列區域14上移除材料28之各向同性蝕 刻條件損害之屏蔽。在本發明之特定態樣中，由傳導材料 幵乂成之槽71與與結構1 〇相關之任一電路電絕緣。 固定結構30之一部分展示為自在渠溝56内的傳導材料6〇 之表面突出（在圖14中此部分標記為95)。在特定態樣中，可 ^除部分95。然而，沿與渠溝56相關之傳導材料6〇的邊緣 提1、邛刀95可為有利的，因為此可提供在渠溝％内之 60的結構完整性。 + 妾下來參看圖17至圖19，於開口 32、34、36、38、4〇 42、44、46、48、50、52及54内，以及沿著容器結構之外 98061 .doc 1252511 P側壁邊緣72形成介電材料i 〇〇及傳導材料1 〇3。電容器容 裔結構之傳導材料60可被稱為第一電容器電極，且傳導材 料103可被稱為第二電容器電極。電容器電極6〇及1〇3，以 及介電材料100形成一在開口 32、34、36、38、4〇、42、44 、46、48、50、52及54之陣列内的電容器結構之一陣列。 圖18之透視圖中展示該等開口及渠溝兄以指示其在所示視 圖中之傳導材料1〇3之下。儘管所示電容器為容器電容器， 但疋應瞭解該等電容器亦可為根據上述本發明之各種態樣 之基座電容器（意即，可包含在材料6〇之基座周圍延伸的介 電材料100及傳導材料1〇3)。 最好固定結構30由電絕緣材料組成，使得該固定材料可 保持在結構10中（如圖17至圖19所示），而不會在與固定結構 3〇實體接觸之電容器容器結構之間短路。然而，應瞭解本 發明可包含在形成介電材料丨〇〇及第二電容器電極丨〇2之一 者或二者後移除結構30之其它態樣（未圖示）；且在此等態樣 中，固定結構3〇除電絕緣材料之外可包含電傳導材料，或 籲 或者可包含電傳導材料。因為介電材料及第二電容器電極 可各自提供容器結構（諸如（例如）圖14之結構62、64、％及 68)之結構穩定性，所以在形成介電材料ι〇〇及第二電容器 電極102之一者或二者後可移除固定結構，使得無需固定結 構30即可支樓容器結構。在待移除固定結構％之態樣中， · 此可使用（例如）微影圖案化以形成遮罩（未圖示），接著使用 · 一適當蝕刻（或多次蝕刻）以滲入在固定結構3〇上之任一材 料且隨後移除固定結構3〇來實現。 98061 .doc -22- 1252511 在本發明之所不態樣中，所說明之間隙丨〇4在自於渠溝％ 内之保護材料60向外突出的固定結構3〇的部分之下。應瞭 解藉由適當沈積介電材料1〇〇及傳導材料1〇2之一者或二者 可（在特定態樣中）填充間隙1〇4。提供間隙1〇4以展示本發明 之恶樣。通常可選擇某些條件，在該等條件下介電材料 100及傳導材料102充分地沈積於支撐層3〇的下側之上，且 因此將不存在間隙1 〇 4。 圖17圖解地說明了電晶體結構11〇、112、114及116。該 等電晶體結構將具有包含節點位置2〇、22、24及26或與節 點位置20、22、24及26歐姆接觸之源極/汲極區域。可將根 據本發明之方法所形成的電晶體裝置及電容器結構一起被 併入DRAM單元之陣列中。 圖19展示在用材料100及1〇2填充的固定結構3〇下之區域 120及122 。 在關於圖1至圖19之上述處理中，單一同質固定結構（3〇) 展不於塊狀物28之上表面上。如先前所論述，本發明包含 使用一個以上固定結構（或者考慮，一包含一個以上層之固 定結構）之其它態樣。本發明亦包含在塊狀物28之一前視 (elevational)位置而非上表面處提供一固定結構之態樣。 圖20至圖22說明在塊狀物28内之不同前視位置處使用三 個固定結構之處理。參考圖2〇至圖22，將在適當的地方使 用如上文用於描述圖1至圖1 9的數字的類似數字。 開始參看圖20，說明類似於圖！之結構丨〇的結構2〇〇。結 構200包含基板12及節點位置2〇、22、24及26。結構200亦 98061.doc -23- 1252511 包含絕緣塊狀物28及在塊狀物28上之固定結構3〇。結構200 不同於圖1之結構，在於結構200進一步包含··一在基板12 之上表面上且在塊狀物28下的第二固定結構202 ;及一前視 時位於塊狀物2 8之厚度内之第三固定結構2 〇 4。固定結構2 〇 2 及204展示為在結構2〇〇之記憶體區域14上延伸，但不在該結 構之周邊區域18上延伸（儘管在其它態樣中（未圖示），固定 結構202及204之一者或二者亦可在周邊區域18上延伸）。結 構202及204可包含相似於彼等先前描述用於結構3〇之組合 物。因此，結構202及204可基本上由氮化矽組成、或由氮 化矽組成。或者，結構202及204可包含氮化矽層及一或多 個層、基本上由氮化矽層及一或多個層組成、或由氮化矽 層及一或多個層組成，該等一或多個層基本上由不同於氮 化石夕之材料組成、或由不同於氮化石夕之材料組成。該等不 同於氮化矽之層可包括（例如）介電材料，諸如氧化鋁。 參看圖2丨，在類似於關於圖3先前所描述之處理階段的處 理階段說明結構2G0。開口4G、42、44及46延伸穿過塊狀物 28,以及穿過固定結構202、2〇4及3〇。此外，渠溝％延伸 穿過固定結構30及塊狀物28。所示態樣僅為本發明之一態 樣，且在其它態樣中，結構202及204可在渠溝56之外側， 使得渠溝之周邊不會延伸至結構。 參看圖22，在類似於關於圖14先前所描述之處理階段的 處理階段說明結構·。特定言之，固定結構3叱被圖案化 且隨後材料28已曝露於相對於固定結構扣及⑽之材料而 選擇材料28的各向同性#刻。固定結構綱保護在其下之材 98061 .doc -24 - 1252511 料28免受蝕刻影響，且因此蝕刻於固定結構2〇4處有效地中 止。 圖22之結構200包含相似於圖14之電極的容器狀電容器 電極62、64、66及68(且在其它處理中（未圖示）可包含基座 狀電容器電極）。對比圖14之電極，圖22之電極僅使其外部 側壁表面（72)之部分曝露，而非使外部側壁表面之全部曝露 。固定結構204可因此為容器結構62、64、66及68提供超過 由固定結構3 0單獨提供之結構完整性的額外結構完整性。 上文關於圖1至圖22所述之處理階段將固定結構（3〇、2〇2 及204)全部形成於區域14、16及18之表面上且接著使電容 态谷态開口（例如，40、42、44及46)延伸穿過該等固定結構 及塊狀物28。應瞭解本發明包含在形成電容器容器開口前 圖案化一或多個固定結構之其它態樣。關於圖23及24描述 了此悲樣。參考圖2 3至圖2 4 ’將在適當的地方使用如上文 用於描述圖1至圖22之數字的類似數字。 圖23及24在類似於圖1之處理階段的處理階段說明結構 3 00。在圖23之俯視圖中展示結構300，此俯視圖類似於圖2 之俯視圖，但其展示將最終形成開口 32、34、36、38、40 、42、44、46、48、50、52及54之透視位置。圖24展示沿 線24-24截得的圖23之一橫截面，此橫截面類似於圖9之橫 截面，但其處於比圖9之處理階段更早的處理階段。結構300 包含關於圖20至圖22先前所述之固定結構204，但不含有關 於圖1至圖22先前所述之固定結構30，亦不含有關於圖20 至圖22先前所述之固定結構202。在圖24之透視圖中說明開 98061.doc -25- 1252511 口 34、42及5〇(如（例如）圖4所示之開口）之位置^示該等 一將形成◎置’且指示在圖24之處理階段尚未形成該 寺開口。所展示之固定結構2〇4經圖案化，使得開口 Μ、42 及50之位置延伸至結構綱。在圖23之透視圖中展示圖宰化 結構204之位置，其中可見固定結構具有—與由圖^中之圖 案化結構3〇所採用之圖案相當之圖案。因此，心結構2〇4 延伸至電容器容器開口將最終形成的位置。在隨後處理中 ，可形成穿過塊狀物28之該等容器開口，且可形成具有一 包含固定結構204之周邊的容器開口。 藉由最初形成材料28之第一部分，且接著在材料28之第 部分上形成圖案化固定結構204可形成圖23及24之結構 。隨後，材料28之第二部分可形成於圖案化固定結構上。 因為在形成材料28之第二部分前圖案化固定結構，所以直 接抵靠著固定結構204形成材料28之第二部分之某些（特定 。之’材料28之部分形成於結構2〇4上），且直接抵靠著已 在形成並圖案化固定結構2〇4前形成的材料28之第一部分 形成材料28之第二部分之某些（特定言之，材料28之部分形 成於將最終形成開口 34、42及50之區域内）。 在描述圖1至圖24時提及固定結構（諸如結構30、202及 204)可包含單一層或多層。圖25至圖28說明了固定結構（或 晶格）30包含多層材料之本發明之例示性態樣。參考圖25至 圖28 ’將在適當的地方使用如上文用於描述圖1至圖24之數 字的類似數字。 參看圖25，說明在關於圖1先前所述之處理步驟之結構 98061.doc -26- 1252511 5〇〇。除說明圖25之材料30包含兩獨立層5〇2及5〇4之外，結 類似於圖1中所述之結構1 〇。在本發明之特定態樣中 ，層502及504之一者可包含氮化矽、基本上由氮化矽組成 或由氮化矽組成。在本發明之特定態樣中，層5〇2及5〇4 之另一者可包含石夕、基本上切組成、或切組成，且可 乂壬（例如）非晶石夕及/或多晶石夕之形式。
如以上關於圖14所論述的，本發明之一態樣相對於固定 結構30選擇性钱刻材料28。在特定態樣中，需要一薄層之 亂化石夕為層3G之主導（pred()minate)材料，此係因為氮化石夕 為相對便且並易於沈積及圖案化之電絕緣材料。使用氮 化石夕時之問題可為難以相對於氮化㈣刻_般用於塊狀物 28之材料。舉例而言’若塊狀物^包含㈣砍玻璃，則可 能難以相對於氮化石夕將則石夕玻璃選擇性钱刻至在各種應 用中之所要的範圍。特定言之，氮化石夕較佳為很薄的，且 塊^物^仍為很厚的，所以若對塊狀物28之材料之選擇性 苇门則田塊狀物28之全部被蝕刻時將蝕刻氮化矽 。因此，使用結構30之組件可為有利白々，為該組件材料28 具有相對於對氮化石夕之钱刻的選擇性增強之钱刻選擇性。 適當材料可為基本上由石夕組成、或由石夕組成之材料。Μ 仍未被#雜’則此可為—有效絕緣材料，1因此可具有類 似於鼠化石夕之彼等優點之優點。該石夕可呈包括多晶的、光 滑晶粒，㈣❹、及/或非晶系之任_形式。多晶石夕層可 具有比II化石夕對通常在回#玻璃期間使用之化學物品（諸 如用於蝕刻硼碟石夕破东 夕牛夕破璃之25:1 HF化學物品）之抗蝕力更強 98061 .doc •27- 1252511 的抗颠力。 在實施例中，其中層5〇2及504之一者基本上由氮化矽組 成、或由氮化矽組成，且層502及504之另一者基本上由矽 組成、或由矽組成，該矽可為頂層或底層。可藉由隨後容 器化學機械研磨（CMP)來移除在頂層上之石夕。 圖26展示說明了本發明之一替代態樣之結構55〇。圖中所 示之結構550的處理階段類似於圖25之結構5〇〇的處理階段 。結構550類似於圖25之結構500,惟結構55〇之固定結構3〇 籲 包含二層（而非結構500之兩層）除外。結構55〇之固定^構之 一層为別才示§己為552、554及556。在特定實施例中，層552 及556(固定結構堆疊30之外部層）可包含矽、基本上由矽組 成、或由矽組成；且層554(固定結構堆疊3〇之内部材料）可 基本上由氮化矽組成、或由氮化矽組成。因此，矽層552 及5 5 6可在氮化物材料5 5 4之兩面上提供保護。 接下來芩看圖27,圖中所示之結構6〇〇的處理階段類似於 關於圖10先前所描述之處理階段。該結構不同於圖1〇之結 _ 構，在於固定結構30包含一對材料6〇4及6〇6。材料6〇4及6〇6 可類似於關於圖25所描述之材料5〇2及5〇4。在特定態樣中 材料604可基本上由氮化矽組成或由氮化矽組成，且材料 606可基本上由矽組成或由矽組成。在蝕刻在記憶體陣列區 域14(上文關於圖10所描述的）上之材料3〇後間隔片 · (spacer)61〇提供於材料6〇4之一曝露的側壁上。藉由（例如） . 形成一層適當材料且隨後各向異性地蝕刻該層可形成間隔 片610。間隔片610可包含與層6〇6相同之組合物，且因此可 98061 .doc -28- 1252511 基本上由矽組成、或由矽組成。層61 〇及6〇6之使用在隨後 钱刻材料28(諸如關於圖14先前所描述之蝕刻）期間提供對 材料604之曝露的側壁以及對該材料之上表面之保護。 圖28展示結構600之區域28的展開圖（expanded view)，其 係根據關於圖27所示之結構600之區域28的本發明之一替 代悲樣。特疋吕之，該展開區域包含結構3 〇，且該結構展 示為除層604及606外又包含層612。層612在層6〇4之下，且 在特定態樣中層612可基本上由矽組成、或由矽組成。因此 ，包含層612、604及606之堆疊可為一由矽組成之層（612) 由氮化矽組成之層（604)及一由在氮化矽上之矽組成之 層（606)。此外，側壁間隔片61〇展示為沿含有層612、6〇4 及606之堆疊之曝露的側壁而形成。如上文所論述的，61〇 之組合物可基本上由矽組成或由矽組成。因此，在本發明 之特定態樣中，層604可包含氮化矽，且此層可被基本上由 矽組成、或由矽組成之層（所示之層6〇6、61〇及612)全部圍 繞。儘管層606、610及612可包含彼此相同之組合物，但應 瞭解本發明亦包括層606、610及612包含彼此不同的組合物 之態樣。 在層61〇包含石夕之態樣中，應瞭解用於形成層之石夕可延伸 至與記憶體區域14相關的容器開口（諸如圖27之容器開口 40、42、44及46)中。在特定態樣中，可藉由適當餘刻1隨 後自容器開口内移除該石夕。在其它態樣中，該石夕可留在容 器開口内、經傳導摻雜且被併入一電容器電極中。 使用比I切更抗钮刻之材料（圖28之材料_、㈣及 98061.doc •29· 1252511 用於移除材料2 8之 常為各向同性蝕刻 於蝕刻除非該等部 分是在氮化矽材料 612)圍繞氮化石夕材料6 Ο 4可能係有利的。 蝕刻（如上文關於圖14所描述之钱刻）通 。因此氮化矽材料604之部分將最終曝露 分由一保護材料所覆蓋，無關於該等部 之頂部、底部或側面。 使用在材料則之多以及/或非⑭可使該材料在於 圖3及圖4之處理階段形成容器開口及渠溝期間能充當硬式 遮罩。该渠溝可具有__不同於容器開口之臨界尺寸及 它圖案化態樣。使用未覆蓋抗飿劑之硬式遮罩可能有利ς 形成渠溝及容器開口之不同圖案化態樣及/或臨界尺寸。特 定言之，該硬式遮罩可慮及在渠溝與容器開口之間的姓刻 速率比使用抗敍劑遮罩會出現之钮刻速率更一致。如以下 更詳細論述，渠溝可全部圍繞記憶體陣列電路延伸。若泪 溝钮刻太深及/或太寬，職刻可渗入至周邊電路中並損： 堵如數位線之各種電路裝置。將在周邊電路上頻繁地料 見化石夕姓刻中止層，但若相對於用於形成容器開口之_ 而過度增強形成渠溝之敍刻則形成渠溝之姓刻甚至可能渗 入穿過蝕刻申止層。 / =圖14至圖17所述之槽71可有利地用於全部圍繞半導 構之區域。在上述本發明之態樣中，藉由在記憶體陳 域之間的槽狀組1^形成電傳導材料而創 :(見⑼如）圖14及圖15，其中將槽71描述為由在記憶 、£域！4與周邊區域18之間的區域16上之傳導材料的 形成）。圖29及圖30說明了例示性組態，其中形成槽以保 9806I.doc -30- 1252511 護周邊區域之橫向周邊免受用於自區域14移除材料之各向 同性#刻（上文關於圖14至圖1 6描述了一例示性各向同性 蝕刻）的影響。特定言之，圖29展示例示性結構7〇〇之俯視 圖，該結構700包含一具有記憶體陣列區域14(如由虛線7〇8 限制的框所圖解說明）之基板、一在可形成邏輯或其它電路 之記憶體陣列周邊的區域18(如由虛線7〇4限制的框所圖解 說明的）及一在記憶體陣列區域14與周邊區域18之間的區 域16。该圯憶體陣列區域具有一經界定以全部橫向圍繞記 憶體陣列區域之橫向周邊，此橫向周邊對應於虛線7〇8，且 該周邊區域具有一由虛線704所界定的類似的橫向周邊。傳 導材料60之槽71展示為橫向圍繞記憶體陣列區域14之橫向 周邊之全部，且因此由該槽之側壁所界定之襯墊乃全部橫 向圍繞記憶體陣列區域14。圖3〇展示了結構7〇〇之俯視圖， 其說明傳導材料60之槽71可全部圍繞該周邊區域之橫向周 邊延伸以及全部圍繞該記憶體陣列區域之橫向周邊延伸。 【圖式簡單說明】 圖1為在本發明之一例示性態樣之初步處理階段的半導 體晶圓斷片之圖解截面圖。 圖2為包含沿線M截得的圖丨之截面的半導體晶圓斷片 之不完整俯視圖。 圖3為在圖1處理步驟之後的處理步驟處所展示之圖工晶 圓斷片之圖解截面圖。 圖4為包含沿線3_3戴得的圖3之斷片的半導體結構之不 完整俯視圖。 98061 .doc -31 - 1252511 圖5為在圖3處理階段後的處理階段之圖丨的半導體晶圓 辦片之圖解截面圖。 圖6為包含沿線5-5截得的圖5之斷片的半導體結構之圖 解俯視圖。 圖7為在圖5處理階段後的處理階段所展示之圖丨之截面 圖。 圖8為包含沿線7-7截得的圖7之截面的半導體晶圓斷片 之圖解俯視圖。 圖9為圖8斷片之線9-9截得的圖解截面圖，且說明與圖 7及圖8稍微不同的本發明之態樣。 圖1〇為在圖7處理階段後的處理階段所展示之圖丨之截面 圖。 圖11為包含沿線10-10截得的圖1〇之截面的半導體結構 之圖解俯視圖。 圖12為沿圖U之線12-12截得之圖解截面圖。 圖13為沿圖U之線12_12截得之視圖’且展示一可代替圖 12之處理階段之處理階段。 圖14為在圖10之處理階段後的處理階段所展示之圖工之 截面圖。 圖15為包含沿線14-14截得的圖14之截面的半導體結構 之斷片之圖解俯視圖。 圖16為沿圖15之線16-16截得之圖解截面圖。 圖Π為在圖14之處理階段後的處理階段所展示之圖1截 面圖。 98061.doc -32- 1252511 圖18為包含沿線17_17截得的圖17之截面的半導體晶圓 斷片之圖解俯視圖。 圖19為含沿圖1 §之線1 9-1 9截得的圖解截面圖。 圖20為在可代替圖丨之處理階段的本發明之一態樣的例 示性處理階段的半導體晶圓斷片之圖解截面圖。 圖21為在圖20之處理階段後的處理階段所展示之圖2〇截 面圖。 圖22為在圖2 1之處理階段後的處理階段所展示之圖加截 面圖。 圖23為在根據本發明之第三態樣之初步處理階段所展示 的半導體晶圓斷片之圖解俯視圖。 圖24為沿圖23之截面24-24截得之視圖。 圖25為在本發明之第四態樣之初步處理階段所展示的半 導體晶圓斷片之圖解截面圖。 圖26為在根據本發明之第五態樣之初步處理階段所展示 的半導體晶圓斷片之圖解橫截面圖。 μ 圖27為在圖26之處理階段後的處理階段所展示之圖以截 面圖，圖27之處理階段類似於圖1〇所示之階段。 圖28為如圖27中之28所說明部分之圖解截面圖， 據可代替圖27之態樣的本發明之—態樣而被展示。 塾 圖29為說明了根據本發明之一態樣而形成的一 的半導體結構之斷片之圖解俯視圖。 例示性襯 襯 圖30為說明了根據本發明之一態樣而形成的另 墊的半導體結構之斷片之圖解俯視圖。 一例示性 98061 .doc -33- 1252511 【主要元件符號說明】 10 半導體晶圓斷片 12 基板 14, 16, 18 區域 20, 22, 24, 26, 85, 87 節點位置 28 塊狀物 30, 202, 204 固定結構 32, 34, 36, 38, 40, 42， 開口 44, 46, 48, 50, 52, 54 56 渠溝 60 傳導層 62, 64, 66, 68 容器結構 70 内表面 71 槽 72 外表面 73 側壁 75 側壁/襯墊 77 橫向側壁 80 遮罩 82 列 84, 86 容器結構 95 部分 100 介電材料 102, 103 傳導材料
98061.doc -34- 1252511 104 間隙 110, 112, 114, 116 電晶 體結構 120, 122 區域 200, 300, 500, 550， 結構 600, 700 502, 504 層 552, 556 矽層 554, 604, 606, 612 層 610 間隔 片 98061.doc -35 -

Claims (1)

1252511 十、申請專利範圍·· l -種形成複數個電容器裝置之方法，包含： 。^及乳之第-材料中的開Π内形成傳導電容 态電極材料； τ γ电谷 ^:共-與該傳導電容器電極材料中之至少某些材 體接觸的固定結構； 、 “亥固定結構實體接觸該傳導電容器電極材料中之 〉、某些材料時，移除該第—材料中之至少某些材料； 4移除該第—材料中之至少某些材料後，該傳導電容 為電極材料被併入複數個電容器裝置中； 其中： 该第一材料包含硼磷矽玻璃； 料.利用-濕式蝕刻來移除該第-材料中之至少某些材 該固定結構包含氮切及—在該濕以刻期間對刪 科Τ破璃比對氮化矽有更強選擇性之材料。 长員1之方法’其中在該濕式钱刻期間對石朋磷石夕玻 璃=對氮化石夕有更強選擇性之該材料基本上由石夕組成。 3·如請求項1之方法，其中在該濕式餘刻期間對㈣石夕玻 4. 5. 6. 璃比對氮化石夕有更強選擇性之該材料包括多晶石夕。 月长項3之方法’其中該多晶石夕在該氮化石夕上。 如請:托項4之方法’其中該多晶石夕具有—自約5〇入至約 1000Α之厚度。 如請求項4之方法，其中該多晶石夕具有—自約5〇入至約 98061.doc 1252511 1000Λ ^ /e ώ . 之厗度，且其中該氮化矽具有_ 3000A之厚度。 ㈢、、、）50A至約 如明求項3之方 8. 々在錢化矽下。 月火項3之方法，苴中哕吝日々卢 下。 ，、aa⑪在錢切之上及之 9. h求項8之方法’其中在該氮化 一自幼< Λ X < β夕晶矽具有 曰石夕且* 5G()A之厚度，·其中在該氮切上之兮多 日日夕具有—自約50A至約500A之厚戶 "夕 具有一自 χ 又，且其令該氮化矽 ^自約5〇Α至約1000Α之厚度。 I 0 ·如請求項3 >古、、土 ^ ^ ^ II -種开H“… 夕晶矽全部圍繞該氮化矽。 •種形成稷數個電容器裝置之方法，包含· 在-基板上提供一包含一第_材 在該第-材料之至少一部分，構， ^^ 刀上形成一固定結構； 形成延伸至該第一材料中之開口，· 在使用一第一傳導層之該等、 等傳導結構且有MM 开，成傳導結構，該 苒/、有/ 口泫弟一材料之外部側辟； 移除該第一材料中之至少 構之該等外部側壁之至少部分1科以曝露該等傳導結 一材料期間固定該等傳導結構；”固疋結構在移除該第 沿該等外部側壁之該等經 電材料； 曝路之部分形成一電容器介 導層；及 在該電容器介電材料上形成一 乐—. 其中： 該第一材料包含硼磷矽破螭； 98061.doc 1252511 利用一各向同性蝕刻來移除該第一材料中之至少某 些材料；及 〃 該固定結構包含氮化矽及一在該各向同性蝕刻期間 對硼磷矽玻璃比對氮化矽有更強選擇性之材料。 、、員11之方法，其中在該各向同性餘刻期間對硼石舞 石夕玻瑪比對氮切有更強選擇性之該材料基本上由石夕組 成。 13 · ά π求項i i之方法’纟中在該各向同性钱刻期間對石朋鱗 矽玻璃比對氮化矽有更強選擇性之該材料包括多晶矽。 14·如請求項13之方法，其中該多晶矽在該氮化矽之上。 15·如請求項13之方法，其中該多晶矽在該氮化矽之下。 16·如請求項13之方法，其中該多晶矽在該氮化矽之上及之 下。 1 7.如睛求項丨3之方法，其中該多晶矽全部圍繞該氮化矽。 1 8.如凊求項丨3之方法，進一步包含在形成該第二傳導層後 自該第一材料上移除該固定結構。 19· 一種形成複數個電容器裝置之方法，包含： 在一基板上提供一包含一第一材料之結構； 形成延伸至該第一材料中之開口；該等開口配置成一 由線性列及線性行組成的陣列； 在該等開口内形成一第一傳導層，在該等開口内之該 第一傳導層沿著該第一材料形成具有外部側壁之容器結 構’其中該等容器結構形成於由該等開口界定之該陣列 中且因此該等容器結構在一包含列及行之陣列内； 98061 .doc 1252511 提供一在該容器結構陣列 伸並連接該容H結構陣列^ ^對該等列之間延 播 之父替的多對該等列之固。士 構，該固定結構直接抵靠1之口疋九 層； 乂專谷裔結構之該第一傳導 移除該第一材料中之至 構之該等外部側壁之至少部^材料以曝露該等物 一材料细Η n a #刀，該固定結構在移除該第 材枓期間固定該等容器結構； 沿該等外部側壁 内开彡& 亥寺曝路之部分且在該等容器結構 内形成一電容器介電材料；及 稱 20 21 22. 23. 24. 25. 26. 27. 在該電容器介電材料上形成-第二傳導層。 ==19之方法，其中該固定結構在該第-材料之下。 如二、19之方法，其中該固定結構在該第-材料之上。 構二121之方法，其中該固定結構為-第二固定結 材料之；中一第一固定結構在該第-材料中之至少某些 旋涂、:員19之方法’其中該第-材料包含硼磷矽玻璃、 式破璃、_氧化秒、射破填“朋石夕玻璃及氮 之一或多種。 ^求項19之方法，其中該固定結構包含氮化石夕。 :睛求項24之方法，其中該氮化矽具有-自約50A至約 300〇A之厚度。 '員19之方法，其中該第—材料包含硼磷矽玻璃且 5亥固定結構包含氮化矽。 士口 古 員1 9之方法，其中該第〜材料包含硼磷矽玻璃， 98061 .doc 1252511 其中利用-濕式蝕刻來移除該第—材料中之 料，且其中該固定結構包含氮化矽及一 /、一 間對朋罐石夕玻璃比對氮化石夕有更強選擇性之材料 28.如請求項27之方法’其中 m thm - 、挪川功間對硼磷矽玻 离比對乳化石夕有更強選擇性之該材料為—含石夕 29·如請求項28之方法，其中該切材料在該氮化石夕上。 3〇.如請求項29之方法，其中該切材料具有 約1000人之厚度。 、]至 .如請求項29之方法，其中該含石夕材料具有一自約磁至 之厚度；且其㈣切具有—自請 3000A之厚度。 32. 如請求項28之方法，其中該含石夕材料在該氮化石夕之下。 33. 如請求項28之方法，其中該含石夕材料在該氮化石夕之上及 之下 〇 认^求項33之方法，其中在該氮化石夕下的該含石夕材料具 八—自約50A至約500A之厚度；其中在該氮化石夕上的該 3石夕材料具有—自約5从至約5_之厚度；JL其中該氮 化矽具有一自約50A至約ιοοοΑ之厚度。 35二求項28之方法’其中該含彻全部圍繞該氮化石夕。 36· 一種形成複數個電容器裝置之方法，包含·· 結構，其包含-記憶體陣列區域、一非該記憶 體陣列區域之區域及-在該記憶體陣列區域與該另一區 域之間的位置； 形成-在該記憶體陣列區域上、在該另_區域上及在 98061.doc 1252511 一區域之間的該位置上延伸的 該記憶體陣列區域與該另 第一材料； 在該記憶體陣列區域上的該第一材料之至少一部分上 並在該另-區域上的該第一材料之全部上形 ：: 料； 一材 形成延伸至在該記憶體陣列區域上的該第一材料中之 開並形成一在该S己憶體陣列區域與該另一區域之間的 δ玄位置上之該第一材料内之渠溝； 、 产在該等開口内且在該渠溝内形成一第一傳導層，在該 等開口内之該第一傳導層形成具有沿該第一材料之外 側壁之容器結構； σ 、、在形成該第一傳導層及該第二材料後，移除該第一材 料中之至少某些材料以曝露該等容器結構之該等外部側 壁之至少部分； X專外邛側壁之该等經曝露的部分並在該等容器結 構内形成一電容器介電材料；及 在該電容器介電材料上形成一第二傳導層。 37·如明求項36之方法，其中該第二材料包含氮化石夕。 月长項3 7之方法，其中該第二傳導層及該介電材料形 成於該第二材料上。 39.如請求項36之方法，其中該第一材料包含石朋碟石夕玻璃， 其中利用一各向同性蝕刻來移除該第一材料中之至少某 二材料，其中該第二材料被併入一包含該第二材料及一 第三材料之固定結構中；其中該第二材料包含氮化矽； 98061.doc 1252511 且其中該第三材料在該各向同性 j性餘刻期間對硼磷矽玻璃 對鼠化矽具有更強的選擇性。 4〇·如請求項39之方法，其中詨 μ弟二材料包含非晶矽及多晶 石夕之一者或二者。 41·如請求項39之方法，苴中 ，、亥苐二材料在該氮化矽之上。 42·如明求項39之方法，並中 、μ弟二材料在該氮化矽之下。 43·如#求項39之方法，苴中 八 q弟二材料在該氮化石夕之上及 之下。 44. 如請求項36之方法，苴 万决具中5亥弟-傳導層包含氮化鈦。 45. —種半導體結構，包含： 、土板#具有一 s己憶體陣列區域，該記憶體陣列區 域與-非該記憶體㈣區域之區域及—在該記憶體陣列 區域與㈣-區域之間的位置—起在該基板中經界定， 该記憶體陣列區域具有-經界定以全部橫向圍繞該記憶 體陣列區域之橫向周邊； 在忒另一區域上之電絕緣材料，該電絕緣材料具有 一圍繞該記憶體陣列區域之該橫向周邊延伸的橫向、側 壁；及 丈一沿著該材料之該側壁之電傳導襯墊；該電傳導襯墊 検向圍繞該記憶體陣列區域之該橫向周邊。 6 士 ::长項45之結構，進一步包含一含氮化矽之材料，該 材料在該另—區域的全部上且直接實體接於該電傳導襯 塑* 〇 且 47·如請求項45之結構，其中該電絕緣材料包含BPSG 98061.doc 1252511 其中忒含氮化矽材料在該電絕緣材料上。 49·如請求項45之結構 組成。 5 0.如請求項45之結構 51.如請求項45之結構 月长員45之結構，其中該電傳導襯墊包含氮化鈦。 其中該電傳導襯墊基本上由氮化鈦 其中該電傳導襯墊由氮化鈦組成。 _ 其中该電傳導襯墊係一槽之部分； 該槽具有對應於該電傳導襯墊之第—側壁及— 二 側壁間隔開之第二側壁。 ^弟 52.::::項51之結構，其中該槽之該第二側壁具有 —體陣列區域之外表面及一面對該第一側壁 結構進—步包含—直接抵靠著該槽的該第二㈣ Μ外表面且自該槽的該第二側壁 體陣列區域延伸之含氮化矽層。Μ …己,思 5 3 ·如請求項5 2之灶描，、仓止二 之葙童“ 、、、“冓步包含在該記憶體陣列區域上 之複數個電容器結構； 的陣列延伸f 包含列及行 "電今益結構包含在該陣列之該等列及 订上延伸的儲存節· ”、、，且，、f a亥含氮化矽層在該陣列之 儲存相之間延㈣連接該陣列之 即”、、占之父替的多對該等列。 54·如請求項45之結構，進一牛勹入— 繞該另-區域之橫向周邊二3中—=以全部橫向圍 繞該另—區域之該橫向周邊。錢傳導襯塾橫向圍 55·如請求項54之結構，豆中哕 56·如請求項54之結m 窥塾包含氮化鈦。 〃 °亥電傳導襯墊基本上由氮化鈦 9806 丨.d0c !2525ΐι :二求項54之結構，其中該電傳導襯墊由氮化鈦組成 »月求項54之結構’其中該電傳導襯塾係—槽之部分 :槽具有對應於該電傳導襯墊之第一側壁及— 侧壁間隔開的第二側壁。 、弟 57. 58. 59· ~種半導體結構，包含： 基板’其具有—與—非該記憶體陣列區域之區域及
:她己憶體陣列區域與該另一區域之間的位置—起經 界定的記憶體陣列區域； 社在該記憶體陣列區域上之複數個容器結構；該等容器 、、'。構為電傳導的且包含在該等容器結構内之内部側壁及 相對於該等内部側壁之外部側壁； 土 該電絕緣材料具有 一在該另一區域上之電絕緣材料 一橫向側壁； 一沿著該材料之該側壁之電傳導襯墊； 一沿著該等容器結構之該等内部及外部側壁的電容器 介電材料；及 ^ 一在該電容器介電材料上之第二傳導層；該等容器结 構、介電材料及第二傳導材料一起被併入複數個電容^ 結構中。 60.如請求項59之結構，其中該記憶體陣列區域具有一經界 定以全部橫向圍繞該記憶體陣列區域之橫向周邊；且其 中該電傳導襯墊橫向圍繞該記憶體陣列區域的該橫向周 邊之全部。 98061.doc 1252511 61.如請求項59之結構， 乂匕3 在该另一區域之全部 ^直接實體接於該電傳導襯墊的含氮切之材料。 62· ^明求工員59之結構’其中該電絕緣材料包含BPSG，且 〃中咸含氮化矽材料在該電絕緣材料上。 6 3 ·如g奢求項$ 9 $《士娃^ . 抑、之…構，其中該電傳導襯墊及該等電容器容 為包含氮化鈦。 64.如請求項59之結構 65·如請求項59之結構 組成。 66. 如請求項59之結構 67. 如請求項59之結構 68. 如請求項67之結構 其中該電傳導襯墊包含氮化鈦。 其中該電傳導襯墊基本上由氮化鈦 其中該電傳導襯墊由氮化鈦組成。 其中該電傳導襯墊係一槽之部分。 其中該槽具有對應於該電傳導襯墊 二如：側壁及—與該第一側壁間隔開的第二側壁；該第 ，，具有—面對該記憶體陣列區域之外表面及一面對 ::ΓΓ面;該結構進一步包含一直接抵靠著 心1亥弟一側壁之該外表面並自該槽之該第二側壁的 :層該記憶體陣㈣域延伸之該外表面的含氮化 69·π=之結構，其中該等容器結構在-包含列及行 替的多對且其中該含氮切層在該容11結構之交 對該等^之間延伸並連接該容⑼構之交替的多 7°·Π;ΐ項68之結構，進一步包含基本上由直接抵靠著該 化矽層之矽組成之至少一層。 98061.doc I2525li 71. 如請求項68之結構，進一步包含·· 一基本上由在該含氮化矽層上並直接抵靠著該含氮化 石夕層的矽組成之第一層；及 一基本上由在該含氮化矽層下並直接抵靠著該含氮化 秒層的矽組成之第二層。
98061.doc -11 -
TW093138461A 2003-12-10 2004-12-10 Semiconductor constructions, and methods of forming capacitor devices TWI252511B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/733,181 US7125781B2 (en) 2003-09-04 2003-12-10 Methods of forming capacitor devices

Publications (2)

Publication Number Publication Date
TW200531146A TW200531146A (en) 2005-09-16
TWI252511B true TWI252511B (en) 2006-04-01

Family

ID=34710430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093138461A TWI252511B (en) 2003-12-10 2004-12-10 Semiconductor constructions, and methods of forming capacitor devices

Country Status (7)

Country Link
US (4) US7125781B2 (zh)
EP (1) EP1700332B1 (zh)
JP (2) JP5007465B2 (zh)
KR (1) KR100868812B1 (zh)
CN (1) CN100405541C (zh)
TW (1) TWI252511B (zh)
WO (1) WO2005062349A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8450164B2 (en) 2007-08-13 2013-05-28 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506944B1 (ko) * 2003-11-03 2005-08-05 삼성전자주식회사 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
KR101105617B1 (ko) * 2004-02-27 2012-01-18 고쿠리츠다이가쿠호진 도호쿠다이가쿠 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법
US20070037349A1 (en) * 2004-04-30 2007-02-15 Martin Gutsche Method of forming electrodes
DE102004021401B4 (de) * 2004-04-30 2011-02-03 Qimonda Ag Herstellungsverfahren für ein Stapelkondensatorfeld
KR100533959B1 (ko) * 2004-06-30 2005-12-06 삼성전자주식회사 반도체 장치 제조 방법
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US7202127B2 (en) * 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) * 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
KR100655751B1 (ko) * 2004-10-01 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
EP1722466A1 (en) * 2005-05-13 2006-11-15 STMicroelectronics S.r.l. Method and relative circuit for generating a control voltage of a synchronous rectifier
US7544563B2 (en) 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7999299B2 (en) * 2005-06-23 2011-08-16 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor for peripheral circuit
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7226845B2 (en) 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US7713813B2 (en) * 2005-08-31 2010-05-11 Micron Technology, Inc. Methods of forming capacitors
DE102005042524A1 (de) * 2005-09-07 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7602001B2 (en) * 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7666797B2 (en) 2006-08-17 2010-02-23 Micron Technology, Inc. Methods for forming semiconductor constructions, and methods for selectively etching silicon nitride relative to conductive material
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7902081B2 (en) 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
KR100891647B1 (ko) * 2007-02-01 2009-04-02 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR20080088276A (ko) * 2007-03-29 2008-10-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
DE102007022748B4 (de) * 2007-05-15 2009-03-05 Qimonda Ag Verfahren zur Strukturierung eines Materials und strukturiertes Material
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
KR100949897B1 (ko) * 2007-06-29 2010-03-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101357303B1 (ko) * 2007-07-10 2014-01-28 삼성전자주식회사 반도체 소자 및 그 반도체 소자 제조방법
US7829410B2 (en) * 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
JP2009164535A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置、及びその製造方法
KR100929642B1 (ko) * 2008-02-20 2009-12-03 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US7700469B2 (en) * 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions
KR20090098550A (ko) * 2008-03-14 2009-09-17 삼성전자주식회사 커패시터를 구비하는 반도체 소자의 제조 방법 및 이에의해 제조된 반도체 소자
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7989307B2 (en) * 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7892937B2 (en) * 2008-10-16 2011-02-22 Micron Technology, Inc. Methods of forming capacitors
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
JP5679628B2 (ja) * 2008-12-16 2015-03-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US7951668B2 (en) * 2009-01-14 2011-05-31 Powerchip Semiconductor Corp. Process for fabricating crown capacitors of dram and capacitor structure
KR20100086795A (ko) * 2009-01-23 2010-08-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8058126B2 (en) 2009-02-04 2011-11-15 Micron Technology, Inc. Semiconductor devices and structures including at least partially formed container capacitors and methods of forming the same
KR101589912B1 (ko) * 2009-03-20 2016-02-01 삼성전자주식회사 커패시터 및 이의 제조 방법
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US7939877B2 (en) * 2009-03-23 2011-05-10 Micron Technology, Inc. DRAM unit cells, capacitors, methods of forming DRAM unit cells, and methods of forming capacitors
JP2010245374A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
JP2010287716A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法
KR101616045B1 (ko) * 2009-11-19 2016-04-28 삼성전자주식회사 반도체 소자 제조방법
US8298908B2 (en) * 2010-02-11 2012-10-30 International Business Machines Corporation Structure and method for forming isolation and buried plate for trench capacitor
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
KR20120045461A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 아일랜드형 지지 패턴들을 갖는 반도체 소자
US8283236B2 (en) 2011-01-20 2012-10-09 Micron Technology, Inc. Methods of forming capacitors
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101800419B1 (ko) 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
US20120235274A1 (en) * 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP2013030557A (ja) * 2011-07-27 2013-02-07 Elpida Memory Inc 半導体装置の製造方法
KR20130049393A (ko) * 2011-11-04 2013-05-14 에스케이하이닉스 주식회사 반도체 장치 제조방법
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8932933B2 (en) 2012-05-04 2015-01-13 Micron Technology, Inc. Methods of forming hydrophobic surfaces on semiconductor device structures, methods of forming semiconductor device structures, and semiconductor device structures
US9245799B2 (en) 2012-05-31 2016-01-26 Intel Deutschland Gmbh Semiconductor device and method of manufacturing thereof
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8865544B2 (en) 2012-07-11 2014-10-21 Micron Technology, Inc. Methods of forming capacitors
FR2993397A1 (fr) * 2012-07-16 2014-01-17 St Microelectronics Sa Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
US20150333117A1 (en) * 2012-12-12 2015-11-19 Nobuyuki Sako Semiconductor device and manufacturing method thereof
US10090376B2 (en) 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
US9018733B1 (en) * 2014-03-10 2015-04-28 Inotera Memories, Inc. Capacitor, storage node of the capacitor, and method of forming the same
JP2015195262A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US20150348963A1 (en) * 2014-05-30 2015-12-03 Inotera Memories, Inc. Cylinder-shaped storage node with single-layer supporting structure
US9346669B2 (en) * 2014-06-24 2016-05-24 Newport Fab, Llc Robust MEMS structure with via cap and related method
US9458011B2 (en) * 2014-06-24 2016-10-04 Newport Fab, Llc Scalable self-supported MEMS structure and related method
JP2015035619A (ja) * 2014-10-17 2015-02-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR102367394B1 (ko) 2015-06-15 2022-02-25 삼성전자주식회사 캐패시터 구조체 및 이를 포함하는 반도체 소자
KR102279720B1 (ko) 2015-06-24 2021-07-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9673331B2 (en) * 2015-11-02 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US9653307B1 (en) 2016-07-14 2017-05-16 Micron Technology, Inc. Surface modification compositions, methods of modifying silicon-based materials, and methods of forming high aspect ratio structures
US10014309B2 (en) 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
WO2018175923A2 (en) * 2017-03-24 2018-09-27 Gen-Probe Incorporated Systems and methods for capacitive fluid level detection, and handling containers
CN109509836B (zh) * 2017-09-14 2022-11-01 联华电子股份有限公司 形成存储器电容的方法
US11037940B2 (en) 2018-03-22 2021-06-15 Micron Technology, Inc. Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
US10840249B2 (en) * 2018-08-23 2020-11-17 Micron Technology, Inc. Integrated circuitry constructions
CN110970403A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 电容器阵列结构及其形成方法、半导体器件
US10964475B2 (en) * 2019-01-28 2021-03-30 Micron Technology, Inc. Formation of a capacitor using a sacrificial layer
US11361972B2 (en) 2019-04-18 2022-06-14 Micron Technology, Inc. Methods for selectively removing more-doped-silicon-dioxide relative to less-doped-silicon-dioxide
CN113314669B (zh) * 2020-02-27 2022-06-10 长鑫存储技术有限公司 双面电容结构及其形成方法
CN114156267B (zh) * 2020-09-07 2024-10-29 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
US11901405B2 (en) 2020-09-11 2024-02-13 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure
CN114171464B (zh) * 2020-09-11 2024-07-02 长鑫存储技术有限公司 半导体结构及其制作方法
CN114446957A (zh) * 2020-11-05 2022-05-06 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3110774A (en) * 1960-06-08 1963-11-12 Indak Mfg Corp Multiple position rotary switch
US4517729A (en) 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
US5340783A (en) * 1989-01-30 1994-08-23 Lanxide Technology Company, Lp Method of producing self-supporting aluminum titanate composites and products relating thereto
US5236860A (en) 1991-01-04 1993-08-17 Micron Technology, Inc. Lateral extension stacked capacitor
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5340442A (en) * 1991-09-24 1994-08-23 Weyerhaeuser Company Evaluating furnish behavior
US5467305A (en) 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5563089A (en) 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5605857A (en) 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
DE4447804C2 (de) 1993-02-12 2002-01-24 Micron Technology Inc Verfahren zum Herstellen einer leitfähigen Mehrfachbehälter-Struktur auf der bestehenden Topographie eines Ausgangssubstrats
US5401681A (en) 1993-02-12 1995-03-28 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
JP3382028B2 (ja) 1993-09-10 2003-03-04 株式会社東芝 薄膜形成方法
US5532089A (en) 1993-12-23 1996-07-02 International Business Machines Corporation Simplified fabrication methods for rim phase-shift masks
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP2956482B2 (ja) 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
JPH08181559A (ja) * 1994-12-22 1996-07-12 Maspro Denkoh Corp 高周波信号分岐器
US6744091B1 (en) 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
JP3623834B2 (ja) * 1995-01-31 2005-02-23 富士通株式会社 半導体記憶装置及びその製造方法
US5654222A (en) 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
JPH0982918A (ja) 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
US5990021A (en) 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US6090700A (en) 1996-03-15 2000-07-18 Vanguard International Semiconductor Corporation Metallization method for forming interconnects in an integrated circuit
UA41477C2 (uk) 1996-05-21 2001-09-17 Сіменс Акцієнгезельшафт Багатошаровий конденсатор тонкошарової конструкції і спосіб його виготовлення
JPH1022476A (ja) 1996-07-02 1998-01-23 Sony Corp 容量素子
TW308727B (en) 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
JP4056588B2 (ja) 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
EP0849796A3 (en) 1996-12-17 1999-09-01 Texas Instruments Incorporated Improvements in or relating to integrated circuits
US5767561A (en) 1997-05-09 1998-06-16 Lucent Technologies Inc. Integrated circuit device with isolated circuit elements
JPH1126718A (ja) * 1997-06-30 1999-01-29 Hitachi Ltd 半導体集積回路装置の製造方法
TW365065B (en) * 1997-07-19 1999-07-21 United Microelectronics Corp Embedded memory structure and manufacturing method thereof
US6432472B1 (en) 1997-08-15 2002-08-13 Energenius, Inc. Method of making semiconductor supercapacitor system and articles produced therefrom
US6195594B1 (en) * 1997-11-25 2001-02-27 Voyan Technology Real-time planner for design
US5880959A (en) * 1997-11-25 1999-03-09 Voyan Technology Method for computer-aided design of a product or process
US6198168B1 (en) 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6025225A (en) 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US5981350A (en) 1998-05-29 1999-11-09 Micron Technology, Inc. Method for forming high capacitance memory cells
US6767789B1 (en) 1998-06-26 2004-07-27 International Business Machines Corporation Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US6458925B1 (en) 1998-08-03 2002-10-01 University Of Maryland, Baltimore Peptide antagonists of zonulin and methods for use of the same
JP4322330B2 (ja) 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4180716B2 (ja) * 1998-12-28 2008-11-12 富士通株式会社 半導体装置の製造方法
US6204178B1 (en) 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
US6230062B1 (en) * 1999-01-08 2001-05-08 Voyan Technology Adaptation to unmeasured variables
US6383861B1 (en) 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
US6303956B1 (en) 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6204143B1 (en) 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
JP2001010552A (ja) * 1999-06-28 2001-01-16 Komatsu Ltd 履帯のリンク及びピンの固定構造
US6667502B1 (en) 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US6395600B1 (en) 1999-09-02 2002-05-28 Micron Technology, Inc. Method of forming a contact structure and a container capacitor structure
US6403442B1 (en) * 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
TW432546B (en) 1999-11-25 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
JP3595231B2 (ja) 1999-12-28 2004-12-02 株式会社東芝 半導体記憶装置及びその製造方法
KR20010061020A (ko) * 1999-12-28 2001-07-07 박종섭 반도체소자의 제조방법
KR100338775B1 (ko) 2000-06-20 2002-05-31 윤종용 Ｄｒａｍ을 포함하는 반도체 소자의 콘택 구조체 및 그형성방법
US6399490B1 (en) 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
DE10036725C2 (de) 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE10036724A1 (de) 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
KR100338826B1 (ko) * 2000-08-28 2002-05-31 박종섭 커패시터의 전하저장전극 형성방법
JP2002094027A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
US20020098554A1 (en) 2000-09-19 2002-07-25 Mike Farwick Nucleotide sequences coding for the pepC gene
US6621112B2 (en) 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
KR100360414B1 (ko) 2001-01-05 2002-11-13 삼성전자 주식회사 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
KR100388682B1 (ko) 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
JP3671854B2 (ja) 2001-04-05 2005-07-13 松下電器産業株式会社 シリコン系基板の表面処理方法
KR100422063B1 (ko) 2001-05-02 2004-03-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
KR100431656B1 (ko) 2001-09-11 2004-05-17 삼성전자주식회사 반도체 장치의 제조 방법
EP1306894A1 (en) 2001-10-19 2003-05-02 Infineon Technologies AG A method of forming a silicon dioxide layer on a curved Si surface
JP2003140361A (ja) 2001-10-31 2003-05-14 Matsushita Electric Ind Co Ltd パターン形成方法
JP4060572B2 (ja) 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
US6668642B2 (en) * 2001-12-21 2003-12-30 Mks Instruments, Inc. Apparatus and method for thermal isolation of thermal mass flow sensor
US6656748B2 (en) 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
KR100487519B1 (ko) * 2002-02-05 2005-05-03 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100423900B1 (ko) 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
US6617222B1 (en) 2002-02-27 2003-09-09 Micron Technology, Inc. Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
US6515325B1 (en) 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
JP4064695B2 (ja) * 2002-03-19 2008-03-19 富士通株式会社 半導体装置の製造方法
KR100459707B1 (ko) * 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR100473113B1 (ko) 2002-04-04 2005-03-08 삼성전자주식회사 반도체 장치의 커패시터 제조 방법
JP4047631B2 (ja) 2002-05-28 2008-02-13 エルピーダメモリ株式会社 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法
US6784479B2 (en) 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes
KR100475272B1 (ko) 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
US20040029047A1 (en) 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP2004093832A (ja) 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
JP2004103926A (ja) 2002-09-11 2004-04-02 Renesas Technology Corp レジストパターン形成方法とそれを用いた半導体装置の製造方法およびレジスト表層処理剤
JP4353685B2 (ja) * 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置
US7341804B2 (en) 2002-09-20 2008-03-11 3M Innovative Properties Company Anode compositions having an elastomeric binder and an adhesion promoter
US6645869B1 (en) 2002-09-26 2003-11-11 Vanguard International Semiconductor Corporation Etching back process to improve topographic planarization of a polysilicon layer
AU2003278578A1 (en) 2002-10-30 2004-05-25 Yissum Research Development Company Of The Hebrew University Of Jerusalem Molecules and methods using same for measuring non-transferrin bound iron
KR100481867B1 (ko) 2002-11-11 2005-04-11 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
DE10259331B4 (de) 2002-12-18 2005-02-10 Infineon Technologies Ag Herstellungsverfahren für eine Photomaske für eine integrierte Schaltung und entsprechende Photomaske
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TW578328B (en) 2003-03-28 2004-03-01 Gemtek Technology Co Ltd Dual-frequency inverted-F antenna
US6720232B1 (en) 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6784069B1 (en) 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode
US7125781B2 (en) 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
DE10344814B3 (de) 2003-09-26 2005-07-14 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
US7019346B2 (en) 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
WO2006006806A2 (en) 2004-07-08 2006-01-19 Lg Electronics Inc. Method for allocating electronic serial number for mobile station
US7387939B2 (en) 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US20060024958A1 (en) 2004-07-29 2006-02-02 Abbas Ali HSQ/SOG dry strip process
US7160788B2 (en) 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
US7439152B2 (en) 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7202127B2 (en) 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7199005B2 (en) 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US20070099328A1 (en) * 2005-10-31 2007-05-03 Yuan-Sheng Chiang Semiconductor device and interconnect structure and their respective fabricating methods

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8450164B2 (en) 2007-08-13 2013-05-28 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8734656B2 (en) 2008-01-08 2014-05-27 Micron Technology, Inc. Capacitor forming methods
US9224798B2 (en) 2008-01-08 2015-12-29 Micron Technology, Inc. Capacitor forming methods
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US9076757B2 (en) 2010-08-11 2015-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US9196673B2 (en) 2012-07-26 2015-11-24 Micron Technology, Inc. Methods of forming capacitors

Also Published As

Publication number Publication date
EP1700332A1 (en) 2006-09-13
US7449391B2 (en) 2008-11-11
US20050054159A1 (en) 2005-03-10
KR20060110321A (ko) 2006-10-24
EP1700332B1 (en) 2014-11-26
CN1890778A (zh) 2007-01-03
US20060063345A1 (en) 2006-03-23
WO2005062349B1 (en) 2005-09-15
US7420238B2 (en) 2008-09-02
WO2005062349A1 (en) 2005-07-07
CN100405541C (zh) 2008-07-23
KR100868812B1 (ko) 2008-11-14
US20050287780A1 (en) 2005-12-29
JP5007465B2 (ja) 2012-08-22
JP2012146993A (ja) 2012-08-02
JP2007512716A (ja) 2007-05-17
US20060063344A1 (en) 2006-03-23
TW200531146A (en) 2005-09-16
US7271051B2 (en) 2007-09-18
US7125781B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
TWI252511B (en) Semiconductor constructions, and methods of forming capacitor devices
TWI291208B (en) Method of manufacturing a capacitor and a metal gate on a semiconductor device
TWI329351B (en) Silicided recessed silicon
TWI267948B (en) Method for fabricating a capacitor arrangement, and capacitor arrangement
TWI480982B (zh) 垂直記憶體單元
TWI249195B (en) Method and device for forming contact
TW548788B (en) Self-aligned contact with improved isolation and method forming
US20210249417A1 (en) Semiconductor memory devices
TW201044509A (en) Cross-point memory structures, and methods of forming memory arrays
TW200805564A (en) Method for forming self-aligned contacts and local interconnects simultaneously
US6656784B2 (en) Method for fabricating capacitors
TW589674B (en) Method of manufacturing a semiconductor device with a non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region
TW417293B (en) Formation of DRAM capacitor
TW200908226A (en) Method for fabricating line type recess channel MOS transistor device
TW200411944A (en) Capacitor and method for fabricating the same
TWI274402B (en) Non-volatile memory and fabricating method thereof
TWI261339B (en) Non-volatile memory and method of manufacturing the same
TWI362723B (en) Volatile memory and manufacturing method thereof
TWI334645B (en) Semiconductor memory device and method of manufacturing the same
TWI689040B (zh) 半導體元件及其製造方法
KR20100079795A (ko) 매립게이트를 구비한 반도체장치 제조 방법
TW200832623A (en) Methods of forming non-volatile memory device
TWI351735B (en) Memory device and fabrication method thereof
TWI246749B (en) Method of fabricating a non-volatile memory
KR100556535B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees