CN110943163A

CN110943163A - 一种改善电容孔形貌的方法

Info

Publication number: CN110943163A
Application number: CN201811109169.5A
Authority: CN
Inventors: 不公告发明人
Original assignee: Changxin Memory Technologies Inc
Current assignee: Changxin Memory Technologies Inc
Priority date: 2018-09-21
Filing date: 2018-09-21
Publication date: 2020-03-31
Anticipated expiration: 2038-09-21
Also published as: CN110943163B

Abstract

本发明提供一种改善电容孔形貌的方法，该方法至少包括如下步骤：提供一半导体衬底，在所述半导体衬底上依次沉积蚀刻停止层、至少一层电容牺牲氧化层、第一电容支撑层、及第三电容牺牲氧化层；蚀刻所述第三电容牺牲氧化层至所述第一电容支撑层停止，在所述第三电容牺牲氧化层中形成电容孔上部开口。该电容孔上部开口的宽度大于所需的电容孔的宽度，在电容孔上部开口的侧壁及顶部沉积阻挡层实现开口的微缩，降低光刻的难度；阻挡层能够保护电容孔侧壁，使电容开口顶部形貌保持较好、倾斜度相对较小，大大降低顶部出现桥接的可能性。蚀刻出电容孔之后填充氮化物来形成电容孔顶部的支撑层，减少了电容孔的蚀刻难度。

Description

一种改善电容孔形貌的方法

技术领域

本发明涉及半导体集成电路制造技术领域，具体涉及一种改善电容孔形貌的方法。

背景技术

随着半导体技术的发展，动态随机存储器(DRAM)器件越来越小，电容器的深宽比变得越来越大，蚀刻也变得越来越困难，电容孔的形貌控制变得越来越艰难。

如图1-3所示，显示了现有技术中形成电容孔的方法。如图1所示，在衬底101上依次沉积有蚀刻停止层201、第一电容牺牲氧化层202、第二电容牺牲氧化层203、第一电容支撑层204、第三电容牺牲氧化层205、第二电容支撑层206、硬掩膜207。硬掩膜207具有开孔图案。蚀刻停止层201通常采用厚度约10～80nm的氮化物，为使得底部较易蚀刻，第一电容牺牲氧化层202通常采用材质偏软的PSG/BPSG/FSG等材料，厚度约为100～600nm。第二电容牺牲氧化层203通常采用材质稍硬的TEOS/PSG/BPSG/FSG等材料，厚度约为300～1000nm。第一电容支撑层204和第二电容支撑层206均采用氮化物，厚度分别约为10～50nm、50～150nm。第三电容牺牲氧化层205通常采用300～800nm的SiO₂或TEOS。硬掩膜207通常采用厚度约300～800nm的多晶硅。

如图2所示，沿硬掩膜207的开口图案向下蚀刻第二电容支撑层206、第三电容牺牲氧化层205、第一电容支撑层204、第二电容牺牲氧化层203、第一电容牺牲氧化层202及蚀刻停止层201。如图3所示，将图2中的硬掩膜207移除，如此形成电容孔的初期形貌。

在图1-3所示的现有技术中，硬掩膜的开孔在30nm以下级别的世代中通常采用多重曝光和侧墙技术来达到制程微缩，工艺相对复杂。另外，在所示的现有技术中，蚀刻所涉及的层包括三层氮化物及三层氧化物，加上所要形成的电容孔的高深宽比的原因，图1-3所示的蚀刻工艺得到的电容孔形貌会有较大的倾斜度，并且深宽比越大倾斜度越大。在30nm以下级别世代中，电容孔深宽比大于等于40，这种情况下，形成的电容孔下部开口的大小一般约为电容孔上部开口的50％～75％。因此，为了保证电容孔底部完全打开，电容顶部相邻电容孔之间的间隙就越来越小，发生桥接的风险就越来越高。进而影响存储器的使用性能。

发明内容

有鉴于此，本发明提供了一种改善电容孔形貌的方法，使得电容孔顶部初次开口变大，推迟多重曝光或者侧墙技术等来达到电容开口微缩的方式应用的世代；使电容孔顶部形貌倾斜度减小，减少电容孔顶部桥接的风险，并且使得电容孔蚀刻变得更加简单。

本发明提供了一种改善电容孔形貌的方法，该方法至少包括以下步骤：

S01，提供一半导体衬底，在所述半导体衬底上依次沉积蚀刻停止层、至少一层电容牺牲氧化层、第一电容支撑层及第三电容牺牲氧化层；

S02，在所述第三电容牺牲层表面形成图形化的硬掩膜，并图形化所述第三电容牺牲氧化层至所述第一电容支撑层停止，在所述第三电容牺牲氧化层中形成电容孔上部开口；

S03，在所述电容孔上部开口的侧壁和顶部沉积阻挡层；

S04，蚀刻所述第一电容支撑层、至少一层电容牺牲氧化层及所述蚀刻停止层，形成电容孔下部开口。

可选地，所述方法还包括以下步骤：

S05，在所述电容孔的侧壁及底部沉积电容下电极，所述电容下电极覆盖所述阻挡层的侧壁。

可选地，所述电容孔下部开口大小为所述电容孔上部开口大小的80％～100％。

可选地，所述阻挡层包括5～10nm的多晶硅或非晶硅。

可选地，所述方法还包括以下步骤：

S06，部分蚀刻掉相邻的所述电容孔上部开口之间的所述硬掩膜及所述阻挡层，以在相邻的所述电容孔上部开口之间形成沟槽；以及

S07，在所述沟槽及所述电容孔顶部沉积第二电容支撑层，刻蚀所述电容孔之间的所述第二电容支撑层以暴露出所述沟槽，持续刻蚀所述沟槽至所述第一电容支撑层以形成开口，沿所述开口打开所述第一电容支撑层，同时蚀刻掉所述电容孔顶部的所述第二电容支撑层；

其中，所述开口间隔分布，相邻的所述开口之间的所述第一电容支撑层和所述第二电容支撑层被保留。

可选地，在执行所述步骤S06之前，还包括以下步骤：

在沉积了所述电容下电极的所述电容孔内及所述电容下电极的顶部沉积介电材料，然后对顶部的介电材料进行化学机械抛光，保留所述电容孔内的介电材料。

可选地，所述步骤S07还包括以下步骤：

S07-1，在所述第二电容支撑层上方涂覆光刻胶层，所述光刻胶层定义有开口图形；以及

S07-2，沿所述光刻胶层的开口图形蚀刻所述第二电容支撑层。

可选地，在执行所述步骤S07，沿所述开口打开所述第一电容支撑层之前，还包括去除剩余的所述硬掩膜、所述阻挡层以及所述第三电容牺牲氧化层的步骤。

可选地，所述步骤S07之后，还包括去除所述至少一层电容牺牲氧化层及所述介电材料的步骤。

如上所述，本发明的改善电容孔形貌的方法具有如下技术效果：

1、本发明的改善电容孔形貌的方法，在形成电容孔上部开口时，该电容孔上部开口的宽度大于所需的电容孔的宽度，然后通过在电容孔上部开口的侧壁上沉积多晶硅阻挡层实现开口的微缩得到所需的电容孔，如此可以降低光刻的难度，推迟多重曝光或者侧墙技术等来达到电容开口微缩的方式应用的世代。

2、在电容孔上部开口的侧壁上沉积阻挡层不仅实现了电容开口的微缩，所述阻挡层对Nitride/Oxide选择比较好，能够较好地保护电容孔侧壁，因此阻挡层所在区域开孔顶部形貌保持较好，电容孔顶部倾斜度就相对较小，电容顶部出现桥接的可能大大降低。

3、本发明所述方法是在蚀刻出电容孔之后，在相邻电容孔之间选择比蚀刻出沟槽后填充氮化物来形成电容孔之间的第二支撑层，这样在蚀刻电容孔时不需要增加支撑层作为第二支撑层，进一步降低了电容孔的蚀刻难度。

附图说明

通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：

图1显示为现有技术中制备电容孔时包括带有开口图案的硬掩膜的结构示意图。

图2显示为沿图1所示的硬掩膜蚀刻得到电容孔的结构示意图。

图3显示为去除图2所示的硬掩膜之后得到的电容孔初期形貌的结构示意图。

图4显示为本发明实施例一和二提供的改善电容孔形貌的方法的流程图。

图5显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S01所得结构的示意图。

图6显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S02所得结构的示意图。

图7显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S03沉积阻挡层所得结构的示意图。

图8显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S04所得结构的结构示意图。

图9显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S05所得结构的示意图。

图10显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S06之前沉积介电材料所得结构的示意图。

图11显示为执行本发明实施例一和二提供的改善电容孔形貌的方法步骤S06所得结构的示意图。

图12显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S07在所述沟槽及所述电容孔顶部沉积第二电容支撑层所得结构的示意图。

图13-16显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S07时形成氧化物层、底部抗反射涂层、介电抗反射层及光刻胶所得结构的示意图。

图17显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S07刻蚀所述电容孔之间的所述第二电容支撑层以暴露出所述沟槽所得结构的结构示意图。

图18显示为本发明实施例一和二提供的改善电容孔形貌的方法中步骤S07沿所述开口打开所述第一电容支撑层之前，去除剩余的硬掩膜、阻挡层、第三电容牺牲氧化层及氧化物层所得结构的示意图。

图19显示为执行本发明实施例一和二提供的改善电容孔形貌的方法中步骤S07所得结构的示意图。

图20显示为执行本发明实施例一和二提供的改善电容孔形貌的方法及实施例二提供的半导体制备方法中步骤S07之后去除至少一层电容牺牲氧化层及介电材料所得结构的示意图。

附图标记

101 半导体衬底

201 蚀刻停止层

202 第一电容牺牲氧化层

203 第二电容牺牲氧化层

204 第一电容支撑层

205 第三电容牺牲氧化层

206 第二电容支撑层

207 硬掩膜

301 半导体衬底

401 蚀刻停止层

402 第一电容牺牲氧化层

403 第二电容牺牲氧化层

404 第一电容支撑层

405 第三电容牺牲氧化层

406 硬掩膜

407 阻挡层

408 电容下电极

409 介电材料

410 第二电容支撑层

411 氧化物层

412 底部抗反射涂层

413 介电抗反射层

410 第二介质层

414 光刻胶层

S01～S09 步骤

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供一种改善电容孔形貌的方法，使得电容孔顶部初次开口变大，推迟多重曝光或者侧墙技术等来达到电容开口微缩的方式应用的世代；使电容孔顶部形貌倾斜度减小，减少电容孔顶部桥接的风险，并且使得电容孔蚀刻变得更加简单。

实施例一

本实施例提供了一种改善电容孔形貌的方法，如图4所示，本实施例中改善电容孔形貌的方法至少包括如下步骤：

S01，提供一半导体衬底，在所述半导体衬底上依次沉积蚀刻停止层、至少一层电容牺牲氧化层、第二电容牺牲氧化层及第一电容支撑层及第三电容牺牲氧化层；

S02，在所述第三电容牺牲层表面形成图形化的硬掩膜(406)，并图形化所述第三电容牺牲氧化层至所述第一电容支撑层停止，在所述第三电容牺牲氧化层中形成电容孔上部开口；

S03，在所述电容孔上部开口的侧壁和顶部沉积阻挡层；

如图5所示，在半导体衬底301上沉积蚀刻停止层401，蚀刻停止层401可以包括氮化物，厚度约为10～80nm。然后在蚀刻停止层401上方沉积至少一层电容牺牲氧化层。在一优选实施例中，至少一层电容牺牲氧化层至少包括沉积在蚀刻停止层上方的第一电容牺牲氧化层402，以及沉积在第一电容牺牲氧化层上方的第二电容牺牲氧化层403。为了使得底部比较容易蚀刻，第一电容牺牲氧化层402可以采用材质偏软的材料，例如，在本实施例的优选实施例中，采用PSG、BPSG、FSG等材料。第一电容牺牲氧化层402的厚度约为100～600nm。之后在第一电容牺牲氧化层402上方沉积第二电容牺牲氧化层403。在本实施例的优选实施例中，该第二电容牺牲氧化层403采用材质稍硬的材料形成，例如在本实施例的另一优选实施例中，采用TEOS、PSG、BPSG、FSG等材料。第二电容牺牲氧化层403的厚度约为300～1000nm。

随后，在至少一层电容牺牲氧化层上方沉积第一电容支撑层404。例如在一优选实施例中，在第二电容牺牲氧化层403上方沉积第一电容支撑层404，第一电容支撑层404可以是氮化物，厚度约为10～50nm。然后在第一电容支撑层404上方沉积第三电容牺牲氧化层405。在本实施例的一优选实施例中，第三电容牺牲氧化层405包括SiO₂或TEOS，厚度约为300～800nm。

在本发明的另一实施例中，沉积完上述第三电容牺牲氧化层405之后，在其上沉积形成硬掩膜406，例如该硬掩膜406可以包括厚度约为300～800nm的多晶硅。该硬掩膜406具有开孔图案。

如图6所示，沿图5所示的硬掩膜406的开孔图案蚀刻第三电容牺牲氧化层405，至第一电容支撑层404停止，形成图6所示的电容孔上部开口。

如图7所示，在形成的电容孔上部开口的侧壁和顶部沉积阻挡层407，以形成图7所示的结构。在本实施例的一优选实施例中，阻挡层407可以包括多晶硅或非晶硅，其厚度约为5～10nm。

在图7所示的结构的基础上，蚀刻第一电容支撑层404、第二电容牺牲氧化层403、第一电容牺牲氧化层402及蚀刻停止层(401)，形成图8所示电容孔下部开口。由于阻挡层407的存在，其对氮化物或氧化物的选择比较好，因此阻挡层407所覆盖的区域，电容孔的顶部形貌会保持的较好，因此，形成电容孔下部开口的过程中，电容孔上部开口的倾斜角度就会相对较小，电容顶部出现桥接的可能性就大大降低。

其次，由于在形成电容孔上部开口之后在其内壁及顶部沉积了阻挡层407，因此，如图7所示，在需要形成孔径D1为30～40nm的电容孔时，首先可以先形成孔径D2比较大的开口，例如在本实施例的优选实施例中，首先形成的较大的开孔的孔径D2可以是40～60nm。这样原本30～40nm的开口需要通过多重曝光或侧墙技术来实现图形微缩，而40～60nm的开口则可以通过两个方向直接蚀刻的方式得到，推迟了多重曝光或侧墙技术所应用的世代。

另外，对比本发明的附图7、8和现有技术的附图2、3可知，本实施例所述的方法中总的蚀刻深度H2相对于现有技术中的蚀刻深度H1少了一层氮化物(第二电容支撑层206)的厚度，现有技术中该厚度约为50～100nm。正因为少了该厚度，所以本实施例所述的方法蚀刻电容孔的难度变小了，由此形成的图8所示的电容孔下部开口的大小约为电容孔上部开口大小的80％～100％。

在本实施例的一优选实施例中，沉积上述阻挡层407时使用的反应气体包括硅烷(SiH₄)及惰性气体，惰性气体包括He、Ne、Ar、Kr、Xe或Rn；其中硅烷(SiH₄)的气体流量为200～2000sccm，惰性气体He、Ne、Ar、Kr、Xe或Rn的气体流量为2000～20000sccm。形成该阻挡层407时的反应温度介于350～550℃，反应压力介于2～20torr，气体喷嘴与电容孔上部开口侧壁的距离介于20～700mil。通过控制反应温度、压力及气体喷嘴与电容孔上部开口侧壁的距离，使得沉积的阻挡层407仅覆盖于电容孔上部开口的侧壁及顶部，而底部没有。

本实施例所述的方法还包括如下步骤：

如上所述形成电容孔之后，在电容孔的侧壁及底部沉积电容下电极408。电容下电极408覆盖阻挡层的侧壁。

在本实施例的一优选实施例中，如图9所示，在电容孔的侧壁及底部沉积电容下电极408，电容下电极408覆盖所述电容孔的顶部，然后去除所述电容孔顶部的电容下电极408，保留所述电容孔侧壁及底部的电容下电极。

再次参照附图4，根据本实施例的优选实施例，改善电容孔形貌的方法还包括以下步骤：

S06，部分蚀刻掉相邻的所述电容孔上部开口之间的所述硬掩膜及所述阻挡层，以在相邻的所述电容孔上部开口之间形成沟槽；

如图10所示，在执行步骤S06之前，首先，在已经沉积了电容下电极408的电容孔内沉积介电材料9，该介电材料9填满电容孔。然后对电容孔顶部的介电材料进行化学机械抛光，使介电材料填满电容孔。介电材料9通常可选择TEOS、PSG、BPSG、FSG、SiO₂中的一种。在本实施例的一优选实施例中，为了更好地填满电容孔，选择流动性较好的BPSG作为介电材料9。

参照图11，对图10所示的结构进行蚀刻，选择比蚀刻掉相邻的所述电容孔上部开口之间的硬掩膜406以及阻挡层407，在相邻的所述电容孔上部开口之间形成沟槽，所述选择比大于5：1，在本实施例的一优选实施例中选择比大于10：1，即形成图11所示的结构。在本实施例的一个优选实施例中，例如，硬掩膜整体厚度约为300～800nm，蚀刻掉的部分硬掩膜厚度约为50～150nm。

参照附图12，在图11所示的结构的基础上，在上述沟槽及电容孔顶部沉积第二电容支撑层410，并通过化学机械研磨对其进行平坦化。在本实施例的一优选实施例中，沉积的第二电容支撑层厚度介于100～300nm。然后对上述第二电容支撑层410进行蚀刻，刻蚀所述电容孔之间的所述第二电容支撑层410以暴露出所述沟槽，持续刻蚀所述沟槽至所述第一电容支撑层404以形成开口，如图18所示。在对所述第二电容支撑层410进行蚀刻前，如图16所示，在第二电容支撑层410上方涂覆光刻胶414，光刻胶414具有开口图案。在涂覆光刻胶414之前，如图13-15所示，依次在第二电容支撑层410上方沉积氧化物层411、底部抗反射涂层412及介电抗反射层413。在介电抗反射层413上涂覆光刻胶414。在本实施例的优选实施例中，氧化物层411的厚度介于50～200nm，底部抗反射涂层412的厚度介于50～200nm，介电抗反射层413的厚度介于20～150nm。另外，在本实施例的另一优选实施例中，底部抗反射涂层412可以是碳涂层或者自旋涂碳涂层。

如图17所示，对第二电容支撑层410进行蚀刻，刻蚀所述电容孔之间的所述第二电容支撑层410以暴露出所述沟槽。然后如图18所示，持续刻蚀所述沟槽至所述第一电容支撑层404以形成开口。在本实施例的优选实施例中，蚀刻第二电容支撑层410包括依次蚀刻介电抗反射层413、底部抗反射涂层412及氧化物层411，直至第二电容支撑层410完全打开，如图17所示。在该蚀刻过程中，光刻胶414、介电抗反射层413、底部抗反射涂层412被完全去除。

接下来，沿图18所示的形成的开口继续蚀刻打开所述第一电容支撑层404，同时蚀刻掉所述电容孔顶部的所述第二电容支撑层410，得到图19所示的结构。如图18所示，形成的开口间隔分布，相邻的所述开口之间的第一电容支撑层404及第二电容支撑层410被保留。如图18所示，沿所述开口打开所述第一电容支撑层4404之前，去除剩余的硬掩膜406、阻挡层407、第三电容牺牲氧化层405及氧化物层411。在此基础上，蚀刻第一电容支撑层404直至其完全打开，与此同时电容孔上方的第二电容支撑层410也会被蚀刻掉，只保留相邻的所述开口之间的所述第一电容支撑层404和所述第二电容支撑层410。

在本实施例的优选实施例中，采用湿法去除剩余的硬掩膜406、阻挡层407、第三电容牺牲氧化层405及氧化物层411。去除剩余的硬掩膜406、阻挡层407时采用的湿法蚀刻溶液包括稀释氢氟酸DHF与氨水NH₄OH的混合溶液，其中，稀释氢氟酸DHF的浓度与温度的调配比为(100～500:1)/室温；所述氨水NH₄OH的浓度与温度的调配比为(50～400:1)/(35～65℃)。在本实施例的另一优选实施例中，采用稀释氢氟酸DHF与四甲基氢氧化铵TMAH的混合溶液，其中，所述稀释氢氟酸DHF的浓度与温度的调配比为(100～500:1)/室温，所述四甲基氢氧化铵TMAH的浓度与温度的调配比为(1～10％)/(35～65℃)。

如图20所示，在图19所示的结构的基础上，去除第一电容牺牲氧化层402、第二电容牺牲氧化层403及电容孔内的介电材料409，形成图20所示的电容孔形貌。在本实施例的一优选实施例中，同样采用湿法去除第一电容牺牲氧化层402、第二电容牺牲氧化层403及电容孔内的介电材料409。

实施例二

本实施例同样提供一种改善电容孔形貌的方法，其与实施例一的相同之处不再赘述。

本实施例与实施例一的不同之处在于：

在本实施例中，在执行上述步骤S03时，在形成的电容孔上部开口的侧壁、顶部及底部沉积阻挡层407，但是电容孔上部开口底部的阻挡层相对比较少，例如在本实施例的一优选实施例中，电容孔上部开口的底部仅覆盖极薄的一层阻挡层膜。这样，在后续蚀刻形成电容孔下部开口时，包括蚀刻电容孔下部开口底部的阻挡层的步骤。

虽然在本实施例中，形成电容下部开口时增加了电容孔上部开口底部的阻挡层的厚度，但是，由于电容孔上部开口的底部的阻挡层非常薄，因此，本实施例所述的方法中总的蚀刻深度H2相对于现有技术中的蚀刻深度H1也几乎少了一层氮化物(第二电容支撑层206)的厚度，现有技术中该厚度约为50～100nm。正因为少了该厚度，所以本实施例所述的方法蚀刻电容孔的难度变小了，由此本实施例形成的电容孔下部开口的大小也约为电容孔上部开口大小的80％～100％。

本发明提供的改善电容孔形貌的方法，在形成电容孔上部开口时，该电容孔上部开口的宽度大于所需的电容孔的宽度，然后通过在电容孔上部开口的侧壁上沉积多晶硅阻挡层实现开口的微缩得到所需的电容孔，如此可以降低光刻的难度，推迟多重曝光或者侧墙技术等来达到电容开口微缩的方式应用的世代。

在电容孔上部开口的侧壁上沉积阻挡层不仅实现了电容开口的微缩，所述阻挡层对Nitride/Oxide选择比较好，能够较好地保护电容孔侧壁，因此阻挡层所在区域开孔顶部形貌保持较好，电容孔顶部倾斜度就相对较小，电容顶部出现桥接的可能大大降低。

本发明所述方法是在蚀刻出电容孔之后，在相邻电容孔之间选择比蚀刻出沟槽后填充氮化物来形成电容孔之间的第二支撑层，这样在蚀刻电容孔时不需要增加支撑层作为第二支撑层，进一步降低了电容孔的蚀刻难度。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims

1.一种改善电容孔形貌的方法，其特征在于，所述方法至少包括以下步骤：

S03，在所述电容孔上部开口的侧壁和顶部沉积阻挡层；以及

2.根据权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：

3.根据权利要求1所述的方法，其特征在于，所述电容孔下部开口大小为所述电容孔上部开口大小的80％～100％。

4.根据权利要求1所述的方法，其特征在于，所述阻挡层包括5～10nm的多晶硅或非晶硅。

5.根据权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：

6.根据权利要求5所述的方法，其特征在于，在执行所述步骤S06之前，还包括以下步骤：

在沉积了所述电容下电极的所述电容孔内沉积介电材料，然后对顶部的介电材料进行化学机械抛光，保留所述电容孔内的介电材料。

7.根据权利要求5所述的方法，其特征在于，所述步骤S07还包括以下步骤：

8.根据权利要求5所述的方法，其特征在于，在所述步骤S07，沿所述开口打开所述第一电容支撑层之前，还包括去除剩余的所述硬掩膜、所述阻挡层以及所述第三电容牺牲氧化层的步骤。

9.根据权利要求8所述的方法，其特征在于，所述步骤S07之后，还包括去除所述至少一层电容牺牲氧化层及所述介电材料的步骤。