CN116801607A - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN116801607A CN116801607A CN202210237320.3A CN202210237320A CN116801607A CN 116801607 A CN116801607 A CN 116801607A CN 202210237320 A CN202210237320 A CN 202210237320A CN 116801607 A CN116801607 A CN 116801607A
- Authority
- CN
- China
- Prior art keywords
- isolation
- layer
- sub
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 230000015654 memory Effects 0.000 title claims abstract description 63
- 238000002955 isolation Methods 0.000 claims abstract description 186
- 238000005530 etching Methods 0.000 claims abstract description 115
- 239000003990 capacitor Substances 0.000 claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 239000000463 material Substances 0.000 claims description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及一种存储器及其形成方法。所述存储器的形成方法包括如下步骤：提供初始衬底；刻蚀所述初始衬底，形成多个电容孔、以及与多个所述电容孔一一连通且位于所述电容孔下方的多个凹槽；形成连通相邻的所述凹槽且填充满所述凹槽的隔离层，残留于所述隔离层下方的所述初始衬底作为衬底；形成电容器于所述电容孔内。本公开减少甚至是避免了电容器底部易发生漏电的问题，从而改善了存储器的电性能。
Description
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种存储器及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
但是，在现有的DRAM等存储器中，尤其是具有TOC(Transistor On Capacitor，电容器上晶体管)结构的存储器中，电容器底部易出现漏电的问题，从而降低了存储器的性能。
因此，如何减少电容器底部的漏电问题，从而改善存储器的电学性能，是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供的存储器及其形成方法，至少部分用于解决电容器底部易发生漏电的问题，从而改善存储器的电学性能。
根据一些实施例，本公开提供了一种存储器的形成方法包括如下步骤：
提供初始衬底；
刻蚀所述初始衬底，形成多个电容孔、以及与多个所述电容孔一一连通且位于所述电容孔下方的多个凹槽；
形成连通相邻的所述凹槽且填充满所述凹槽的隔离层，残留于所述隔离层下方的所述初始衬底作为衬底；
形成电容器于所述电容孔内。
在一些实施例中，形成多个电容孔、以及与多个所述电容孔一一连通且位于所述电容孔下方的多个凹槽的具体步骤包括：
刻蚀所述初始衬底，形成多个第一刻蚀槽，每个所述第一刻蚀槽沿第一方向延伸，且多个所述第一刻蚀槽彼此平行、并在第二方向上间隔排布，所述第一方向与所述第二方向均平行于所述初始衬底的顶面、且所述第一方向与所述第二方向正交；
刻蚀所述初始衬底，形成多个第二刻蚀槽，每个所述第二刻蚀槽沿所述第二方向延伸，且多个所述第二刻蚀槽彼此平行、并在所述第一方向上间隔排布，所述第二刻蚀槽底部和所述第一刻蚀槽底部残留的部分所述初始衬底作为所述衬底；
刻蚀所述第二刻蚀槽底部的所述初始衬底，在第一方向上，形成宽度大于所述第二刻蚀槽的所述凹槽；
连通所述第一刻蚀槽和所述第二刻蚀槽，形成所述电容孔。
在一些实施例中，形成多个第二刻蚀槽之前，还包括如下步骤：
形成填充满所述第一刻蚀槽的第一填充层。
在一些实施例中，形成宽度大于所述第二刻蚀槽的所述凹槽的具体步骤包括：
采用博世刻蚀工艺刻蚀所述第二刻蚀槽底部的所述初始衬底，形成所述凹槽。
在一些实施例中，连通所述第一刻蚀槽和所述第二刻蚀槽，形成所述电容孔的具体步骤包括：
形成填充满所述第二刻蚀槽和所述凹槽的第二填充层；
形成图案化的掩模层于所述初始衬底上方，所述掩模层中包括多个暴露所述第一刻蚀槽与所述第二刻蚀槽交叠区域的开口；
沿所述开口去除所述第一填充层和所述第二填充层，形成所述电容孔。
在一些实施例中，形成图案化的掩模层于所述初始衬底上方，所述掩模层中包括多个暴露所述第一刻蚀槽与所述第二刻蚀槽交叠区域的开口的具体步骤包括：
形成第一子掩模层于所述初始衬底上方；
刻蚀所述第一子掩模层，形成多个暴露所述第一填充层的第一子开口，每个所述第一子开口均沿所述第一方向延伸、且多个所述第一子开口沿所述第二方向间隔排布；
形成填充满所述第一子开口的第三填充层；
刻蚀所述第一子掩模层和所述第三填充层，形成多个暴露所述初始衬底的第二子开口，每个所述第二子开口均沿平行于所述第二方向的方向延伸、且多个所述第二子开口沿所述第一方向间隔排布；
填充第二子掩模层于所述第二子开口，形成包括所述第二子掩模层和残留的所述第一子掩模层的所述掩模层，所述掩模层中包括多个暴露所述第三填充层的开口；
沿所述开口去除所述第三填充层，暴露所述第一刻蚀槽与所述第二刻蚀槽的交叠区域。
在一些实施例中，相邻的所述电容孔之间残留的所述初始衬底作为第一隔离柱，且相邻的所述凹槽之间残留的所述初始衬底作为第二隔离柱；
在所述第一方向上，所述第二隔离柱的宽度为所述第一隔离柱的的宽度1/2～1/3，在所述第二方向上，所述第二隔离柱的宽度与所述第一隔离柱的宽度相等。
在一些实施例中，形成连通相邻的所述凹槽且填充满所述凹槽的隔离层的具体步骤包括：
沿所述开口氧化部分的所述第一隔离柱和全部的所述第二隔离柱，于所述电容孔的侧壁形成隔离侧墙、且相邻的所述凹槽之间形成第一子隔离层；
沿所述开口沉积第二子隔离层于所述凹槽内，形成包括所述第一子隔离层和所述第二子隔离层的所述隔离层。
在一些实施例中，沿所述开口沉积第二子隔离层于所述凹槽内的具体步骤包括：
沿所述开口沉积第二子隔离层于所述凹槽内和所述电容孔的底部，使得所述第二子隔离层的顶面位于所述第一隔离柱的底面之上。
在一些实施例中，所述初始衬底的材料为硅，所述第一子隔离层和所述第二子隔离层的材料均为二氧化硅。
在一些实施例中，形成电容器于所述电容孔内的具体步骤包括：
去除所述隔离侧墙；
形成覆盖所述电容孔侧壁的第一电极；
形成覆盖所述第一电极的表面、所述隔离层的顶面和所述掩模层的底面的电介质层；
形成覆盖所述电介质层的第二电极，以形成包括所述第一电极、所述电介质层和所述第二电极的所述电容器。
在一些实施例中，形成覆盖所述电介质层的所述第二电极之后，还包括如下步骤：
去除所述掩模层、并回刻蚀部分的所述第一电极、所述电介质层和所述第二电极，暴露所述第一隔离柱的上部；
形成包覆暴露的所述第一隔离柱的覆盖层。
在一些实施例中，形成包覆暴露的所述第一隔离柱的覆盖层之后，还包括如下步骤：
掺杂所述覆盖层中的所述第一隔离柱，形成晶体管的有源区。
根据另一些实施例，本公开还提供了一种存储器，包括：
衬底；
隔离层，位于所述衬底上方；
电容阵列，位于所述隔离层上方，包括多个电容器，每个所述电容器包括沿垂直于所述衬底的顶面的方向延伸的第一电极、覆盖于所述第一电极表面的电介质层、以及覆盖于所述电介质层表面的第二电极。
在一些实施例中，还包括：
第一隔离柱，位于相邻的两个所述电容器之间；
所述隔离层包括位于所述第一隔离柱与所述衬底之间的第一子隔离层、以及位于所述电容器下方的第二子隔离层。
在一些实施例中，所述第一子隔离层的材料与所述第二子隔离层的材料相同。
在一些实施例中，所述衬底的材料和所述第一隔离柱的材料均为硅，所述第一子隔离层的材料和所述第二子隔离层的材料均为二氧化硅。
在一些实施例中，所述第一电极覆盖所述第一隔离柱的侧壁，所述电介质层覆盖所述第一电极的表面和所述第二子隔离层的表面。
在一些实施例中，所述第一隔离柱的底面位于所述第一电极的底面之下。
在一些实施例中，还包括：
沟道区域，位于所述第一隔离柱上方；
栅极，环绕所述沟道区域设置。
本公开一些实施例提供的存储器及其形成方法，在形成电容器之前，先于用于形成电容器的电容孔的下方形成凹槽，并在形成连通相连的所述凹槽且填充满所述凹槽的隔离层之后，再于所述隔离层上方的电容孔中形成电容器，以通过所述隔离层电性隔离所述电容器的底部与衬底，减少甚至是避免了电容器底部易发生漏电的问题，从而改善了存储器的电性能。另外，相较于直接在衬底上通过沉积或者氧化工艺形成隔离层的方式，本公开提供的所述存储器的形成方法，将电容孔的形成工艺与隔离层的形成工艺融合，使得能够在形成电容孔的同时进行所述隔离层的形成工艺，所述隔离层直接形成于所述电容器下方，确保所述隔离层能够充分与电容器底部对准，在简化所述存储器的制造工艺、降低存储器的工艺难度的同时，能够进一步提高所述电容器与衬底的电性隔离效果。
附图说明
附图1是本公开具体实施方式中存储器的形成方法流程图；
附图2A-2Q是本公开具体实施方式在形成存储器的过程中主要的工艺结构示意图；
附图3是本公开具体实施方式中存储器的结构示意图。
具体实施方式
下面结合附图对本公开提供的存储器及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种存储器的形成方法，附图1是本公开具体实施方式中存储器的形成方法流程图，附图2A-附图2Q是本公开具体实施方式在形成存储器的过程中主要的工艺结构示意图。本具体实施方式中所述的存储器可以是但不限于DRAM存储器。如图1、图2A-图2Q所示，本具体实施方式提供的存储器的形成方法，包括如下步骤：
步骤S11，提供初始衬底20。
具体来说，所述初始衬底20可以是但不限于硅衬底，本具体实施方式以所述初始衬底20为硅衬底为例进行说明。在其他示例中，所述初始衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。
步骤S12，刻蚀所述初始衬底20，形成多个电容孔35、以及与多个所述电容孔35一一连通且位于所述电容孔35下方的多个凹槽24，残留于所述凹槽24下方的部分所述初始衬底作为衬底25。
在一些实施例中，形成多个电容孔35、以及与多个所述电容孔35一一连通且位于所述电容孔35下方的多个凹槽24的具体步骤包括：
刻蚀所述初始衬底20，形成多个第一刻蚀槽21，每个所述第一刻蚀槽21沿第一方向D1延伸，多个所述第一刻蚀槽21彼此平行、且在第二方向D2上间隔排布，所述第一方向D1与所述第二方向D2均平行于所述初始衬底20的顶面、且所述第一方向D1与所述第二方向D2正交，如图2A所示；
刻蚀所述初始衬底20，形成多个第二刻蚀槽23，每个所述第二刻蚀槽23沿所述第二方向D2延伸，多个所述第二刻蚀槽23彼此平行、且在所述第一方向D1上间隔排布；
刻蚀所述第二刻蚀槽23底部的所述初始衬底20，形成内径大于所述第二刻蚀槽23的所述凹槽24，如图2C所示；
连通所述第一刻蚀槽21和所述第二刻蚀槽23，形成所述电容孔35，如图2J所示。
具体来说，可以采用干法刻蚀工艺沿垂直于所述初始衬底20的顶面的方向(例如图2A中的第三方向D3)刻蚀所述初始衬底20，形成多个所述第一刻蚀槽21，每个所述第一刻蚀槽21沿第一方向D1延伸、且多个所述第一刻蚀槽21沿第二方向D2彼此平行并间隔排布。在刻蚀所述初始衬底20形成所述第一刻蚀槽21的过程中，可以通过控制刻蚀参数，例如刻蚀气体的剂量和/或刻蚀时间等刻蚀参数，使得在沿垂直于所述初始衬底20的顶面的方向上，所述第一刻蚀槽21未贯穿所述初始衬底20。
在一些实施例中，形成多个第二刻蚀槽23之前，还包括如下步骤：
形成填充满所述第一刻蚀槽21的第一填充层22，如图2B所示。
在一些实施例中，形成内径大于所述第二刻蚀槽23的所述凹槽24的具体步骤包括：
采用博世(Bosch)刻蚀工艺刻蚀所述第二刻蚀槽23底部的所述初始衬底20，形成所述凹槽24，如图2C所示。
具体来说，为了避免在刻蚀所述初始衬底20形成所述第二刻蚀槽23时出现坍塌或者倾倒现象，在形成所述第二刻蚀槽23之前，还可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺沉积二氧化硅等绝缘材料于所述第一刻蚀槽21内，形成填充满所述第一刻蚀槽21的所述第一填充层22，如图2B所示。之后，可以采用干法刻蚀工艺沿垂直于所述初始衬底20的顶面的方向(例如图2A中的第三方向D3)刻蚀所述初始衬底20，形成多个第二刻蚀槽23，每个所述第二刻蚀槽23沿所述第二方向D2延伸，多个所述第二刻蚀槽23沿所述第一方向D1彼此平行并间隔排布，即所述第二刻蚀槽23在沿垂直于所述初始衬底20的顶面方向上的投影与所述第一刻蚀槽21在沿垂直于所述初始衬底20的顶面方向上的投影正交。之后，采用博世刻蚀工艺沿所述第一刻蚀槽21继续刻蚀所述第二刻蚀槽23底部的所述初始衬底20，从而形成与所述第二刻蚀槽23的底部连通、且内径大于所述第二刻蚀槽23的所述凹槽24。由于所述凹槽24的内径大于所述第二刻蚀槽23的内径，因此，在沿所述第一方向D1上，相邻所述第二刻蚀槽23之间残留的所述初始衬底20(即第一隔离柱31)的宽度大于相邻所述凹槽24之间残留的所述初始衬底20(即第二隔离柱32)的宽度。
本具体实施方式是以在形成所述第二刻蚀槽23之后、再采用博世刻蚀工艺来形成所述凹槽24，以简化所述存储器的形成工艺。在其他具体实施方式中，本领域技术人员也可以根据需要选择其他刻蚀工艺来形成所述第二刻蚀槽23、以及与所述第二刻蚀槽23连通的所述凹槽24。
在一些实施例中，连通所述第一刻蚀槽21和所述第二刻蚀槽23，形成所述电容孔35的具体步骤包括：
形成填充满所述第二刻蚀槽23和所述凹槽24的第二填充层26，如图2D所示；
形成图案化的掩模层于所述初始衬底20上方，所述掩模层中包括多个暴露所述第一刻蚀槽21与所述第二刻蚀槽23交叠区域的开口45，如图2I所示；
沿所述开口45去除所述第一填充层22和所述第二填充层26，形成所述电容孔35，如图2J所示。
具体来说，可以通过选择合适的所述第一填充层22的材料和所述第二填充层26的材料，从而可以通过选择性刻蚀去除所述第一填充层22和所述第二填充层26，在所述初始衬底20内部连通所述第一刻蚀槽21和所述第二刻蚀槽23。
在一些实施例中，形成图案化的掩模层于所述初始衬底20上方，所述掩模层中包括多个暴露所述第一刻蚀槽21与所述第二刻蚀槽23交叠区域的开口45的具体步骤包括：
形成第一子掩模层27于所述初始衬底20上方，如图2E所示；
刻蚀所述第一子掩模层27，形成多个暴露所述第一填充层22的第一子开口28，每个所述第一子开口28均沿所述第一方向D1延伸、且多个所述第一子开口28沿所述第二方向D2平行排布，如图2F所示；
形成填充满所述第一子开口28的第三填充层39，如图2G所示；
刻蚀所述第一子掩模层27和所述第三填充层39，形成多个暴露所述初始衬底20的第二子开口30，每个所述第二子开口30均沿平行于所述第二方向D2的方向延伸、且多个所述第二子开口30沿所述第一方向D1平行排布，如图2H所示；
填充第二子掩模层33于所述第二子开口30，形成包括所述第二子掩模层33和残留的所述第一子掩模层27的所述掩模层，所述掩模层中包括多个暴露所述第三填充层39的开口45，如图2I所示；
沿所述开口45去除所述第三填充层39，暴露所述第一刻蚀槽21与所述第二刻蚀槽23的交叠区域。
具体来说，在形成填充满所述第二刻蚀槽23和所述凹槽24的所述第二填充层26之后，沉积氮化硅等硬掩模材料或者碳等有机掩模材料于所述初始衬底20的顶面，形成所述第一子掩模层27，如图2E所示。所述第一子掩模层27一方面用作后续去除所述第一填充层22和所述第二填充层26的掩模；另一方面还用于支撑相邻所述第二刻蚀槽23之间的所述第一隔离柱31，避免后续在去除所述第一填充层22和所述第二填充层26的过程中出现倾倒或者坍塌。接着，可以采用刻蚀形成所述第一刻蚀槽21的同一掩模刻蚀所述第一子掩模层27，形成多个暴露所述第一填充层22的第一子开口28，每个所述第一子开口28均沿所述第一方向D1延伸、且多个所述第一子开口28沿所述第二方向D2平行排布，如图2F所示。之后，填充所述第一子开口28，形成所述第三填充层39，如图2G所示。然后，刻蚀所述第一子掩模层27和所述第三填充层39，形成多个暴露所述初始衬底20的第二子开口30，每个所述第二子开口30均沿平行于所述第二方向D2的方向延伸，多个所述第二子开口30沿所述第一方向D1彼此平行并间隔排布，如图2H所示。填充氮化物材料(例如氮化硅材料)的第二子掩模层33于所述第二子开口30，形成包括所述第二子掩模层33和残留的所述第一子掩模层27的所述掩模层。在沿平行于所述初始衬底20的顶面的方向上，残留的所述第一子掩模层27与所述第二子掩模层33相交，从而形成多个暴露所述第三填充层39的所述开口45，如图2I所示。采用刻蚀工艺沿所述开口45去除所述第三填充层39、所述第一填充层22和所述第二填充层26，从而连通所述初始衬底20内部的所述第一刻蚀槽21和所述第二刻蚀槽23，形成所述电容孔35，如图2J所示。
在一实施例中，所述第一填充层22的材料、所述第二填充层26的材料和所述第三填充层39的材料均相同，例如所述第一填充层22的材料、所述第二填充层26的材料和所述第三填充层39的材料均为二氧化硅，以便于通过一步刻蚀工艺同时去除所述第一填充层22、所述第二填充层26和所述第三填充层39，从而进一步简化存储器的制造工艺。
步骤S13，形成连通相邻的所述凹槽24且填充满所述凹槽24的隔离层，残留于所述隔离层下方的所述初始衬底20作为衬底25，如图2M所示。
在一些实施例中，相邻的所述电容孔35之间残留的所述初始衬底20作为第一隔离柱31，且相邻的所述凹槽24之间残留的所述初始衬底20作为第二隔离柱32，如图2J所示；
在所述第一方向D1上，所述第二隔离柱32的宽度为所述第一隔离柱31的宽度的1/2～1/3，在所述第二方向D2上，所述第二隔离柱32的宽度与所述第一隔离柱31的宽度相等。
具体来说，通过将所述凹槽24的内径设置为大于其上方的所述电容孔35的内径，从而使得相邻所述凹槽24之间的所述第二隔离柱32在所述第一方向D1上的宽度小于相邻所述电容孔35之间的所述第一隔离柱31在所述第一方向上的宽度，以便于后续能够充分对所述第二隔离柱32进行改性处理，以便于后续能够充分隔离所述衬底25与电容器。同时，所述第二隔离柱32的宽度也不宜过小，因为所述第二隔离柱32的宽度过小则不能稳定的支撑所述第二隔离柱32上方的所述第一隔离柱31。
在一些实施例中，形成连通相邻的所述凹槽24且填充满所述凹槽24的隔离层的具体步骤包括：
沿所述开口45氧化部分的所述第一隔离柱31和全部的所述第二隔离柱32，于所述电容孔35的侧壁形成隔离侧墙37、且相邻的所述凹槽24之间形成第一子隔离层36，如图2K所示；
沿所述开口45沉积第二子隔离层38于所述凹槽24内，形成包括所述第一子隔离层36和所述第二子隔离层38的所述隔离层，如图2M所示。
在一些实施例中，所述初始衬底20的材料为硅，所述第一子隔离层36和所述第二子隔离层38的材料均为二氧化硅。
以下以所述初始衬底20的材料为硅、所述第一子隔离层36和所述第二子隔离层38的材料均为二氧化硅为例进行说明。举例来说，原位氧化(例如原位水汽生成)所述第一隔离柱31、所述第二隔离柱32、以及所述凹槽24底部的部分所述初始衬底20，由于所述第一隔离柱31在所述第一方向D1上的宽度大于所述第二隔离柱32在所述第一方向D1的宽度，因此，能够通过控制氧化参数(例如氧化时间、氧化剂用量等)，使得所述第二隔离柱32能够完全氧化、所述第一隔离柱31仅表面被氧化，从而形成覆盖所述电容孔35侧壁的所述隔离侧墙37、以及位于相邻的所述凹槽24之间且覆盖所述凹槽24的底面的所述第一子隔离层36，如图2K所示。之后，沿所述开口45沉积二氧化硅材料于所述电容孔35和所述凹槽24内，形成填充满所述开口45、所述电容孔35和所述凹槽24的所述第二子隔离层38，如图2L所示。接着，回刻蚀部分的所述第二子隔离层38、并去除部分的所述隔离侧墙37，暴露所述第一隔离柱31，且使得残留的所述第二子隔离层38填充满所述凹槽24，如图2M所示。
在一些实施例中，沿所述开口45沉积第二子隔离层38于所述凹槽24内的具体步骤包括：
沿所述开口45沉积第二子隔离层38于所述凹槽24内和所述电容孔35的底部，使得所述第二子隔离层38的顶面位于所述第一隔离柱31的底面之上。
具体来说，在回刻蚀部分的所述第二子隔离层38时，通过控制回刻蚀的参数条件，使得残留的所述第二子隔离层38的顶面位于所述第一隔离柱31的底面之上，从而充分隔离相邻的电容器，避免相邻所述电容器之间的漏电。
本具体实施方式是以氧化所述第二隔离柱32来形成所述第一子隔离层36为例进行说明。在其他具体实施方式中，也可以采用其他改性方式来处理所述第二隔离柱32以形成所述第一子隔离层36。其中，其他改性方式可以是但不限于掺杂方式。
步骤S14，形成电容器于所述电容孔35内，如图2O所示。
在一些实施例中，形成电容器于所述电容孔35内的具体步骤包括：
去除所述隔离侧墙37；
形成覆盖所述电容孔35侧壁的第一电极40，如图2N所示；
形成覆盖所述第一电极40的表面、所述隔离层的顶面和所述掩模层的底面的电介质层41；
形成覆盖所述电介质层41的第二电极42，以形成包括所述第一电极40、所述电介质层41和所述第二电极42的所述电容器，如图2O所示。
具体来说，可以采用原子层沉积工艺选择性的沉积第一导电材料于所述电容孔35的侧壁、而不沉积于所述电容孔35的底面，从而无需进行电容孔底部第一导电材料的去除步骤，有助于进一步简化所述存储器的形成工艺。之后，采用原子层沉积工艺沉积所述电介质层41于所述第一电极40的表面、所述隔离层的表面和所述掩模层的底面。接着，形成覆盖所述电介质层41的第二电极42。其中，所述第一电极40的材料和所述第二电极42的材料可以均为Ru、RuO2或者TiN，以增强所述电容器的导电性能。所述电介质层41的材料可以为STO(钛酸锂SrTiO3)、Al2O3、ZrO、HfO2中的一种或者两种以上的组合。
在一些实施例中，形成覆盖所述电介质层41的所述第二电极42之后，还包括如下步骤：
去除所述掩模层、并回刻蚀部分的所述第一电极40、所述电介质层41和所述第二电极42，暴露所述第一隔离柱31的上部，如图2P所示，图2P是图2O中所述第一方向D1和所述第二方向D3所在平面的截面示意图；
形成包覆暴露的所述第一隔离柱31的覆盖层44，如图2Q所示。
在一些实施例中，形成包覆暴露的所述第一隔离柱31的覆盖层44之后，还包括如下步骤：
掺杂所述覆盖层44中的所述第一隔离柱31，形成晶体管的有源区。
具体来说，在形成所述电容器之后，去除所述掩模层，并回刻蚀部分的所述电容器，暴露预设高度的所述第一隔离柱31的上部，并于相邻的所述第一隔离柱31之间形成间隔槽43，如图2P所示。之后，沉积二氧化硅等绝缘材料于所述间隔槽43内，形成填充满所述间隔槽43的所述覆盖层44，如图2Q所示。之后，通过对被所述覆盖层44包覆的所述第一隔离柱31进行掺杂，形成有源区，以形成TOC(Transistor on Capacitor，晶体管上电容器)结构。所述有源区中包括沟道区域、以及沿垂直于所述衬底25的顶面的方向(例如图2Q中的第三方向D3)分布于所述沟道区域相对两侧的源极区和漏极区，所述漏极区与所述电容器电连接，所述源极区用于与位线连接，从而可以将所述位线设置在所述电容器的上方，在减小位线电阻的同时，能够减低存储器的制造工艺难度，并降低单个存储器的占用面积，提高存储器的集成度。
本具体实施方式还提供了一种存储器，附图3是本公开具体实施方式中存储器的结构示意图。本具体实施方式提供的所述存储器可以采用如图1、图2A-图2Q所示的存储器的形成方法形成。如图3所示，所述存储器包括：
衬底25；
隔离层，位于所述衬底25上方；
电容阵列，位于所述隔离层上方，包括多个电容器，每个所述电容器包括沿垂直于所述衬底25的顶面的方向延伸的第一电极40、覆盖于所述第一电极40表面的电介质层41、以及覆盖于所述电介质层41表面的第二电极42。
在一些实施例中，所述存储器还包括：
第一隔离柱31，位于相邻的两个所述电容器之间；
所述隔离层包括位于所述第一隔离柱31与所述衬底25之间的第一子隔离层36、以及位于所述电容器下方的第二子隔离层38。
在一些实施例中，所述第一子隔离层36的材料与所述第二子隔离层38的材料相同。
在一些实施例中，所述衬底25的材料和所述第一隔离柱31的材料均为硅，所述第一子隔离层36的材料和所述第二子隔离层38的材料均为二氧化硅。
在一些实施例中，所述第一电极40覆盖所述第一隔离柱31的侧壁，所述电介质层41覆盖所述第一电极40的表面和所述第二子隔离层38的表面。
在一些实施例中，所述第一隔离柱31的底面位于所述第一电极40的底面之下。
在一些实施例中，所述存储器还包括：
沟道区域，位于所述第一隔离柱31上方；
栅极，环绕所述沟道区域设置。
本具体实施方式一些实施例提供的存储器及其形成方法，在形成电容器之前，先于用于形成电容器的电容孔的下方形成凹槽，并在形成连通相连的所述凹槽且填充满所述凹槽的隔离层之后，再于所述隔离层上方的电容孔中形成电容器，以通过所述隔离层电性隔离所述电容器的底部与衬底，减少甚至是避免了电容器底部易发生漏电的问题，从而改善了存储器的电性能。另外，相较于直接在衬底上通过沉积或者氧化工艺形成隔离层的方式，本公开提供的所述存储器的形成方法，将电容孔的形成工艺与隔离层的形成工艺融合，使得能够在形成电容孔的同时进行所述隔离层的形成工艺，所述隔离层直接形成于所述电容器下方，确保所述隔离层能够充分与电容器底部对准，在简化所述存储器的制造工艺、降低存储器的工艺难度的同时，能够进一步提高所述电容器与衬底的电性隔离效果。
以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。
Claims (20)
1.一种存储器的形成方法，其特征在于，包括如下步骤：
提供初始衬底；
刻蚀所述初始衬底，形成多个电容孔、以及与多个所述电容孔一一连通且位于所述电容孔下方的多个凹槽；
形成连通相邻的所述凹槽且填充满所述凹槽的隔离层，残留于所述隔离层下方的所述初始衬底作为衬底；
形成电容器于所述电容孔内。
2.根据权利要求1所述的存储器的形成方法，其特征在于，形成多个电容孔、以及与多个所述电容孔一一连通且位于所述电容孔下方的多个凹槽的具体步骤包括：
刻蚀所述初始衬底，形成多个第一刻蚀槽，每个所述第一刻蚀槽沿第一方向延伸，且多个所述第一刻蚀槽彼此平行、并在第二方向上间隔排布，所述第一方向与所述第二方向均平行于所述初始衬底的顶面、且所述第一方向与所述第二方向正交；
刻蚀所述初始衬底，形成多个第二刻蚀槽，每个所述第二刻蚀槽沿所述第二方向延伸，且多个所述第二刻蚀槽彼此平行、并在所述第一方向上间隔排布；
刻蚀所述第二刻蚀槽底部的所述初始衬底，在第一方向上，形成宽度大于所述第二刻蚀槽的所述凹槽；
连通所述第一刻蚀槽和所述第二刻蚀槽，形成所述电容孔。
3.根据权利要求2所述的存储器的形成方法，其特征在于，形成多个第二刻蚀槽之前，还包括如下步骤：
形成填充满所述第一刻蚀槽的第一填充层。
4.根据权利要求3所述的存储器的形成方法，其特征在于，形成宽度大于所述第二刻蚀槽的所述凹槽的具体步骤包括：
采用博世刻蚀工艺刻蚀所述第二刻蚀槽底部的所述初始衬底，形成所述凹槽。
5.根据权利要求3所述的存储器的形成方法，其特征在于，连通所述第一刻蚀槽和所述第二刻蚀槽，形成所述电容孔的具体步骤包括：
形成填充满所述第二刻蚀槽和所述凹槽的第二填充层；
形成图案化的掩模层于所述初始衬底上方，所述掩模层中包括多个暴露所述第一刻蚀槽与所述第二刻蚀槽交叠区域的开口；
沿所述开口去除所述第一填充层和所述第二填充层，形成所述电容孔。
6.根据权利要求5所述的存储器的形成方法，其特征在于，形成图案化的掩模层于所述初始衬底上方，所述掩模层中包括多个暴露所述第一刻蚀槽与所述第二刻蚀槽交叠区域的开口的具体步骤包括：
形成第一子掩模层于所述初始衬底上方；
刻蚀所述第一子掩模层，形成多个暴露所述第一填充层的第一子开口，每个所述第一子开口均沿所述第一方向延伸、且多个所述第一子开口沿所述第二方向间隔排布；
形成填充满所述第一子开口的第三填充层；
刻蚀所述第一子掩模层和所述第三填充层，形成多个暴露所述初始衬底的第二子开口，每个所述第二子开口均沿平行于所述第二方向的方向延伸、且多个所述第二子开口沿所述第一方向间隔排布；
填充第二子掩模层于所述第二子开口，形成包括所述第二子掩模层和残留的所述第一子掩模层的所述掩模层，所述掩模层中包括多个暴露所述第三填充层的开口；
沿所述开口去除所述第三填充层，暴露所述第一刻蚀槽与所述第二刻蚀槽的交叠区域。
7.根据权利要求6所述的存储器的形成方法，其特征在于，相邻的所述电容孔之间残留的所述初始衬底作为第一隔离柱，且相邻的所述凹槽之间残留的所述初始衬底作为第二隔离柱；
在所述第一方向上，所述第二隔离柱的宽度为所述第一隔离柱的宽度的1/2～1/3，在所述第二方向上，所述第二隔离柱的宽度与所述第一隔离柱的宽度相等。
8.根据权利要求7所述的存储器的形成方法，其特征在于，形成连通相邻的所述凹槽且填充满所述凹槽的隔离层的具体步骤包括：
沿所述开口氧化部分的所述第一隔离柱和全部的所述第二隔离柱，于所述电容孔的侧壁形成隔离侧墙、且相邻的所述凹槽之间形成第一子隔离层；沿所述开口沉积第二子隔离层于所述凹槽内，形成包括所述第一子隔离层和所述第二子隔离层的所述隔离层。
9.根据权利要求8所述的存储器的形成方法，其特征在于，沿所述开口沉积第二子隔离层于所述凹槽内的具体步骤包括：
沿所述开口沉积第二子隔离层于所述凹槽内和所述电容孔的底部，使得所述第二子隔离层的顶面位于所述第一隔离柱的底面之上。
10.根据权利要求8所述的存储器的形成方法，其特征在于，所述初始衬底的材料为硅，所述第一子隔离层和所述第二子隔离层的材料均为二氧化硅。
11.根据权利要求8所述的存储器的形成方法，其特征在于，形成电容器于所述电容孔内的具体步骤包括：
去除所述隔离侧墙；
形成覆盖所述电容孔侧壁的第一电极；
形成覆盖所述第一电极的表面、所述隔离层的顶面和所述掩模层的底面的电介质层；
形成覆盖所述电介质层的第二电极，以形成包括所述第一电极、所述电介质层和所述第二电极的所述电容器。
12.根据权利要求11所述的存储器的形成方法，其特征在于，形成覆盖所述电介质层的所述第二电极之后，还包括如下步骤：
去除所述掩模层、并回刻蚀部分的所述第一电极、所述电介质层和所述第二电极，暴露所述第一隔离柱的上部；
形成包覆暴露的所述第一隔离柱的覆盖层。
13.根据权利要求12所述的存储器的形成方法，其特征在于，形成包覆暴露的所述第一隔离柱的覆盖层之后，还包括如下步骤：
掺杂所述覆盖层中的所述第一隔离柱，形成晶体管的有源区。
14.一种存储器，其特征在于，包括：
衬底；
隔离层，位于所述衬底上方；
电容阵列，位于所述隔离层上方，包括多个电容器，每个所述电容器包括沿垂直于所述衬底的顶面的方向延伸的第一电极、覆盖于所述第一电极表面的电介质层、以及覆盖于所述电介质层表面的第二电极。
15.根据权利要求14所述的存储器，其特征在于，还包括：
第一隔离柱，位于相邻的两个所述电容器之间；
所述隔离层包括位于所述第一隔离柱与所述衬底之间的第一子隔离层、以及位于所述电容器下方的第二子隔离层。
16.根据权利要求15所述的存储器，其特征在于，所述第一子隔离层的材料与所述第二子隔离层的材料相同。
17.根据权利要求16所述的存储器，其特征在于，所述衬底的材料和所述第一隔离柱的材料均为硅，所述第一子隔离层的材料和所述第二子隔离层的材料均为二氧化硅。
18.根据权利要求17所述的存储器，其特征在于，所述第一电极覆盖所述第一隔离柱的侧壁，所述电介质层覆盖所述第一电极的表面和所述第二子隔离层的表面。
19.根据权利要求16所述的存储器，其特征在于，所述第一隔离柱的底面位于所述第一电极的底面之下。
20.根据权利要求15所述的存储器，其特征在于，还包括：
沟道区域，位于所述第一隔离柱上方；
栅极，环绕所述沟道区域设置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210237320.3A CN116801607A (zh) | 2022-03-10 | 2022-03-10 | 存储器及其形成方法 |
| PCT/CN2022/086255 WO2023168778A1 (zh) | 2022-03-10 | 2022-04-12 | 存储器及其形成方法 |
| US17/805,966 US20230292485A1 (en) | 2022-03-10 | 2022-06-08 | Memory and memory forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210237320.3A CN116801607A (zh) | 2022-03-10 | 2022-03-10 | 存储器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116801607A true CN116801607A (zh) | 2023-09-22 |
Family
ID=87937057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210237320.3A Pending CN116801607A (zh) | 2022-03-10 | 2022-03-10 | 存储器及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116801607A (zh) |
| WO (1) | WO2023168778A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108927A (ja) * | 2009-11-19 | 2011-06-02 | Elpida Memory Inc | 半導体装置の製造方法 |
| CN112018089B (zh) * | 2019-05-31 | 2023-05-26 | 芯恩（青岛）集成电路有限公司 | 半导体电容器及其制作方法 |
| CN112420722B (zh) * | 2019-08-22 | 2022-06-10 | 长鑫存储技术有限公司 | 埋入式栅极结构及半导体存储器的形成方法 |
| CN112750783A (zh) * | 2019-10-31 | 2021-05-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN112908968B (zh) * | 2019-12-03 | 2022-06-10 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
| CN113659075B (zh) * | 2020-05-12 | 2023-07-11 | 长鑫存储技术有限公司 | 电容打开孔的形成方法和存储器电容的形成方法 |
| CN114068539A (zh) * | 2020-07-31 | 2022-02-18 | 中国科学院微电子研究所 | 半导体电容器结构及其制造方法、存储器、电子设备 |
-
2022
- 2022-03-10 CN CN202210237320.3A patent/CN116801607A/zh active Pending
- 2022-04-12 WO PCT/CN2022/086255 patent/WO2023168778A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023168778A1 (zh) | 2023-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337203B2 (en) | Semiconductor device with line-type air gaps and method for fabricating the same | |
| KR100799152B1 (ko) | 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법 | |
| US20120205779A1 (en) | Semiconductor devices including capacitors and metal contacts, and methods of fabricating the same | |
| JP2008072106A (ja) | メモリセルアレイおよびその形成方法 | |
| KR100689712B1 (ko) | 반도체 메모리 소자의 제조방법 및 그 구조 | |
| CN113314669B (zh) | 双面电容结构及其形成方法 | |
| CN112447603B (zh) | 半导体存储器的形成方法 | |
| CN116113231A (zh) | 半导体结构及其制作方法 | |
| US20210335993A1 (en) | Method for forming semiconductor structure and semiconductor structure | |
| CN112397509A (zh) | 电容阵列结构及其形成方法、半导体存储器 | |
| US20100155802A1 (en) | Semiconductor device and method of forming semiconductor device | |
| US20230005919A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| CN116801607A (zh) | 存储器及其形成方法 | |
| CN115188714A (zh) | 存储器及其形成方法 | |
| US20230292485A1 (en) | Memory and memory forming method | |
| CN115020408A (zh) | 半导体结构及其形成方法 | |
| CN113764580A (zh) | 双面电容结构及其形成方法 | |
| US20230422466A1 (en) | Semiconductor structure and formation method thereof | |
| CN117529103B (zh) | 半导体结构及其形成方法 | |
| CN117529105B (zh) | 半导体结构及其形成方法 | |
| WO2023245716A1 (zh) | 半导体结构及其形成方法 | |
| US20230411412A1 (en) | Semiconductor structure and forming method thereof | |
| EP4277448A1 (en) | Memory and method for forming same | |
| CN116997176A (zh) | 半导体结构及其形成方法 | |
| CN118678690A (zh) | 三维存储器结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |