CN117577623A - 电容器结构及其形成方法 - Google Patents
电容器结构及其形成方法 Download PDFInfo
- Publication number
- CN117577623A CN117577623A CN202210929342.6A CN202210929342A CN117577623A CN 117577623 A CN117577623 A CN 117577623A CN 202210929342 A CN202210929342 A CN 202210929342A CN 117577623 A CN117577623 A CN 117577623A
- Authority
- CN
- China
- Prior art keywords
- segments
- layer
- finger
- electrode
- parallel along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000011218 segmentation Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000003860 storage Methods 0.000 abstract description 27
- 238000000206 photolithography Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
一种电容器结构及其形成方法，其中结构包括：包括：若干中间电极层，每层中间电极层包括：第一中间电极端和第二中间电极端；位于第一中间电极端和第二中间电极端之间的若干第一中间指状极板，第一中间指状极板包括：若干第一分割段和若干第二分割段；相邻上下层的第一分割段和第二分割段具有正对区域。由于第一分割段和第二分割段之间的间隙可通过光刻工艺控制在较小的范围，因此能够保证第一分割段和第二分割段之间、以及第一指状插塞和第二指状插塞之间具有较大的存储密度，以此提升电容器结构的存储密度。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种电容器结构及其形成方法。
背景技术
在半导体集成电路中，与晶体管电路制作在同一芯片上的集成电容被广泛地应用。其形式主要有金属-绝缘体-金属(metal-insulator-metal，MIM)电容和金属-氧化物-金属(metal-oxide-metal，MOM)电容两种。其中，MIM电容使用上下层金属作为电容极板，制作MIM电容一般需要新增光刻层次，同时电容介质层击穿电压与电容大小是无法调和的矛盾量，而且平板电容一般都需要较大的面积，不利于器件的集成。而MOM电容采用指状结构和叠层相结合的方法可以在相对较小的面积上制作容量更大的电容。此外，在制作 MOM电容时，无需额外的光刻胶层和掩模，从而制作工艺相对于MIM电容也更简单，成本更低。
然而，现有技术的MOM电容的存储密度仍有待提升。
发明内容
本发明解决的技术问题是提供一种电容器结构及其形成方法，以提升电容器结构的存储密度。
为解决上述技术问题，本发明的技术方案提供一种电容器结构，包括：衬底；位于所述衬底上的介质层；位于所述介质层内的若干中间电极层，其中，每层所述中间电极层包括：沿第一方向平行排布的第一中间电极端和第二中间电极端；位于所述第一中间电极端和所述第二中间电极端之间，且沿第二方向平行排布的若干第一中间指状极板，所述第一方向与所述第二方向垂直，其中，所述第一中间指状极板包括：沿所述第一方向平行交替排布的若干第一分割段和若干第二分割段，在相邻的所述中间电极层之间，位于上层中的所述第一分割段与位于下层中对应相邻的所述第一分割段和所述第二分割段具有正对区域，若干相对应的所述第一分割段沿竖直方向的排布呈阶梯状，位于上层中的所述第二分割段与位于下层中对应相邻的所述第二分割段和所述第一分割段具有正对区域，若干相对应的所述第二分割段沿竖直方向的排布呈阶梯状；若干所述中间电极层中具有正对区域的所述第一分割段通过若干第一指状插塞连接；若干所述中间电极层中具有正对区域的所述第二分割段通过若干第二指状插塞连接。
可选的，还包括：位于所述介质层内的底层电极层和顶层电极层，所述底层电极层、顶层电极层和若干中间电极层重复堆叠且连接，若干所述中间电极层位于所述底层电极层和所述顶层电极层之间，所述介质层覆盖所述底层电极层、顶层电极层以及中间电极层。
可选的，所述底层电极层包括：沿所述第一方向平行排布的第一底层电极端和第二底层电极端；分别与所述第一底层电极端连接的若干沿所述第二方向平行排布第一底层指状极板；分别与所述第二底层电极端连接的若干沿所述第二方向平行排布的第二底层指状极板，且若干所述第一底层指状极板和若干所述第二底层指状极板交叉排布。
可选的，所述顶层电极层包括：沿所述第一方向平行排布的第一顶层电极端和第二顶层电极端；分别与所述第一顶层电极端连接的若干沿所述第二方向平行排布第一顶层指状极板；分别与所述第二顶层电极端连接的若干沿所述第二方向平行排布的第二顶层指状极板，且若干所述第一顶层指状极板和若干所述第二顶层指状极板交叉排布。
可选的，所述第一底层电极端、第一中间电极端以及第一顶层电极端通过若干第一端部插塞依次连接；所述第二底层电极端、第二中间电极端以及第二顶层电极端通过若干第二端部插塞依次连接；若干所述中间电极层中具有正对区域的所述第一分割段通过若干第一指状插塞与所述第一底层指状极板连接；若干所述中间电极层中具有正对区域的所述第二分割段通过若干第二指状插塞与所述第二顶层指状极板连接。
可选的，每层所述中间电极层还包括：位于所述第一中间电极端和所述第二中间电极端之间，且沿所述第二方向平行排布的若干第二中间指状极板，若干所述第一中间指状极板与若干所述第二中间指状极板沿所述第二方向平行交替排布。
可选的，所述第二中间指状极板包括：沿所述第一方向平行交替排布的若干第三分割段和若干第四分割段，在相邻的所述中间电极层之间，位于上层中的所述第三分割段与位于下层中对应相邻的所述第三分割段和所述第四分割段具有正对区域，位于上层中的所述第四分割段与位于下层中对应相邻的所述第四分割段和所述第三分割段具有正对区域。
可选的，在每层的所述中间电极层中，若干所述第一分割段和若干所述第三分割段沿所述第二方向平行交替排布，若干所述第二分割段和若干所述第四分割段沿所述第二方向平行交替排布；若干所述中间电极层中具有正对区域的所述第三分割段通过若干第三指状插塞与所述第二底层指状极板连接；若干所述中间电极层中具有正对区域的所述第四分割段通过若干第四指状插塞与所述第一顶层指状极板连接。
可选的，所述第一中间指状极板中相邻的所述第一分割段和所述第二分割段之间的间距为30纳米～200纳米。
可选的，所述第二中间指状极板中相邻的所述第三分割段和所述第四分割段之间的间距为30纳米～200纳米。
可选的，每层的相邻所述第一指状插塞和所述第二指状插塞的间距为： 50纳米～500纳米。
可选的，每层的相邻所述第三指状插塞和所述第四指状插塞的间距为： 50纳米～500纳米。
可选的，所述介质层的材料包括：低K介电材料；所述低K介电材料包括：氧化硅、氮化硅或氮氧化硅。
相应的，本技术方案中还提供一种电容器结构的形成方法，包括：提供衬底；在所述衬底上形成介质层，所述介质层内具有若干中间电极层，其中，每层所述中间电极层包括：沿第一方向平行排布的第一中间电极端和第二中间电极端；位于所述第一中间电极端和所述第二中间电极端之间，且沿第二方向平行排布的若干第一中间指状极板，所述第一方向与所述第二方向垂直，其中，所述第一中间指状极板包括：沿所述第一方向平行交替排布的若干第一分割段和若干第二分割段，在相邻的所述中间电极层之间，位于上层中的所述第一分割段与位于下层中对应相邻的所述第一分割段和所述第二分割段具有正对区域，若干相对应的所述第一分割段沿竖直方向的排布呈阶梯状，位于上层中的所述第二分割段与位于下层中对应相邻的所述第二分割段和所述第一分割段具有正对区域，若干相对应的所述第二分割段沿竖直方向的排布呈阶梯状；若干所述中间电极层中具有正对区域的所述第一分割段通过若干第一指状插塞连接；若干所述中间电极层中具有正对区域的所述第二分割段通过若干第二指状插塞连接。
可选的，所述介质层内还具有底层电极层和顶层电极层，所述底层电极层、顶层电极层和若干中间电极层重复堆叠且连接，若干所述中间电极层位于所述底层电极层和所述顶层电极层之间，所述介质层覆盖所述底层电极层、顶层电极层以及中间电极层。
可选的，所述底层电极层包括：沿所述第一方向平行排布的第一底层电极端和第二底层电极端；分别与所述第一底层电极端连接的若干沿所述第二方向平行排布第一底层指状极板；分别与所述第二底层电极端连接的若干沿所述第二方向平行排布的第二底层指状极板，且若干所述第一底层指状极板和若干所述第二底层指状极板交叉排布。
可选的，所述顶层电极层包括：沿所述第一方向平行排布的第一顶层电极端和第二顶层电极端；分别与所述第一顶层电极端连接的若干沿所述第二方向平行排布第一顶层指状极板；分别与所述第二顶层电极端连接的若干沿所述第二方向平行排布的第二顶层指状极板，且若干所述第一顶层指状极板和若干所述第二顶层指状极板交叉排布。
可选的，所述第一底层电极端、第一中间电极端以及第一顶层电极端通过若干第一端部插塞依次连接；所述第二底层电极端、第二中间电极端以及第二顶层电极端通过若干第二端部插塞依次连接；若干所述中间电极层中具有正对区域的所述第一分割段通过若干第一指状插塞与所述第一底层指状极板连接；若干所述中间电极层中具有正对区域的所述第二分割段通过若干第二指状插塞与所述第二顶层指状极板连接。
可选的，每层所述中间电极层还包括：位于所述第一中间电极端和所述第二中间电极端之间，且沿所述第二方向平行排布的若干第二中间指状极板，若干所述第一中间指状极板与若干所述第二中间指状极板沿所述第二方向平行交替排布。
可选的，所述第二中间指状极板包括：沿所述第一方向平行交替排布的若干第三分割段和若干第四分割段，在相邻的所述中间电极层之间，位于上层中的所述第三分割段与位于下层中对应相邻的所述第三分割段和所述第四分割段具有正对区域，位于上层中的所述第四分割段与位于下层中对应相邻的所述第四分割段和所述第三分割段具有正对区域。
可选的，在每层的所述中间电极层中，若干所述第一分割段和若干所述第三分割段沿所述第二方向平行交替排布，若干所述第二分割段和若干所述第四分割段沿所述第二方向平行交替排布；若干所述中间电极层中具有正对区域的所述第三分割段通过若干第三指状插塞与所述第二底层指状极板连接；若干所述中间电极层中具有正对区域的所述第四分割段通过若干第四指状插塞与所述第一顶层指状极板连接。
可选的，所述第一中间指状极板中相邻的所述第一分割段和所述第二分割段之间的间距为30纳米～200纳米。
可选的，所述第二中间指状极板中相邻的所述第三分割段和所述第四分割段之间的间距为30纳米～200纳米。
可选的，每层的相邻所述第一指状插塞和所述第二指状插塞的间距为： 50纳米～500纳米。
可选的，每层的相邻所述第三指状插塞和所述第四指状插塞的间距为： 50纳米～500纳米。
可选的，所述介质层的材料包括：低K介电材料；所述低K介电材料包括：氧化硅、氮化硅或氮氧化硅。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的电容器结构中，所述第一中间指状极板包括：沿所述第一方向平行交替排布的若干第一分割段和若干第二分割段，在相邻的所述中间电极层之间，位于上层中的所述第一分割段与位于下层中对应相邻的所述第一分割段和所述第二分割段具有正对区域，位于上层中的所述第二分割段与位于下层中对应相邻的所述第二分割段和所述第一分割段具有正对区域。所述电容器结构的存储密度主要源自：每个所述第一中间指状极板中相邻的所述第一分割段和所述第二分割段之间、每层中相邻的所述第一指状插塞和所述第二指状插塞之间、以及相邻所述中间电极层之间具有正对区域的所述第一分割段和所述第二分割段之间。由于所述第一分割段和所述第二分割段之间的间隙可以通过光刻工艺控制在较小的范围，因此能够保证所述第一分割段和所述第二分割段之间、以及所述第一指状插塞和所述第二指状插塞之间具有较大的存储密度，以此提升所述电容器结构的存储密度。
进一步，在每层的所述中间电极层中，若干所述第一分割段和若干所述第三分割段沿所述第二方向平行交替排布，若干所述第二分割段和若干所述第四分割段沿所述第二方向平行交替排布；若干所述中间电极层中具有正对区域的所述第三分割段通过若干第三指状插塞与所述第二底层指状极板连接；若干所述中间电极层中具有正对区域的所述第四分割段通过若干第四指状插塞与所述第一顶层指状极板连接。所述电容器结构的存储密度还可以源自：每个所述第二中间指状极板中相邻的所述第三分割段和所述第四分割段之间、每层中相邻的所述第三指状插塞和所述第四指状插塞之间、每层所述中间电极层中，沿所述第二方向平行排布且相邻的所述第一分割段和所述第三分割段之间、相邻的所述第二分割段和所述第四分割段之间、相邻的所述第一指状插塞和所述第三指状插塞之间、相邻的所述第二指状插塞和所述第四指状插塞之间、以及相邻所述中间电极层之间具有正对区域的所述第三分割段和所述第四分割段之间，以此进一步提升所述电容器结构的存储密度。
本发明技术方案提供的电容器结构的形成方法中，所述第一中间指状极板包括：沿所述第一方向平行交替排布的若干第一分割段和若干第二分割段，在相邻的所述中间电极层之间，位于上层中的所述第一分割段与位于下层中对应相邻的所述第一分割段和所述第二分割段具有正对区域，位于上层中的所述第二分割段与位于下层中对应相邻的所述第二分割段和所述第一分割段具有正对区域。所述电容器结构的存储密度主要源自：每个所述第一中间指状极板中相邻的所述第一分割段和所述第二分割段之间、每层中相邻的所述第一指状插塞和所述第二指状插塞之间、以及相邻所述中间电极层之间具有正对区域的所述第一分割段和所述第二分割段之间。由于所述第一分割段和所述第二分割段之间的间隙可以通过光刻工艺控制在较小的范围，因此能够保证所述第一分割段和所述第二分割段之间、以及所述第一指状插塞和所述第二指状插塞之间具有较大的存储密度，以此提升所述电容器结构的存储密度。
进一步，在每层的所述中间电极层中，若干所述第一分割段和若干所述第三分割段沿所述第二方向平行交替排布，若干所述第二分割段和若干所述第四分割段沿所述第二方向平行交替排布；若干所述中间电极层中具有正对区域的所述第三分割段通过若干第三指状插塞与所述第二底层指状极板连接；若干所述中间电极层中具有正对区域的所述第四分割段通过若干第四指状插塞与所述第一顶层指状极板连接。所述电容器结构的存储密度还可以源自：每个所述第二中间指状极板中相邻的所述第三分割段和所述第四分割段之间、每层中相邻的所述第三指状插塞和所述第四指状插塞之间、每层所述中间电极层中，沿所述第二方向平行排布且相邻的所述第一分割段和所述第三分割段之间、相邻的所述第二分割段和所述第四分割段之间、相邻的所述第一指状插塞和所述第三指状插塞之间、相邻的所述第二指状插塞和所述第四指状插塞之间、以及相邻所述中间电极层之间具有正对区域的所述第三分割段和所述第四分割段之间，以此进一步提升所述电容器结构的存储密度。
附图说明
图1和图2是一种电容器结构的结构示意图；
图3至图6是本发明实施例电容器结构的结构示意图。
具体实施方式
如背景技术所述，现有技术的MOM电容的存储密度仍有待提升。以下将结合附图进行具体说明。
请参考图1和图2，图1是省略介质层的俯视图，图2是图1中沿A-A 线截面示意图，一种电容器结构10，包括：衬底100；位于所述衬底100上的介质层101、以及重复堆叠且连接的电极层，所述介质层101覆盖所述电极层，其中所述电极层包括：沿第一方向X平行排布的第一电极端102和第二电极端103；分别与所述第一电极端102连接的若干沿第二方向Y平行第一指状极板102a，所述第一方向X与所述第二方向Y垂直；分别与所述第二电极端103连接的若干沿所述第二方向Y平行排布的第二指状极板103a，且若干所述第一指状极板102a和若干所述第二指状极板103a交叉排布。
在本实施例中，所述电容器结构10中存储密度主要源自：每层所述电极层中相邻所述第一指状极板102a和所述第二指状极板103a之间(如图2中的 C1)、以及相邻所述电极层的所述第一指状极板102a和所述第二指状极板 103a之间(如图2中的C2)。因此，本实施例中的所述电容器结构10的存储密度仍有待提升。
为了解决上述问题，本发明提供一种电容器结构及其形成方法，由于所述第一分割段和所述第二分割段之间的间隙可以通过光刻工艺控制在较小的范围，因此能够保证所述第一分割段和所述第二分割段之间、以及所述第一指状插塞和所述第二指状插塞之间具有较大的存储密度，以此提升所述电容器结构的存储密度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图6是本发明实施例电容器结构的结构示意图。
请参考图3和图4，图3是省略介质层的俯视图，图4是图3中沿B-B 线截面示意图，一种电容器结构20，包括：衬底200；位于所述衬底200上的介质层201、以及重复堆叠且连接的底层电极层、顶层电极层和若干中间电极层，若干所述中间电极层位于所述底层电极层和所述顶层电极层之间，所述介质层201覆盖所述底层电极层、顶层电极层以及中间电极层，其中，所述底层电极层包括：沿第一方向X平行排布的第一底层电极端202和第二底层电极端203；分别与所述第一底层电极端202连接的若干沿第二方向Y平行排布第一底层指状极板202a，所述第一方向X与所述第二方向Y垂直；分别与所述第二底层电极端203连接的若干沿所述第二方向Y平行排布的第二底层指状极板203a，且若干所述第一底层指状极板202a和若干所述第二底层指状极板203a交叉排布；每层所述中间电极层包括：沿所述第一方向X平行排布的第一中间电极端204和第二中间电极端205；位于所述第一中间电极端204和所述第二中间电极端205之间，且沿所述第二方向Y平行排布的若干第一中间指状极板206，其中，所述第一中间指状极板206包括：沿所述第一方向平行交替排布的若干第一分割段206a和若干第二分割段206b，在相邻的所述中间电极层之间，位于上层中的所述第一分割段206a与位于下层中对应相邻的所述第一分割段206a和所述第二分割段206b具有正对区域S，若干相对应的所述第一分割段206a沿竖直方向的排布呈阶梯状，位于上层中的所述第二分割段206b与位于下层中对应相邻的所述第二分割段206b和所述第一分割段206a具有正对区域S，若干相对应的所述第二分割段206b沿竖直方向的排布呈阶梯状；所述顶层电极层包括：沿所述第一方向X平行排布的第一顶层电极端207和第二顶层电极端208；分别与所述第一顶层电极端207连接的若干沿所述第二方向Y平行排布第一顶层指状极板207a；分别与所述第二顶层电极端208连接的若干沿所述第二方向Y平行排布的第二顶层指状极板 208a，且若干所述第一顶层指状极板207a和若干所述第二顶层指状极板208a 交叉排布；所述第一底层电极端202、第一中间电极端204以及第一顶层电极端207通过若干第一端部插塞209依次连接；所述第二底层电极端203、第二中间电极端205以及第二顶层电极端208通过若干第二端部插塞210依次连接；若干所述中间电极层中具有正对区域S的所述第一分割段206a通过若干第一指状插塞211与所述第一底层指状极板202a连接；若干所述中间电极层中具有正对区域S的所述第二分割段206b通过若干第二指状插塞212与所述第二顶层指状极板208a连接。
需要说明的是，在本实施例中，所述第一底层电极端202、第一中间电极端204以及第一顶层电极端207施加的电压与所述第二底层电极端203、第二中间电极端205以及第二顶层电极端208上施加的电压不同。
在本实施例中，所述第一底层电极端202、第一中间电极端204以及第一顶层电极端207施加的电压高于所述第二底层电极端203、第二中间电极端205以及第二顶层电极端208上施加的电压。
在其他实施例中，所述第一底层电极端、第一中间电极端以及第一顶层电极端施加的电压还可以低于所述第二底层电极端、第二中间电极端以及第二顶层电极端上施加的电压。
在本实施例中，所述电容器结构20的存储密度主要源自：每个所述第一中间指状极板中相邻的所述第一分割段206a和所述第二分割段206b之间(如图4中C1)、每层中相邻的所述第一指状插塞211和所述第二指状插塞212 之间(如图4中C2)、以及相邻所述中间电极层之间具有正对区域S的所述第一分割段206a和所述第二分割段206b之间(如图4中C3)。由于所述第一分割段206a和所述第二分割段206b之间的间隙可以通过光刻工艺控制在较小的范围，因此能够保证所述第一分割段206a和所述第二分割段206b之间、以及所述第一指状插塞211和所述第二指状插塞212之间具有较大的存储密度，以此提升所述电容器结构的存储密度。
在本实施例中，所述第一中间指状极板中相邻的所述第一分割段206a和所述第二分割段206b之间的间距为30纳米～200纳米。
在本实施例中，每层的相邻所述第一指状插塞211和所述第二指状插塞 212的间距为：50纳米～500纳米。
请参考图5，图5是图3中沿C-C线截面示意图，在本实施例中，还包括：位于所述第一中间电极端204和所述第二中间电极端205之间，且沿所述第二方向Y平行排布的若干第二中间指状极板213，若干所述第一中间指状极板213与若干所述第二中间指状极板206沿所述第二方向Y平行交替排布。
在本实施例中，所述第二中间指状极板213包括：沿所述第一方向X平行交替排布的若干第三分割段213a和若干第四分割段213b，在相邻的所述中间电极层之间，位于上层中的所述第三分割段213a与位于下层中对应相邻的所述第三分割段213a和所述第四分割段213b具有正对区域S，位于上层中的所述第四分割段213b与位于下层中对应相邻的所述第四分割段213b和所述第三分割段213a具有正对区域S。
请参考图6，在本实施例中，在每层的所述中间电极层中，若干所述第一分割段206a和若干所述第三分割段213a沿所述第二方向Y平行交替排布，若干所述第二分割段206b和若干所述第四分割段213b沿所述第二方向Y平行交替排布；若干所述中间电极层中具有正对区域S的所述第三分割段213a 通过若干第三指状插塞213与所述第二底层指状极板203a连接；若干所述中间电极层中具有正对区域S的所述第四分割段213b通过若干第四指状插塞 215与所述第一顶层指状极板207a连接。
在本实施例中，所述电容器结构20的存储密度还可以源自：每个所述第二中间指状极板213中相邻的所述第三分割段213a和所述第四分割段213b 之间(如图5中C4)、以及每层中相邻的所述第三指状插塞214和所述第四指状插塞215之间(如图5中C5)、每层所述中间电极层中，沿所述第二方向Y平行排布且相邻的所述第一分割段206a和所述第三分割段213a之间(如图6中C6)、相邻的所述第二分割段206b和所述第四分割段213b之间(如图6中C7)、相邻的所述第一指状插塞211和所述第三指状插塞214之间(如图6中C8)、相邻的所述第二指状插塞212和所述第四指状插塞215之间(如图6中C9)、以及相邻所述中间电极层之间具有正对区域S的所述第三分割段213a和所述第四分割段213b之间(如图5中C10)，以此进一步提升所述电容器结构的存储密度。
在本实施例中，所述第二中间指状极板213中相邻的所述第三分割段213a 和所述第四分割段213b之间的间距为30纳米～200纳米。
在本实施例中，每层的相邻所述第三指状插塞214和所述第四指状插塞 215的间距为：50纳米～500纳米。
在本实施例中，所述介质层201的材料包括：低K介电材料。
所述低K介电材料包括：氧化硅、氮化硅或氮氧化硅。在本实施例中，所述介质层的材料采用氧化硅。
相应的，本发明实施例中还提供了一种电容器结构的形成方法，请继续参考图3至图6，包括：提供衬底200；在所述衬底200上形成介质层201、以及重复堆叠且连接的底层电极层、顶层电极层和若干中间电极层，若干所述中间电极层位于所述底层电极层和所述顶层电极层之间，所述介质层201 覆盖所述底层电极层、顶层电极层以及中间电极层，其中，所述底层电极层包括：沿第一方向X平行排布的第一底层电极端202和第二底层电极端203；分别与所述第一底层电极端202连接的若干沿第二方向Y平行排布第一底层指状极板202a，所述第一方向X与所述第二方向Y垂直；分别与所述第二底层电极端203连接的若干沿所述第二方向Y平行排布的第二底层指状极板 203a，且若干所述第一底层指状极板202a和若干所述第二底层指状极板203a 交叉排布；每层所述中间电极层包括：沿所述第一方向X平行排布的第一中间电极端204和第二中间电极端205；位于所述第一中间电极端204和所述第二中间电极端205之间，且沿所述第二方向Y平行排布的若干第一中间指状极板206，其中，所述第一中间指状极板206包括：沿所述第一方向平行交替排布的若干第一分割段206a和若干第二分割段206b，在相邻的所述中间电极层之间，位于上层中的所述第一分割段206a与位于下层中对应相邻的所述第一分割段206a和所述第二分割段206b具有正对区域S，若干相对应的所述第一分割段206a沿竖直方向的排布呈阶梯状，位于上层中的所述第二分割段 206b与位于下层中对应相邻的所述第二分割段206b和所述第一分割段206a 具有正对区域S，若干相对应的所述第二分割段206b沿竖直方向的排布呈阶梯状；所述顶层电极层包括：沿所述第一方向X平行排布的第一顶层电极端 207和第二顶层电极端208；分别与所述第一顶层电极端207连接的若干沿所述第二方向Y平行排布第一顶层指状极板207a；分别与所述第二顶层电极端 208连接的若干沿所述第二方向Y平行排布的第二顶层指状极板208a，且若干所述第一顶层指状极板207a和若干所述第二顶层指状极板208a交叉排布；所述第一底层电极端202、第一中间电极端204以及第一顶层电极端207通过若干第一端部插塞209依次连接；所述第二底层电极端203、第二中间电极端 205以及第二顶层电极端208通过若干第二端部插塞210依次连接；若干所述中间电极层中具有正对区域S的所述第一分割段206a通过若干第一指状插塞 211与所述第一底层指状极板202a连接；若干所述中间电极层中具有正对区域S的所述第二分割段206b通过若干第二指状插塞212与所述第二顶层指状极板208a连接。
需要说明的是，在本实施例中，所述第一底层电极端202、第一中间电极端204以及第一顶层电极端207施加的电压与所述第二底层电极端203、第二中间电极端205以及第二顶层电极端208上施加的电压不同。
在本实施例中，所述第一底层电极端202、第一中间电极端204以及第一顶层电极端207施加的电压高于所述第二底层电极端203、第二中间电极端 205以及第二顶层电极端208上施加的电压。
在其他实施例中，所述第一底层电极端、第一中间电极端以及第一顶层电极端施加的电压还可以低于所述第二底层电极端、第二中间电极端以及第二顶层电极端上施加的电压。
在本实施例中，所述电容器结构20的存储密度主要源自：每个所述第一中间指状极板中相邻的所述第一分割段206a和所述第二分割段206b之间(如图4中C1)、每层中相邻的所述第一指状插塞211和所述第二指状插塞212 之间(如图4中C2)、以及相邻所述中间电极层之间具有正对区域S的所述第一分割段206a和所述第二分割段206b之间(如图4中C3)。由于所述第一分割段206a和所述第二分割段206b之间的间隙可以通过光刻工艺控制在较小的范围，因此能够保证所述第一分割段206a和所述第二分割段206b之间、以及所述第一指状插塞211和所述第二指状插塞212之间具有较大的存储密度，以此提升所述电容器结构的存储密度。
在本实施例中，所述第一中间指状极板中相邻的所述第一分割段206a和所述第二分割段206b之间的间距为30纳米～200纳米。
在本实施例中，每层的相邻所述第一指状插塞211和所述第二指状插塞 212的间距为：50纳米～500纳米。
请参考图5，图5是图3中沿C-C线截面示意图，在本实施例中，还包括：位于所述第一中间电极端204和所述第二中间电极端205之间，且沿所述第二方向Y平行排布的若干第二中间指状极板213，若干所述第一中间指状极板213与若干所述第二中间指状极板206沿所述第二方向Y平行交替排布。
在本实施例中，所述第二中间指状极板213包括：沿所述第一方向X平行交替排布的若干第三分割段213a和若干第四分割段213b，在相邻的所述中间电极层之间，位于上层中的所述第三分割段213a与位于下层中对应相邻的所述第三分割段213a和所述第四分割段213b具有正对区域S，位于上层中的所述第四分割段213b与位于下层中对应相邻的所述第四分割段213b和所述第三分割段213a具有正对区域S。
请参考图6，在本实施例中，在每层的所述中间电极层中，若干所述第一分割段206a和若干所述第三分割段213a沿所述第二方向Y平行交替排布，若干所述第二分割段206b和若干所述第四分割段213b沿所述第二方向Y平行交替排布；若干所述中间电极层中具有正对区域S的所述第三分割段213a 通过若干第三指状插塞213与所述第二底层指状极板203a连接；若干所述中间电极层中具有正对区域S的所述第四分割段213b通过若干第四指状插塞 215与所述第一顶层指状极板207a连接。
在本实施例中，所述电容器结构20的存储密度还可以源自：每个所述第二中间指状极板213中相邻的所述第三分割段213a和所述第四分割段213b 之间(如图5中C4)、以及每层中相邻的所述第三指状插塞214和所述第四指状插塞215之间(如图5中C5)、每层所述中间电极层中，沿所述第二方向Y平行排布且相邻的所述第一分割段206a和所述第三分割段213a之间(如图6中C6)、相邻的所述第二分割段206b和所述第四分割段213b之间(如图6中C7)、相邻的所述第一指状插塞211和所述第三指状插塞214之间(如图6中C8)、相邻的所述第二指状插塞212和所述第四指状插塞215之间(如图6中C9)、以及相邻所述中间电极层之间具有正对区域S的所述第三分割段213a和所述第四分割段213b之间(如图5中C10)，以此进一步提升所述电容器结构的存储密度。
在本实施例中，所述第二中间指状极板213中相邻的所述第三分割段213a 和所述第四分割段213b之间的间距为30纳米～200纳米。
在本实施例中，每层的相邻所述第三指状插塞214和所述第四指状插塞 215的间距为：50纳米～500纳米。
在本实施例中，所述介质层201的材料包括：低K介电材料。
所述低K介电材料包括：氧化硅、氮化硅或氮氧化硅。在本实施例中，所述介质层的材料采用氧化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (26)
1.一种电容器结构，其特征在于，包括：
衬底；
位于所述衬底上的介质层；
位于所述介质层内的若干中间电极层，其中，
每层所述中间电极层包括：沿第一方向平行排布的第一中间电极端和第二中间电极端；位于所述第一中间电极端和所述第二中间电极端之间，且沿第二方向平行排布的若干第一中间指状极板，所述第一方向与所述第二方向垂直，其中，
所述第一中间指状极板包括：沿所述第一方向平行交替排布的若干第一分割段和若干第二分割段，在相邻的所述中间电极层之间，位于上层中的所述第一分割段与位于下层中对应相邻的所述第一分割段和所述第二分割段具有正对区域，若干相对应的所述第一分割段沿竖直方向的排布呈阶梯状，位于上层中的所述第二分割段与位于下层中对应相邻的所述第二分割段和所述第一分割段具有正对区域，若干相对应的所述第二分割段沿竖直方向的排布呈阶梯状；
若干所述中间电极层中具有正对区域的所述第一分割段通过若干第一指状插塞连接；
若干所述中间电极层中具有正对区域的所述第二分割段通过若干第二指状插塞连接。
2.如权利要求1所述的电容器结构，其特征在于，还包括：位于所述介质层内的底层电极层和顶层电极层，所述底层电极层、顶层电极层和若干中间电极层重复堆叠且连接，若干所述中间电极层位于所述底层电极层和所述顶层电极层之间，所述介质层覆盖所述底层电极层、顶层电极层以及中间电极层。
3.如权利要求2所述的电容器结构，其特征在于，所述底层电极层包括：沿所述第一方向平行排布的第一底层电极端和第二底层电极端；分别与所述第一底层电极端连接的若干沿所述第二方向平行排布第一底层指状极板；分别与所述第二底层电极端连接的若干沿所述第二方向平行排布的第二底层指状极板，且若干所述第一底层指状极板和若干所述第二底层指状极板交叉排布。
4.如权利要求3所述的电容器结构，其特征在于，所述顶层电极层包括：沿所述第一方向平行排布的第一顶层电极端和第二顶层电极端；分别与所述第一顶层电极端连接的若干沿所述第二方向平行排布第一顶层指状极板；分别与所述第二顶层电极端连接的若干沿所述第二方向平行排布的第二顶层指状极板，且若干所述第一顶层指状极板和若干所述第二顶层指状极板交叉排布。
5.如权利要求4所述的电容器结构，其特征在于，所述第一底层电极端、第一中间电极端以及第一顶层电极端通过若干第一端部插塞依次连接；所述第二底层电极端、第二中间电极端以及第二顶层电极端通过若干第二端部插塞依次连接；若干所述中间电极层中具有正对区域的所述第一分割段通过若干第一指状插塞与所述第一底层指状极板连接；若干所述中间电极层中具有正对区域的所述第二分割段通过若干第二指状插塞与所述第二顶层指状极板连接。
6.如权利要求5所述的电容器结构，其特征在于，每层所述中间电极层还包括：位于所述第一中间电极端和所述第二中间电极端之间，且沿所述第二方向平行排布的若干第二中间指状极板，若干所述第一中间指状极板与若干所述第二中间指状极板沿所述第二方向平行交替排布。
7.如权利要求6所述的电容器结构，其特征在于，所述第二中间指状极板包括：沿所述第一方向平行交替排布的若干第三分割段和若干第四分割段，在相邻的所述中间电极层之间，位于上层中的所述第三分割段与位于下层中对应相邻的所述第三分割段和所述第四分割段具有正对区域，位于上层中的所述第四分割段与位于下层中对应相邻的所述第四分割段和所述第三分割段具有正对区域。
8.如权利要求7所述的电容器结构，其特征在于，在每层的所述中间电极层中，若干所述第一分割段和若干所述第三分割段沿所述第二方向平行交替排布，若干所述第二分割段和若干所述第四分割段沿所述第二方向平行交替排布；若干所述中间电极层中具有正对区域的所述第三分割段通过若干第三指状插塞与所述第二底层指状极板连接；若干所述中间电极层中具有正对区域的所述第四分割段通过若干第四指状插塞与所述第一顶层指状极板连接。
9.如权利要求1所述的电容器结构，其特征在于，所述第一中间指状极板中相邻的所述第一分割段和所述第二分割段之间的间距为30纳米～200纳米。
10.如权利要求7所述的电容器结构，其特征在于，所述第二中间指状极板中相邻的所述第三分割段和所述第四分割段之间的间距为30纳米～200纳米。
11.如权利要求5所述的电容器结构，其特征在于，每层的相邻所述第一指状插塞和所述第二指状插塞的间距为：50纳米～500纳米。
12.如权利要求8所述的电容器结构，其特征在于，每层的相邻所述第三指状插塞和所述第四指状插塞的间距为：50纳米～500纳米。
13.如权利要求1所述的电容器结构，其特征在于，所述介质层的材料包括：低K介电材料；所述低K介电材料包括：氧化硅、氮化硅或氮氧化硅。
14.一种电容器结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成介质层，所述介质层内具有若干中间电极层，其中，每层所述中间电极层包括：沿第一方向平行排布的第一中间电极端和第二中间电极端；位于所述第一中间电极端和所述第二中间电极端之间，且沿第二方向平行排布的若干第一中间指状极板，所述第一方向与所述第二方向垂直，其中，
所述第一中间指状极板包括：沿所述第一方向平行交替排布的若干第一分割段和若干第二分割段，在相邻的所述中间电极层之间，位于上层中的所述第一分割段与位于下层中对应相邻的所述第一分割段和所述第二分割段具有正对区域，若干相对应的所述第一分割段沿竖直方向的排布呈阶梯状，位于上层中的所述第二分割段与位于下层中对应相邻的所述第二分割段和所述第一分割段具有正对区域，若干相对应的所述第二分割段沿竖直方向的排布呈阶梯状；
若干所述中间电极层中具有正对区域的所述第一分割段通过若干第一指状插塞连接；
若干所述中间电极层中具有正对区域的所述第二分割段通过若干第二指状插塞连接。
15.如权利要求14所述的电容器结构的形成方法，其特征在于，所述介质层内还具有底层电极层和顶层电极层，所述底层电极层、顶层电极层和若干中间电极层重复堆叠且连接，若干所述中间电极层位于所述底层电极层和所述顶层电极层之间，所述介质层覆盖所述底层电极层、顶层电极层以及中间电极层。
16.如权利要求15所述的电容器结构的形成方法，其特征在于，所述底层电极层包括：沿所述第一方向平行排布的第一底层电极端和第二底层电极端；分别与所述第一底层电极端连接的若干沿所述第二方向平行排布第一底层指状极板；分别与所述第二底层电极端连接的若干沿所述第二方向平行排布的第二底层指状极板，且若干所述第一底层指状极板和若干所述第二底层指状极板交叉排布。
17.如权利要求16所述的电容器结构的形成方法，其特征在于，所述顶层电极层包括：沿所述第一方向平行排布的第一顶层电极端和第二顶层电极端；分别与所述第一顶层电极端连接的若干沿所述第二方向平行排布第一顶层指状极板；分别与所述第二顶层电极端连接的若干沿所述第二方向平行排布的第二顶层指状极板，且若干所述第一顶层指状极板和若干所述第二顶层指状极板交叉排布。
18.如权利要求17所述的电容器结构的形成方法，其特征在于，所述第一底层电极端、第一中间电极端以及第一顶层电极端通过若干第一端部插塞依次连接；所述第二底层电极端、第二中间电极端以及第二顶层电极端通过若干第二端部插塞依次连接；若干所述中间电极层中具有正对区域的所述第一分割段通过若干第一指状插塞与所述第一底层指状极板连接；若干所述中间电极层中具有正对区域的所述第二分割段通过若干第二指状插塞与所述第二顶层指状极板连接。
19.如权利要求18所述的电容器结构的形成方法，其特征在于，每层所述中间电极层还包括：位于所述第一中间电极端和所述第二中间电极端之间，且沿所述第二方向平行排布的若干第二中间指状极板，若干所述第一中间指状极板与若干所述第二中间指状极板沿所述第二方向平行交替排布。
20.如权利要求19所述的电容器结构的形成方法，其特征在于，所述第二中间指状极板包括：沿所述第一方向平行交替排布的若干第三分割段和若干第四分割段，在相邻的所述中间电极层之间，位于上层中的所述第三分割段与位于下层中对应相邻的所述第三分割段和所述第四分割段具有正对区域，位于上层中的所述第四分割段与位于下层中对应相邻的所述第四分割段和所述第三分割段具有正对区域。
21.如权利要求20所述的电容器结构的形成方法，其特征在于，在每层的所述中间电极层中，若干所述第一分割段和若干所述第三分割段沿所述第二方向平行交替排布，若干所述第二分割段和若干所述第四分割段沿所述第二方向平行交替排布；若干所述中间电极层中具有正对区域的所述第三分割段通过若干第三指状插塞与所述第二底层指状极板连接；若干所述中间电极层中具有正对区域的所述第四分割段通过若干第四指状插塞与所述第一顶层指状极板连接。
22.如权利要求14所述的电容器结构的形成方法，其特征在于，所述第一中间指状极板中相邻的所述第一分割段和所述第二分割段之间的间距为30纳米～200纳米。
23.如权利要求20所述的电容器结构的形成方法，其特征在于，所述第二中间指状极板中相邻的所述第三分割段和所述第四分割段之间的间距为30纳米～200纳米。
24.如权利要求18所述的电容器结构的形成方法，其特征在于，每层的相邻所述第一指状插塞和所述第二指状插塞的间距为：50纳米～500纳米。
25.如权利要求21所述的电容器结构的形成方法，其特征在于，每层的相邻所述第三指状插塞和所述第四指状插塞的间距为：50纳米～500纳米。
26.如权利要求14所述的电容器结构的形成方法，其特征在于，所述介质层的材料包括：低K介电材料；所述低K介电材料包括：氧化硅、氮化硅或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210929342.6A CN117577623A (zh) | 2022-08-03 | 2022-08-03 | 电容器结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210929342.6A CN117577623A (zh) | 2022-08-03 | 2022-08-03 | 电容器结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117577623A true CN117577623A (zh) | 2024-02-20 |
Family
ID=89884960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210929342.6A Pending CN117577623A (zh) | 2022-08-03 | 2022-08-03 | 电容器结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117577623A (zh) |
-
2022
- 2022-08-03 CN CN202210929342.6A patent/CN117577623A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4382876B2 (ja) | 集積回路用コンデンサ構造およびその製造方法 | |
| US8053865B2 (en) | MOM capacitors integrated with air-gaps | |
| US10885956B2 (en) | Dynamic random access memory array, semiconductor layout structure and fabrication method thereof | |
| US20070102745A1 (en) | Capacitor structure | |
| US8558350B2 (en) | Metal-oxide-metal capacitor structure | |
| US6445056B2 (en) | Semiconductor capacitor device | |
| US11776991B2 (en) | High density metal insulator metal capacitor | |
| US20070241425A1 (en) | Three-dimensional capacitor structure | |
| US7763925B2 (en) | Semiconductor device incorporating a capacitor and method of fabricating the same | |
| US9064841B2 (en) | Metal-oxide-metal capacitor apparatus with a via-hole region | |
| CN108281424B (zh) | 半导体元件以及其制作方法 | |
| CN111146181B (zh) | 一种半导体结构和制作方法 | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| CN117577623A (zh) | 电容器结构及其形成方法 | |
| KR100731078B1 (ko) | Ｍｏｍ 커패시터 | |
| US11688683B2 (en) | Semiconductor structure and manufacturing method thereof | |
| CN117577624A (zh) | 电容器结构及其形成方法 | |
| CN117577622A (zh) | 电容器结构及其形成方法 | |
| CN116133419A (zh) | 半导体器件 | |
| US20140246754A1 (en) | Metal-oxide-metal capacitor | |
| CN115249685A (zh) | 半导体结构及其形成方法 | |
| KR960015918A (ko) | 반도체 소자의 캐패시터 구조 및 그 제조방법 | |
| CN117476596A (zh) | 电容器件及其形成方法 | |
| CN117015300A (zh) | 电容器件及其形成方法 | |
| CN118016651A (zh) | 电容器结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |