JP2009123775A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】配線構造の機械的強度を低下させることなく、エアギャップによる配線間容量の低減を図ることができる半導体装置および半導体製造装置の製造方法を提供する。
【解決手段】銅ダマシン下配線８上には、拡散防止膜９が積層される。銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間から第１層間絶縁膜４を除去することにより、エアギャップ１０が形成される。銅ダマシン下配線８Ｃ，８Ｄ間には、エアギャップは形成されていない。銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間には、拡散防止膜９を支持するための支持膜２０が複数形成されている。各支持膜２０は、銅ダマシン下配線８におけるビア接続位置に隣接して設けられている。
【選択図】図１

Description

本発明は、ダマシン法により形成された銅配線（銅ダマシン配線）を有する半導体装置およびその製造方法に関する。

銅配線を形成する手法として、ダマシン法が一般的に知られている。
図５は、ダマシン法により形成された銅配線（銅ダマシン配線）を有する従来の半導体装置の構成を示す模式的な断面図である。
半導体装置１０１の基体をなす図示しない半導体基板上には、第１層間絶縁膜１０２が積層されている。第１層間絶縁膜１０２には、複数のトレンチ１０３が、図５における左右方向に間隔を空けて複数形成されている。各トレンチ１０３は、図５の紙面と直交する方向に延びている。

トレンチ１０３の内面には、バリア膜１０４が被着されている。そして、バリア膜１０４の内側には、ダマシン法により、銅ダマシン配線１０５が埋設されている。銅ダマシン配線１０５の表面は、第１層間絶縁膜１０２の表面とほぼ面一をなしている。
第１層間絶縁膜１０２および銅ダマシン配線１０５の表面上には、銅ダマシン配線１０５からの銅の拡散を防止するための拡散防止膜１０６が積層されている。拡散防止膜１０６上には、第２層間絶縁膜１０７が積層されている。第２層間絶縁膜１０７には、トレンチ１０８がその表面から掘り下げられて形成されている。トレンチ１０８の底部は、第２層間絶縁膜１０７の厚さ方向の途中部に位置している。トレンチ１０８の内面には、バリア膜１１０が形成されている。そして、バリア膜１１０の内側には、ダマシン法により、銅ダマシン配線１１１が埋設されている。この銅ダマシン配線１１１と銅ダマシン配線１０５とが上下に対向する部分には、ビアホール１０９が第２層間絶縁膜１０７を貫通して形成されている。ビアホール１０９には、バリア膜１１０を介して、銅からなるビア（via）が埋設されている。これにより、銅ダマシン配線１０５と銅ダマシン配線１１１とは、ビアを介して電気的に接続されている。

半導体装置１０１では、その微細化に伴って、銅ダマシン配線１０５の配線間隔の縮小化が図られている。銅ダマシン配線１０５の配線間隔が小さいと、互いに隣り合う銅ダマシン配線１０５間に生じる容量（配線間容量）が大きくなり、信号遅延が生じるおそれがある。
特開２００６−３４４７０３号公報

配線間容量を低減するために、互いに隣り合う銅ダマシン配線１０５間から第１層間絶縁膜１０２を除去して、銅ダマシン配線１０５間にエアギャップを形成することが考えられる。
しかしながら、銅ダマシン配線１０５間にエアギャップが無作為に形成されると、配線構造の機械的強度が低下するおそれがある。

そこで本発明の目的は、配線構造の機械的強度を低下させることなく、エアギャップによる配線間容量の低減を図ることができる半導体装置および半導体製造装置の製造方法を提供することである。

前記の目的を達成するための請求項１記載の発明は、第１層間絶縁膜と、前記第１層間絶縁膜に互いに間隔を空けて埋設された複数の銅ダマシン配線と、前記第１層間絶縁膜上に積層され、前記銅ダマシン配線に含まれる銅の拡散を防止するための拡散防止膜とを備え、所定間隔以下の間隔を空けて隣り合う前記銅ダマシン配線間には、前記拡散防止膜により閉鎖されたエアギャップが、当該銅ダマシン配線間から前記第１層間絶縁膜を除去することにより形成されている、半導体装置である。

この構成によれば、第１層間絶縁膜には、複数の銅ダマシン配線が間隔を空けて埋設されている。第１層間絶縁膜上には、銅の拡散を防止するための拡散防止膜が積層されている。そして、所定間隔以下の間隔を空けて隣り合う銅ダマシン配線間から第１層間絶縁膜が除去されることにより、拡散防止膜により閉鎖されたエアギャップが形成されている。言い換えれば、エアギャップは、所定間隔よりも大きい間隔を空けて隣り合う銅ダマシン配線間には形成されない。したがって、所定間隔を適当な間隔に設定することにより、エアギャップが形成されることによる配線構造の機械的強度の低下を防止することができる。一方、所定間隔以下の比較的小さな間隔を空けて隣り合う銅ダマシン配線間にエアギャップが形成されることにより、それらの銅ダマシン配線間における配線間容量を低減することができる。

請求項２記載の発明は、前記エアギャップが形成された前記銅ダマシン配線間には、前記拡散防止膜を支持する支持部が、当該銅ダマシン配線間に前記第１層間絶縁膜を選択的に残すことにより形成されている、請求項１に記載の半導体装置である。
この構成によれば、銅ダマシン配線間に、支持部が第１層間絶縁膜を選択的に残すことにより形成される。これにより、拡散防止膜の支持強度を増大させることができ、配線構造の機械的強度の低下をより一層防止することができる。

請求項３記載の発明は、前記拡散防止膜上に積層された第２層間絶縁膜と、前記拡散防止膜および前記第２層間絶縁膜を貫通し、前記エアギャップに隣接する前記銅ダマシン配線に接続されるビアとを備え、前記銅ダマシン配線における前記ビアの接続位置に対して前記エアギャップが形成されている側に隣接して、前記支持部が形成されている、請求項２に記載の半導体装置である。

銅ダマシン配線に接続されるビアは、たとえば、銅ダマシン配線上に第２層間絶縁膜および拡散防止膜を貫通するビアホールを形成し、このビアホール内で銅をめっき成長させることにより形成される。
たとえば、銅ダマシン配線におけるビアの接続位置に隣接してエアギャップが形成されていると、ビアホールの形成位置と銅ダマシン配線との間に目合わせずれ（ミスアライメント）が生じた場合に、ビアホールの下端がエアギャップに対して開放し、その連通部分でめっき成長のシードとなる膜が分断されるため、ビアホール内で銅がめっき成長しないおそれがある。かかる場合には、ビアを形成することができないので、積層方向の銅ダマシン配線間に接続不良が生じる。

これに対し、銅ダマシン配線におけるビアの接続位置に隣接して支持部が形成される構成では、ビアホールの形成位置と銅ダマシン配線との間にミスアライメントが生じていても、ビアホールの下端は支持部により閉鎖される。そのため、ビアホールの内面にシードとなる膜を良好に形成することができ、ビアホール内に銅を良好にめっき成長させることができる。その結果、ビアを良好に形成することができ、電気的接続を確実に達成することができる。

請求項４記載の発明は、前記支持部は、前記銅ダマシン配線に沿う方向に間隔を空けて複数形成されている、請求項２または３に記載の半導体装置である。
この構成によれば、複数の支持部が分散して設けられているので、支持部により拡散防止膜をバランスよく支持することができる。
請求項５記載の半導体装置の製造方法は、ダマシン法により、層間絶縁膜に複数の銅ダマシン配線を埋設する工程と、ウエットエッチングにより、所定間隔以下の間隔を空けて隣り合う前記銅ダマシン配線から前記層間絶縁膜を選択的に除去する工程と、前記層間絶縁膜上に、前記銅ダマシン配線の表面を覆い、かつ、前記層間絶縁膜が選択的に除去された部分を閉鎖して、当該部分にエアギャップが形成されるように、前記銅ダマシン配線に含まれる銅の拡散を防止するための拡散防止膜を形成する工程とを含む、半導体装置の製造方法である。

この製造方法により、請求項１に記載の半導体装置を得ることができる。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１の構造を模式的に示す断面図である。
半導体装置１は、ダマシン法により形成された銅ダマシン下配線８，１６の多層配線構造（この実施形態では二層）を有している。
半導体装置１の基体をなす図示しない半導体基板上には、ＳｉＯ_２からなる下絶縁層２が積層されている。下絶縁層２の表面には、ＳｉＮ（窒化シリコン）からなるエッチングストップ膜３が形成されている。エッチングストップ膜３上には、ＳｉＯ_２からなる上絶縁層４が積層されている。下絶縁層２と上絶縁層４とは、エッチングストップ膜３により上下に分離されていて、下絶縁層２および上絶縁層４により第１層間絶縁膜５が構成されている。

上絶縁層４には、配線用トレンチ６がその表面から掘り下げて形成されている。配線用トレンチ６は、上絶縁層４およびエッチングストップ膜３を貫通し、その最深部が下絶縁層２に達している。また、配線用トレンチ６は、図１における左右方向に間隔を空けて複数形成され、それぞれ、図１の紙面と直交する方向に延びている。
配線用トレンチ６内には、その内面全域を覆うように、ＴａＮ（窒化タンタル）からなるバリア膜７が形成されている。そして、配線用トレンチ６内には、バリア膜７の内側に銅ダマシン下配線８が埋設されている。銅ダマシン下配線８の表面は、上絶縁層４の表面とほぼ面一にされている。銅ダマシン下配線８は、半導体基板に電気的に接続されている。

図１に図示されている４本の銅ダマシン下配線８のうち、配線８Ａ、配線８Ｂ、配線８Ｃおよび配線８Ｄは、ほぼ同一幅（たとえば、８０〜９０ｎｍ）に形成されている。
配線８Ａと配線８Ｂとの間隔Ｗ１は、たとえば約８０〜９０ｎｍに設定されている。配線８Ｂと配線８Ｃとの間隔Ｗ２も、たとえば約８０〜９０ｎｍに設定されている。また、配線８Ｃと配線８Ｄとの間隔Ｗ３は、間隔Ｗ１および間隔Ｗ２よりも大きく設定されている（たとえば、約２００ｎｍ程度）。配線８Ａと配線８Ｂとの間、および配線８Ｂと配線８Ｃとの間には、それぞれ、複数のエアギャップ１０が形成されている。エアギャップ１０により、配線８Ａ，８Ｂ間および配線８Ｂ，８Ｃ間の各配線間容量が低減される。

上絶縁層４および銅ダマシン下配線８の表面には、ＳｉＮ膜からなる拡散防止膜９が形成されている。この拡散防止膜９により、銅ダマシン下配線８からの銅の拡散が防止されている。
拡散防止膜９上には、ＳｉＯ_２からなる第２層間絶縁膜１２が積層されている。第２層間絶縁膜１２には、配線用トレンチ１３がその表面から掘り下げて形成されている。配線用トレンチ１３の底面は、第２層間絶縁膜１２の厚さ方向の途中部に位置している。第２層間絶縁膜１２には、配線用トレンチ１３の底面と銅ダマシン下配線８の表面とを接続するビアホール（via hole）１４が形成されている。配線用トレンチ１３内には、その内面全域を覆うように、たとえばＴａＮからなるバリア膜１５が形成されている。そして、配線用トレンチ１３内には、バリア膜１５の内側に銅ダマシン上配線１６が埋設されている。後述するように、ビアホール１４内には、ビア３０（図３参照）が埋設されている。ビア３０は、ビア接続位置１９（図２および図３参照）において銅ダマシン下配線８に接続されている。これにより、銅ダマシン上配線１６は、銅ダマシン下配線８と電気的に接続されている。

第２層間絶縁膜１２および銅ダマシン上配線１６上には、銅ダマシン上配線１６に含まれる銅の拡散を防止するための拡散防止膜１７が積層されている。拡散防止膜１７上には、ＳｉＯ_２からなる第３層間絶縁膜１８が積層されている。
図２は、図１の半導体装置1を切断面線II−IIで切断したときの断面図である。
配線８Ａと配線８Ｂとの間には、拡散防止膜９を支持するための支持部としての支持膜２０が、配線８Ａ，８Ｂに沿う方向に所定の間隔を空けて複数形成されている。また、配線８Ｂと配線８Ｃとの間にも、拡散防止膜９を支持するための支持膜２０が、配線８Ａ，８Ｂに沿う方向に所定の間隔を空けて複数形成されている。

各支持膜２０は、銅ダマシン下配線８におけるビア接続位置１９に隣接して設けられている。すなわち、銅ダマシン下配線８におけるビア接続位置１９の両隣には、支持膜２０が形成されている。
図３は、図２の半導体装置1を切断面線III−IIIで切断したときの断面図である。
ビアホール１４内には、ビアホール１４の側面および底面の全域を覆うように、たとえばＴａＮからなるバリア膜３１が形成されている。そして、ビアホール１４内には、バリア膜３１の内側にビア３０が埋設されている。

ビア接続位置１９に隣接して支持膜２０が形成されているので、図３中に破線で示すように、ビアホール１４の形成位置と銅ダマシン下配線８との間にミスアライメントが生じた場合であっても、ビアホール１４の接続口は、支持膜２０の表面によって覆われて閉鎖される。
図４Ａ〜図４Ｌは、半導体装置１の製造方法を工程順に示す模式的な断面図である。

まず、図４Ａに示すように、図示しない半導体基板上に、ＣＶＤ法により、第１層間絶縁膜５が形成される。その後、第１層間絶縁膜５の表面に、配線用トレンチ６を形成すべき部分と対向する部分が開口するパターンのマスク２２が形成される。
その後、図４Ｂに示すように、マスク２２を利用したエッチング技術により、第１層間絶縁膜５に配線用トレンチ６が形成される。その後、マスク２２が除去される。これにより、上絶縁層４の表面が露出する。

次いで、図４Ｃに示すように、スパッタ法により、第１層間絶縁膜５の上面および配線用トレンチ６の内面に、ＴａＮからなるバリア膜７が形成される。
その後、めっき成長法により、バリア膜７上に、銅膜２３が形成される。銅膜２３は、図４Ｄに示すように、配線用トレンチ６内を埋め尽くし、配線用トレンチ６外の上絶縁層４上にも形成される。

次いで、図４Ｅに示すように、ＣＭＰ技術により、銅膜２３の配線用トレンチ６外に存在する部分が除去される。その結果、銅膜２３の表面が、上絶縁層４の表面とほぼ面一の平坦面にされる。これにより、銅ダマシン下配線８が形成される。
次いで、上絶縁層４および銅ダマシン下配線８の表面に、レジスト膜２４が形成される。図４Ｆに示すように、レジスト膜２４は、フォトリソグラフィ技術およびエッチング技術により、エアギャップ１０を形成すべき部分と対向する部分に開口を有するパターンに形成される。すなわち、レジスト膜２４には、配線８Ａと配線８Ｂとに挟まれた領域の上方、および配線８Ｂと配線８Ｃとに挟まれた領域の上方に、部分的に開口が形成されている。

次いで、レジスト膜２４の開口を介して、フッ酸水溶液などのエッチング液が上絶縁層４および銅ダマシン下配線８の表面に供給される（ウエットエッチング）。すると、図４Ｇに示すように、エアギャップ１０を形成すべき部分の上絶縁層４が選択的に除去されて、その結果、エアギャップ用トレンチ１１が形成される。エアギャップ用トレンチ１１は、隣り合う一対の銅ダマシン下配線８と、エッチングストップ膜３とにより区画されている。一方、エアギャップ１０を形成すべきでない部分の上絶縁層４は、レジスト膜２４に覆われて、選択的に残される。これにより、支持膜２０（図２参照）が形成される。その後、図４Ｈに示すように、レジスト膜２４が除去される。

なお、ウエットエッチング時における銅ダマシン下配線８へのエッチング液の接液により、銅ダマシン下配線８の表面が酸化することがある。その場合、ウエットエッチング後に、銅ダマシン下配線８の表面に、水素を含むガスが供給されて、銅ダマシン下配線８の表面が還元されるとよい。
次いで、図４Ｉに示すように、ＣＶＤ法により、上絶縁層４の表面および銅ダマシン下配線８の表面上に、拡散防止膜９が形成される。このとき、ステップガバレッジが悪くなるような成膜条件に設定しておく。これにより、エアギャップ用トレンチ１１上において、拡散防止膜９が、エアギャップ用トレンチ１１の両隣の銅ダマシン下配線８間に掛け渡される。この拡散防止膜９によりエアギャップ用トレンチ１１が閉鎖されて、エアギャップ１０が形成される。

その後、図４Ｊに示すように、拡散防止膜９の上方に、ＣＶＤ法により、第２層間絶縁膜１２が形成される。第２層間絶縁膜１２の表面に、配線用トレンチ６を形成すべき部分と対向する部分が開口するパターンのマスク２６が形成される。
その後、図４Ｋに示すように、エッチング技術により、マスク２６を利用して、第２層間絶縁膜１２が除去されることにより、配線用トレンチ１３が形成される。また、第２層間絶縁膜１２に埋設された図示しないエッチングストップ膜に所定のパターンを形成しておくことにより、ビア３０を形成すべき部分から第２層間絶縁膜１２および拡散防止膜９が除去される。これにより、配線用トレンチ１３の形成と同時に、ビアホール１４が形成される。

その後、マスク２６が除去される。これにより、第２層間絶縁膜１２の表面が露出する。次いで、図４Ｌに示すように、スパッタ法により、第２層間絶縁膜１２の上面、配線用トレンチ１３の側面、および、ビアホール１４の内面（側面および底面）にバリア膜１５，３１が形成される。このとき、ビアホール１４の底面が銅ダマシン配線８の表面および支持膜２０の少なくとも一方により閉鎖されている。そのため、ビアホール１４の内面にシードとなる膜を良好に形成することができる。

次いで、めっき成長法により、バリア膜１５およびバリア膜３１上に、銅膜２７が形成される。配線用トレンチ１３およびビアホール１４の内面の全域に、シード膜となるバリア膜１５およびバリア膜３１が良好に形成されているので、銅膜２７は良好にめっき成長する。
銅膜２７は、配線用トレンチ１３内およびビアホール１４内を埋め尽くし、配線用トレンチ１３外の第２層間絶縁膜１２上にも形成される。その後、ＣＭＰ技術により、銅膜２７の配線用トレンチ１３外に存在する部分が除去される。その結果、銅膜２７の表面が第２層間絶縁膜１２の表面とほぼ面一の平坦面にされて、銅ダマシン上配線１６が形成される。また、ビアホール１４内には、銅ダマシン下配線８と銅ダマシン上配線１６とを電気的に接続するためのビア３０（図３参照）が形成される。

以上の工程を経た後、第２層間絶縁膜１２および銅ダマシン上配線１６の表面に、ＰＣＶＤ法により、拡散防止膜１７が形成される。その後、ＣＶＤ法により、拡散防止膜１７上に第３層間絶縁膜１８が形成される。以上により、半導体基板上に図１に示す多層配線構造が形成される。これにより、半導体装置１が得られる。
この実施形態によれば、第１層間絶縁膜５には、複数の銅ダマシン下配線８が間隔を空けて埋設されている。第１層間絶縁膜５上には、銅の拡散を防止するための拡散防止膜９が積層されている。そして、比較的小さな間隔Ｗ１（Ｗ２）を空けて隣り合う銅ダマシン下配線８Ａ，８Ｂ間および銅ダマシン下配線８Ｂ，８Ｃ間から、それぞれ、第１層間絶縁膜５が除去されることにより、拡散防止膜９により閉鎖されたエアギャップ１０が形成されている。言い換えれば、エアギャップ１０は、比較的大きな間隔Ｗ３を空けて隣り合う銅ダマシン下配線８Ｃ，８Ｄ間には形成されない。したがって、エアギャップ１０が形成されることによる配線構造の機械的強度の低下を防止することができる。一方、比較的小さな間隔Ｗ１（Ｗ２）を空けて隣り合う銅ダマシン下配線８Ａ，８Ｂ間および銅ダマシン下配線８Ｂ，８Ｃ間にエアギャップ１０が形成されることにより、それらの銅ダマシン下配線８Ａ，８Ｂ間および銅ダマシン下配線８Ｂ，８Ｃ間における配線間容量を低減することができる。

また、銅ダマシン配線間に、支持膜２０が第１層間絶縁膜を選択的に残すことにより形成される。これにより、拡散防止膜９の支持強度を増大させることができ、配線構造の機械的強度の低下をより一層防止することができる。さらに、支持膜２０が複数分散して設けられているので、支持膜２０により拡散防止膜９をバランスよく支持することができる。

銅ダマシン下配線８に接続されるビア３０は、たとえば、銅ダマシン下配線上に第２層間絶縁膜１２および拡散防止膜９を貫通するビアホール１４を形成し、このビアホール１４内で銅をめっき成長させることにより形成される。
このため、銅ダマシン下配線８におけるビア接続位置１９に隣接して支持膜２０が形成されているので、ビアホール１４の形成位置と銅ダマシン下配線８との間にミスアライメントが生じていても、ビアホール１４の下端は支持膜２０により閉鎖される。そのため、ビアホール１４の内面にシードとなるバリア膜３１を良好に形成することができ、ビアホール１４内に銅を良好にめっき成長させることができる。その結果、ビア３０を良好に形成することができ、電気的接続を確実に達成することができる。

以上、本発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。たとえば、拡散防止膜９としてＳｉＮ膜を例示したが、これに代えてＳｉＣ膜（炭化シリコン）を用いてもよい。また、エッチングストップ膜３としてＳｉＮ膜を例示したが、これに代えてＳｉＣ膜を用いてもよい。
さらに、支持膜２０を、ビア接続位置１９に隣接する位置だけでなく、ビア接続位置１９に隣接しない位置にも形成する構成であってもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

本発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。 図１の半導体装置を切断面線II−IIで切断したときの断面図である。 図２の半導体装置を切断面線III−IIIで切断したときの断面図である。 図１に示す半導体装置の製造方法を説明するための模式的な断面図である。 図４Ａの次の工程を示す図解的な断面図である。 図４Ｂの次の工程を示す図解的な断面図である。 図４Ｃの次の工程を示す図解的な断面図である。 図４Ｄの次の工程を示す図解的な断面図である。 図４Ｅの次の工程を示す図解的な断面図である。 図４Ｆの次の工程を示す図解的な断面図である。 図４Ｇの次の工程を示す図解的な断面図である。 図４Ｈの次の工程を示す図解的な断面図である。 図４Ｉの次の工程を示す図解的な断面図である。 図４Ｊの次の工程を示す図解的な断面図である。 図４Ｋの次の工程を示す図解的な断面図である。 銅ダマシン配線を有する従来の半導体装置の模式的な断面図である。

符号の説明

１ 半導体装置
４ 上絶縁層
５ 第１層間絶縁膜
８ 銅ダマシン下配線
９ 拡散防止膜
１０ エアギャップ
１２ 第２層間絶縁膜
１４ ビアホール
１６ 銅ダマシン上配線
１９ ビア接続位置
２０ 支持膜（支持部）
３０ ビア

Claims (5)

1. 第１層間絶縁膜と、
   前記第１層間絶縁膜に互いに間隔を空けて埋設された複数の銅ダマシン配線と、
   前記第１層間絶縁膜上に積層され、前記銅ダマシン配線に含まれる銅の拡散を防止するための拡散防止膜とを備え、
   所定間隔以下の間隔を空けて隣り合う前記銅ダマシン配線間には、前記拡散防止膜により閉鎖されたエアギャップが、当該銅ダマシン配線間から前記第１層間絶縁膜を除去することにより形成されている、半導体装置。
2. 前記エアギャップが形成された前記銅ダマシン配線間には、前記拡散防止膜を支持する支持部が、当該銅ダマシン配線間に前記第１層間絶縁膜を選択的に残すことにより形成されている、請求項１に記載の半導体装置。
3. 前記拡散防止膜上に積層された第２層間絶縁膜と、
   前記拡散防止膜および前記第２層間絶縁膜を貫通し、前記エアギャップに隣接する前記銅ダマシン配線に接続されるビアとを備え、
   前記銅ダマシン配線における前記ビアの接続位置に対して前記エアギャップが形成されている側に隣接して、前記支持部が形成されている、請求項２に記載の半導体装置。
4. 前記支持部は、前記銅ダマシン配線に沿う方向に間隔を空けて複数形成されている、請求項２または３に記載の半導体装置。
5. ダマシン法により、層間絶縁膜に複数の銅ダマシン配線を埋設する工程と、
   ウエットエッチングにより、所定間隔以下の間隔を空けて隣り合う前記銅ダマシン配線から前記層間絶縁膜を選択的に除去する工程と、
   前記層間絶縁膜上に、前記銅ダマシン配線の表面を覆い、かつ、前記層間絶縁膜が選択的に除去された部分を閉鎖して、当該部分にエアギャップが形成されるように、前記銅ダマシン配線に含まれる銅の拡散を防止するための拡散防止膜を形成する工程とを含む、半導体装置の製造方法。

Images