JP2007158169A - 多層配線構造及びその製造方法 - Google Patents
多層配線構造及びその製造方法 Download PDFInfo
- Publication number
- JP2007158169A JP2007158169A JP2005353451A JP2005353451A JP2007158169A JP 2007158169 A JP2007158169 A JP 2007158169A JP 2005353451 A JP2005353451 A JP 2005353451A JP 2005353451 A JP2005353451 A JP 2005353451A JP 2007158169 A JP2007158169 A JP 2007158169A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer wiring
- insulating film
- lower layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】下層配線と交差する上層配線との間を、ビアを形成することなく直接に接続する。
【解決手段】下層絶縁膜2に幅広の交差部4aと幅狭の接続部3aを有する下層配線3、4をCMPを用いたダマシン法により形成する。幅広の交差部4aは、デッシングにより薄く形成され、幅狭の接続部3aはほぼ下層絶縁膜2の上面まで埋め込まれる。この上にシングルダマシン法を用いて、交差部4a又は接続部3aで交差する上層配線6を形成する。上層配線6は交差部4aで分離絶縁され、接続部3aで接触する。
【選択図】図1
【解決手段】下層絶縁膜2に幅広の交差部4aと幅狭の接続部3aを有する下層配線3、4をCMPを用いたダマシン法により形成する。幅広の交差部4aは、デッシングにより薄く形成され、幅狭の接続部3aはほぼ下層絶縁膜2の上面まで埋め込まれる。この上にシングルダマシン法を用いて、交差部4a又は接続部3aで交差する上層配線6を形成する。上層配線6は交差部4aで分離絶縁され、接続部3aで接触する。
【選択図】図1
Description
本発明は、ダマシン法により形成された下層配線と上層配線との交差点で、両配線間を必要に応じて接続又は非接続とした多層配線構造に関し、とくに接続又は非接続の構造を作製するために特別のパターニングを必要としない多層配線構造及びその製造方法に関する。
多くの半導体装置、例えばセル構造を採る半導体装置では、下層絶縁膜に埋め込まれた下層配線上に、下層配線と格子状に交差する上層配線を形成し、上層配線と下層配線とが交差する任意の交差点で上下層配線間を接続する多層配線構造が広く用いられている。
この上層配線は、上層配線材料としてCuを採用するとき、上層絶縁膜に配線溝を形成し、この配線溝にCu等の配線材料を埋め込むダマシン法により形成されることが多い。このとき、下層配線と上層配線の接続はビアを介して接続される。このようなビアは、通常、上層絶縁膜に上層配線を画定する上層配線溝とビアを画定するビアホールとを形成した後、上層配線とビアとを同時に埋め込むデュアルダマシン法により形成される。
しかし、デュアルダマシン法は、ビアホールと上層配線溝とを上層絶縁膜に形成するために、2回のリソグラフィ及びエッチング工程からなるパターニング工程を必要とするため、製造工程が多く複雑になり製造コストが高い。
かかる問題を解決すべく、1回のパターニング工程により形成することができるシングルダマシン法を用いて、下層配線との交差点で接続/非接続を選択できる上層配線を形成する方法が開発されている。(例えば特許文献1を参照。)。
図12は従来の多層配線を表す斜視図であり、シングルダマシン法により形成され、下層配線と上層配線との交差点で接続/非接続を選択できる構造を有する多層配線構造を表している。なお、図12では、簡明を期するため、上層配線を埋め込む上層絶縁膜を図示していない。
図12を参照して、この方法では、まず基板101上に形成された下層絶縁膜102をエッチングして、下層配線104を画定する下層配線溝114を形成する。そして、この下層配線溝114をCu等の配線材料で埋め込み、上面が下層絶縁膜102の上面とほぼ同じ高さの下層配線104を形成する。
次いで、上層配線106aと交差する下層配線104の交差部104aの上面を、エッチングにより除去し、交差部104aで表面が凹をなす下層配線104を形成する。
次いで、下層絶縁膜104及び下層配線102上に上層絶縁膜(図示されていない)を形成し、この上層絶縁膜に上層配線106a、106bを画定する上層配線溝を形成する。
次いで、上層配線溝をCu等の配線材料で埋め込み、上層配線106a、106bを形成する。この上層配線106a、106bは、底面がほぼ下層絶縁膜102の上面に位置するようにシングルダマシン法により形成される。従って、下層配線104の交差部104aが形成されていない部分(図12中の「接続部104b」)で交差する上層配線106bは、その底面が接続部104bの上面と接し、この接続部104bで上層配線106bと下層配線104との電気的接続がなされる。一方、下層配線104の交差部104aで交差する上層配線106aは、交差部104aの上面が凹にされているため、その底面は交差部104aの上面から離間し、上層配線106aと下層配線104とは電気的に絶縁される。即ち、下層配線104と上層配線106a、106bとの接続の有無は、交差部104aの形成により決定される。
上述した下層配線104に交差部104aを形成する多層配線の製造方法では、上層配線106a、106bをシングルダマシン法により作製することができるから、デュアルダマシン法により作製する方法に比べて製造工程が簡潔である。
しかし、交差部104aを形成するためにリソグラフィ及びエッチングの工程を追加する必要があり、製造工程の短縮は制限される。
さらに、下層配線をエッチングすることなく上層配線をシングルダマシンで製造する方法が開示されている。(例えば特許文献2参照。)。
この方法では、上層配線と交差する下層配線上に、絶縁膜を介在させて上層配線と下層配線とを絶縁する。即ち、絶縁膜が介在する交差点では上層配線と下層配線とは非接続であり、絶縁膜が存在しない交差点では上層配線と下層配線とが接続される。
この方法では、上層配線をシングルダマシン法により製造するため製造工程が簡潔にされる。しかし、非接続とすべき交差点にのみ絶縁膜を形成するには、絶縁膜の堆積、パターニング工程が必要であり、製造工程の短縮は制限される。
特開2002−083868号公報
特開平5−048350号公報
上述したように、下層配線と上層配線との交差点で上下層配線間を接続又は非接続とする多層配線構造は、従来は上層配線を絶縁膜に埋め込んで形成し、ビアで接続する配線構造が用いられていた。
しかし、この多層配線構造では、上層配線を画定する配線溝とビアを画定する溝とを形成するために2回のパターニングを行なわなければならず、製造工程が多く複雑であるという問題があった。
また、上層配線と交差する下層配線の一部をエッチングして上面を凹とし、その上にシングルダマシン法により作製した上層配線を配置した従来の多層配線構造では、下層配線を部分的にエッチングするために、特別のリソグラフィ及びエッチング工程を必要とし、製造工程の短縮が制限されるという問題がある。
さらに、上層配線と交差する下層配線上に絶縁膜を介在させて上下配線間を絶縁する従来の多層配線構造では、絶縁膜の形成・パターニング工程を必要とし、製造工程の短縮が制限されるという問題がある。
本発明は、下層配線をCMP(化学的機械的研摩)を用いたダマシン法で形成し、上層配線をシングルダマシン法で形成するのみで、他にリソグラフィ又はパターニングを行なうことなく、上層配線と下層配線との任意の交差点での接続又は非接続を実現することができる多層配線構造、及びその製造方法を提供することを目的としている。
上述した課題を解決するための本発明の第1の構成に係る多層配線構造は、第1の幅の溝からなる接続部画定領域を有する第1下層配線溝を埋め込む第1下層配線と、第1の幅より幅広の溝からなる交差部画定領域を有する第2下層配線溝を埋め込む第2下層配線とを有する。
上記の第1下層配線には接続部画定領域を第1下層配線溝の上面まで埋め込む接続部が設けられ、上記の第2下層配線には交差部画定領域を第2下層配線溝の途中まで埋め込む交差部が設けられる。
さらに、第1、第2下層配線及び下層絶縁膜の上に設けられた上層絶縁膜に上層配線溝が形成されており、上層配線溝を埋め込む上層配線が形成されている。なお、この上層配線は、第1の下層配線と接続部上で交差し、第2の下層配線と交差部上で交差するように配置される。
上記の上層配線の底面は、ほぼ第1下層配線溝の上面の高さに位置するように形成される。従って、上層配線の底面は、ほぼ第1下層配線溝の上面まで埋め込まれた接続部の上面に接する。その結果、この接続部で上層配線と第1下層配線とが接続される。他方、上層配線の底面は、第2下層配線溝の途中までしか埋め込まれていない交差部の上方を離れて交差する。その結果、この交差部で上層配線と第1下層配線とは非接続の状態で交差する。
このように、本第1の構成の多層配線構造では、上層配線と下層配線との接続又は非接続を接続部又は交差部の何れかを形成することで選択することができる。かかる接続部及び非接続部を有する下層配線は、以下に説明する本発明の第2の構成により、CMPを使用するダマシン法を用いた下層配線の製造工程の中で同時に形成することができる。従って、本構成の多層配線構造は、接続又は非接続のために特別なパターニング等の工程を追加することなく製造することができる。
本発明の第2の構成は、下層絶縁膜に、第1の幅の溝からなる接続部画定領域を有する第1下層配線溝と、第1の幅より幅広の溝からなる交差部画定領域を有する第2下層配線溝とを形成し、第1及び第2下層配線溝を埋め込み下層絶縁膜上に延在する配線材料の層を形成する。そして下層絶縁膜をストッパとするCMPにより下層絶縁膜上に延在する配線材料を除去して、第1及び第2下層配線溝をそれぞれ埋め込む第1及び第2下層配線を形成する。
このCMPの際に、幅広の交差部画定領域に埋め込まれた配線材料は、CMPのデッシング(Dishing)により上面が過剰に研摩され、上面が下層絶縁膜の上面(即ち、第2下層配線溝の上面)よりも低い交差部を形成する。言い換えれば、交差部は第2下層配線溝の途中までしか埋め込まれず、第2下層配線の他の部分よりも薄くされている。
他方、幅が狭い接続部画定領域に埋め込まれた配線材料は、CMPの際にデッシングが進行せず、上面がほぼ下層絶縁膜の上面(即ち、第1下層配線溝の上面)に位置する接続部を形成する。即ち、接続部はほぼ下層絶縁膜と同じ厚さを有する。
さらに、第1、第2下層配線及び下層絶縁膜上に上層絶縁膜を形成し、この上層絶縁膜に底面が接続部とほぼ同じ高さとなる上層配線溝(シングルダマシン用の配線溝として機能する。)を形成する。その後、上層配線溝を配線材料で埋め込み上層配線を形成する。この上層配線の形成工程は、シングルダマシン法と同様である。
上述した上層配線は、第1、第2下層配線とそれぞれ接続部及び交差部で交差するように配置される。この上層配線の底面は、接続部とほぼ同じ高さにあるから、接続部で第1下層配線と接触する。他方、接続部より上面が低い交差部では、上層配線の底面は交差部上面とは接触せず、上層配線は交差部の上方を離れて交差する。従って、上層配線と第1及び第2下層配線とは、交差部では絶縁され非接続状態にされ、接続部では互いに接触して接続状態にされる。
上述したように本発明の第2の構成では、下層配線に幅狭の接続部と幅広の交差部とを設けることで、CMPの際に幅広の交差部のデッシングを進行させ、交差部の上面を低くする。これに対して、幅狭の接続部のデッシングは殆ど進行しない。その結果、交差部の上面が低く、接続部が高く形成されるから、上層配線を交差部で非接続とし、接続部で接続させることができる。
本発明の第2の構成によれば、下層配線溝の一部の幅を変えるだけで、通常のCMPを用いるダマシン法により上下層配線間の接続・非接続構造を有する多層配線構造を製造することができる。
上記本発明の第1及び第2の構成において、底面が接続部とほぼ同一の上層配線は、例えば上面が平坦な上層絶縁膜に、深さが均一な上層配線溝をイオンエッチングにより形成し、この上層配線溝を配線材料、例えばCuで埋め込み形成することができる。
また、第1及び第2の構成において、デッシングにより交差部上の配線材料を除去した後に、低誘電率の第3絶縁膜を埋め込むこともできる。これにより、交差部での上層配線と下層配線間の寄生容量を小さくすることができる。
さらに、下層配線の断面積を一定にすることがエレクトロマイグレーション耐性の観点から好ましい。即ち、下層配線を構成する交差部、接続部及びその他の部分を一定の断面積を有するように、幅広の交差部は薄く、幅狭の接続部は厚くし、その幅と厚さの積が一定になるように下層配線の幅と厚さを形成する。このようにすると、下層配線を流れる電流密度は場所によらず一定になり電流が集中する場所が発生しないため、エレクトマイグレーションが発生し難い。
本構成の上下層配線間の接続・非接続構造を有する多層配線構造は、下層配線溝の一部の幅を変えるだけで、通常のCMPを用いるダマシン法により製造することができる。このように、接続又は非接続のために特別なパターニング等の工程を追加することなく製造することができるので、製造工程を増やすことなく容易に製造することができる。
本発明の第1実施形態は、下層配線と上層配線とが格子状に交差する多層配線構造を有する半導体装置に関する。
図1は本発明の第1実施形態の多層配線構造を表す斜視図である。図2は本発明の第1実施形態の多層配線構造を表す平面図であり、図1に示す多層配線構造を上方から見た図である。図3は本発明の第1実施形態の多層配線構造を表す断面図であり、図3(a)及び図3(b)はそれぞれ図2のIJ断面及びKL断面を表している。なお、図1では、簡明にするため、図3中に示す上層絶縁膜7を省略して図示している。
図1を参照して、本発明の第1実施形態に係る多層配線構造は、基本セルが形成された半導体基板1上に形成された下層絶縁膜2中に埋め込まれた第1及び第2下層配線3、4(以下、「下層配線3、4」という。)と、下層配線3、4と交差する上層配線6とを有する。
下層配線3、4には、上層配線6との交差点で上層配線4と電気的に接続する接続部3a、及び、上層配線6との交差点で上層配線4から電気的に絶縁されている交差部4aの何れか一方又は両方が設けられる。なお、一本の第1下層配線3又は一本の第2下層配線4に対して、ある交差点に接続部3aが設けられ、他の交差点に交差部4aが設けられていてもよい。説明を簡明にするため、本第1実施形態では、第1下層配線3に接続部3aが設けられ、第2下層配線4に交差部4aが設けられる場合について説明する。
下層配線3、4は、下層絶縁膜2に成形された第1及び第2下層配線溝11a、11b(以下、「下層配線溝11」という。)を配線材料であるCuで埋め込む、いわゆるダマシン法により形成された埋め込み配線である。
第1下層配線3は、図1及び図2を参照して、延在方向に一定の配線幅、例えば150nmの幅を有する直線状をなし、上面は下層絶縁膜2の上面の高さ(即ち、第1下層配線溝11aの上面の高さ)にほぼ等しい。従って、第1下層配線3の厚さは、第1下層配線溝11aの深さ、例えば300nmにほぼ等しい。第1下層配線3に設けられた接続部3aは、第1下層配線3の接続部3a以外の部分と幅及び高さとも同じである。従って、第1下層配線は、接続部画定領域13を含めて同一断面形状をなしている。
第2下層配線4は、図1及び図2を参照して、第1下層配線3と平行に延在し、その一部(上層配線と交差する部分)が幅広に、例えば300nmの幅に形成された交差部4aを構成する。その他の部分は、例えば150nmの一様な線幅を有し、下層絶縁膜2の上面とほぼ同じ高さの配線として形成されている。
この交差部4aは、図1及び図2を参照して、交差部4aを画定する溝である交差部画定領域14を底面から溝の途中まで埋め込む配線材料から構成され、その上面が溝の上面(即ち、下層絶縁膜の上面)より低くされている。なお、交差部画定領域14は下層配線溝11bの一部をなす。従って、第2下層配線4は、図2及び図3(b)を参照して、交差部4aで拡幅された部分が薄くなり、その両側で幅及び高さが一様な配線となる。なお、この交差部4aの厚さ(高さ)は、交差部4aの断面積をその両側に延在する幅が一様な配線部分と同じにすることが望ましい。例えば、両側の配線幅が150nm、配線の厚さが300nm、及び、交差部4aの幅が300nmのとき、交差部4aの厚さを150nmとする。
なお、接続部3a及び交差部4aを除く下層配線3、4の部分の配線幅は、とくに限定されないが、この部分を下層絶縁膜2の上面まで埋め込まれた下層配線3、4とできることから接続部3aと同じ幅とすることが好ましい。
交差部4a上には、下層絶縁膜2の上面と同じ高さまで絶縁膜5が充填されている。この絶縁膜5は、上層絶縁膜7であってもよく、上層絶縁膜7より低誘電率材料を用いてもよい。絶縁膜5を低誘電率材料とすると、上層配線6と第2下層配線4間の寄生容量を小さくすることができる。絶縁膜5を上層絶縁膜7とすると、上層絶縁膜7の堆積工程のみで絶縁膜5を埋め込むことができるので、低誘電率材料からなる絶縁膜5の埋め込み工程が不要となり製造工程が簡素になる。
図1、図2及び図3を参照して、上述した下層絶縁膜2、第1下層配線11a、第2下層配線11b及び絶縁膜5の上に、上層絶縁膜7及び上層配線6が設けられている。上層配線7は、上層絶縁膜5に形成された上層配線溝12に埋め込まれた配線材料、例えばCuからなり、第1下層配線11a及び第2下層配線11bと直交して設けられ、第1下層配線11a及び第2下層配線11bとそれぞれ接続部3a及び交差部5で交差する。
上層配線6は、例えば幅150nm、厚さ300nmの断面矩形の配線であり、その底面はほぼ接続部3aの上面に位置する。さらに詳述すると、上層配線6は、その底面が接続部3aの上面に接して交差し、かつ、交差部4aと絶縁膜5を介して交差するように、底面の高さ(換言すれば、上層配線溝12の深さ)が定められる。従って、上層配線6は、第1下層配線3と接続部3aで電気的に接続され、第2下層配線4と交差部4aで絶縁され電気的に非接続とされる。
以下、上述した第1実施形態に係る多層配線構造の製造方法を説明する。
図4〜図6は本発明の第1実施形態の多層配線構造の製造工程断面図(その1)〜(その3)であり、下層配線の延在方向に垂直な断面を表している。図7〜図10は本発明の第1実施形態の多層配線構造の製造工程平面図(その1)〜(その4)であり、図7は図4(b)の時点での平面図、図8は図5(e)、(f)の時点での平面図、図9は図5(g)の時点での平面図、図10は図6(j)の時点での平面図を表している。
まず、図4(a)を参照して、上面に基本セルが形成されている半導体基板1上に、厚さ300nmのSiCO膜(例えばNovellus社のCORALPORA(登録商標))をCVD法により形成する。その上に、フォトレジスト21を塗布する。
次いで、図4(b)及び図7を参照して、レジスト21を露光、現像して、第1下層配線3を画定する開口22a及び第2下層配線4を画定する開口22bを有するレジストパターン22を形成する。なお、図4(b)は図7中のAB断面を表している。開口22aは、幅150nmの直線帯状パターンからなる。また、開口22bは、幅150の直線帯状パターンと、その一部が幅300nmまでなだらかに拡幅された部分とからなる。
次いで、図4(c)を参照して、レジストパターン22をマスクとするRIE(反応性イオンエッチング)を用いて下層絶縁膜2をエッチングし、下層絶縁膜2に深さ300nmの第1下層配線溝11a及び第2下層配線溝11bを形成する。このとき、レジストパターン22の開口22aにより画定された第1下層配線溝11aと、開口22bにより画定された第2下層配線溝11bとが形成される。この第1下層配線溝11aの一部(他の部分と断面及び平面形状とも同一である。)が接続部画定領域13となり、また第2下層配線溝14の拡幅部分が交差部画定領域14となる。
次いで、全面に厚さ5nmのTa膜をスパッタにより形成する。このTa膜はCuの拡散防止膜として機能する。次いで、めっきのシード層となる厚さ5nmのCuシード膜をスパッタにより形成する。このTa膜及びCuシード膜は、下層配線溝11a、11bの内面を被覆し、下層絶縁膜2の上面全面に延在する。
次いで、図4(d)を参照して、Cuシード膜を電極とするCuめっきにより、下層配線溝11a、11bを埋め込み、下層絶縁膜2の上面全面に延在するCuからなる配線材料23の層を形成する。
次いで、図5(e)、図5(f)及び図8を参照して、CMPを用いて下層絶縁膜2の上面全面に延在するCuからなる配線材料23を除去すると同時に、下層配線溝11a、11bの内部を埋め込む配線材料23を残し、配線材料23からなる下層配線3、4を形成する。なお、図5(e)及び図5(f)は、それぞれ図8のCD断面及びEF断面を表している。
このCMPには、通常用いられているCuのCMP用研磨剤にくらべて、デッシングを抑制するためのストッパ剤、例えばベンゾトリアゾール(BTA)の添加量を少なくしたCuのCMP用研磨剤を用いる。このため、本第1実施形態のCMPでは、デッシングが大きく、配線材料23のCu表面が深く研摩される。このデッシングにより配線材料23の表面が研摩される深さは、ストッパ剤の添加量の他、下層配線溝11a、11bの幅に依存し、下層配線溝11a、11bの幅が広い部分ほど深く研摩される。
このため、幅が150nmと狭い第1下層配線溝11aを埋め込み形成される第1下層配線3の上面は、下層絶縁膜の上面(即ち、下層配線溝11a、11bの上面)より僅かにデッシングされて低くなる。このとき、接合部3aを画定する接合部画定領域13の幅は第1下層配線3の他の部分と同じなので、接合部3aを含めて第1下層配線3の上面は同じ高さに研摩される。
他方、第2下層配線溝11bは、300nm幅の幅広の交差部画定領域14と150nm幅の幅狭の部分とを有する。図5(e)を参照して、第2下層配線4のうち幅広の交差部4aの部分は、上面が大きくデッシングされて薄くされ、交差部画定領域14の底に交差部画定領域14を途中まで、例えば150nmの厚さに埋め込むように形成される。
これに対して、図5(f)を参照して、第2下層配線4bのうち幅狭の部分(図5(f)中に4として示す部分)は、第1下層配線3と同じく上面が僅かにデッシングされるだけで、下層絶縁膜2の上面とほぼ同じ高さに形成される。従って、デッシング量を制御して下層配線の3、4の全ての幅広の交差部4aを薄く形成しても、幅狭の交差部3aで上層配線6との接続がなされる。
なお、幅が300nmの交差部画定領域14と幅が150nmの幅狭の第2下層配線溝11bとの間は、幅が徐々に拡げ又は狭められているので、この間はその幅の変化に応じてデッシング量が変化する。その結果、この間の第2下層配線4の厚さは徐々に変化し、第2下層配線4の上面は交差部14からその外側の幅狭の部分にかけて緩やかな傾斜面を構成する。
本第1実施形態では、第2下層配線4の断面積が、幅300nmの交差部4aと幅が150nmの幅狭の第2下層配線11b部分とで同じになるように第2下層配線4の厚さを制御する。これにより、第2下層配線4の延在方向にそって第2下層配線4の断面積が一定になるように制御される。かかる制御は、研磨剤に添加するストッパー剤の添加量を変えることでなされる。このとき、実験により必要なデッシング量を得るための適切な条件を見いだすことができる。
次いで、図5(g)、図5(g−1)、図5(g−2)及び図9を参照して、基板1上全面に上層絶縁膜7を形成し、その上に塗布したレジストをリソグラフィによりパターニングしてレジストパターン24を形成する。なお、図5(g)、図5(g−1)及び図5(g−2)はそれぞれ、図9のMN断面、M1M2断面及びM3M4断面を表している。
上層絶縁膜7として、厚さ300nmのSiOC膜をCVD法により形成した。このように段差被覆性の良好なCVD法を用いることにより、交差部4aで第2下層配線4の膜厚が薄くなっていても、この交差部4a上のデッシングにより形成された窪みを埋め込み、かつ、上面が平坦な上層絶縁膜7を形成することができる。
レジストパターン24は、下層配線3、4に直交する幅150nmの直線溝状の開口24aを有す。この開口24aにより、上層配線溝12が画定される。
次いで、図5(h)、図5(h−1)、図5(h−2)及び図10を参照して、レジストパターン24をマスクとするRIEにより上層絶縁膜7をエッチングし、上層絶縁膜7に上層配線溝12を形成する。なお、図5(h)、図5(h−1)及び図5(h−2)はそれぞれ、図5(g)、図5(g−1)、図5(g−2)と同じ位置の断面を表している。
上層配線溝12は、一定の深さを有し、その底面に接続部3aの上面が表出する深さに形成される。即ち、上層配線溝12の底面にデッシングされた接続部3aの上面が表出するように、上層配線溝12は下層絶縁膜2の上面より僅か深くエッチングすることで形成される。
このように上層配線溝12は一定の深さの溝として形成されるから、図5(g−2)を参照して、デッシングが大きく上面が下層絶縁膜2の上面より低くされた交差部4aでは、上層配線溝12の底面は交差部4aの上面から離れている。従って、上層配線溝12の底面に、交差部4aは表出せず、交差部4a上を埋め込む上層絶縁膜7からなる絶縁膜5が表出する。
次いで、図6(i)、図6(i−1)及び図6(i−2)を参照して、上層配線溝12を埋め込み上層絶縁膜7上に延在するCuからなる配線材料24の層を、下層配線11の配線材料23の層と同様にめっきにより形成する。
次いで、通常の添加量のストッパ剤を添加したCu−CMP用の研磨剤を用いたCMPにより、上層絶縁膜7上の配線材料24を除去し、上層配線溝12に埋め込まれた配線材料23を上層配線6として残す。
以上の工程を経て、交差部4a上の絶縁膜が上層絶縁膜からなる第1実施形態に係る多層配線構造が製造される。
次ぎに、交差部4a上の絶縁膜が上層絶縁膜と異なる材料からなる第1実施形態に係る多層配線構造の製造方法について説明する。
図11は本発明の第1実施形態の他の多層配線構造の製造工程断面図であり、第1実施形態の多層配線構造において絶縁膜5を上層絶縁膜7より低誘電率絶縁膜とした実施形態を表している。なお、図11(a)、図11(b)及び図11(c)は図5(g)と同じ位置の断面を、図11(a−1)、図11(b−1)及び図11(c−1)は図5(g−1)と同じ位置の断面を、図11(a−2)、図11(b−2)及び図11(c−2)は図5(g−2)と同じ位置の断面を表している。
本実施形態の製造工程は、図5(e)及び5図(f)までは同じである。その後、図11(a)、図11(a−1)及び図11(a−2)を参照して、交差部4a上の窪みを埋め込む絶縁材料5aを、基板1上全面に堆積する。この絶縁材料5aは、例えば有機系の低誘電率絶縁材料とする。
次いで、図11(b)、図11(b−1)及び図11(b−2)を参照して、CMPにより下層絶縁膜2の上面に形成された絶縁材料5aを平坦に除去し、交差部4a上の窪みに埋め込まれた絶縁材料5aを絶縁膜5として残す。この結果、絶縁膜5の上面はほぼ下層絶縁膜2の上面の位置に等しくなる。
次いで、図11(c)、図11(c−1)及び図11(c−2)を参照して、基板1上全面にSiOC膜からなる上層絶縁膜7を堆積し、図(g)〜図(h)に示す工程と同様の工程で、上層絶縁膜7に上層配線溝12を形成する。この上層配線溝12は、接続部3aの上面及び絶縁膜5を表出する深さを有し、その底面はほぼ下層絶縁膜2の上面の高さに位置する。従って、上層配線溝12と交差部4aとは、絶縁膜5を挟み分離され絶縁される。
その後、図6(i)以降の工程により、上層配線溝12を埋め込む上層配線6が形成され絶縁膜5を有する多層配線構造が製造される。
上述の本明細書には、以下の付記記載の発明が開示されている。
(付記1)基板上に形成された下層絶縁層と、
前記下層絶縁層に形成され、第1の幅の溝からなる接続部画定領域を有する第1下層配線溝と、
前記下層絶縁膜に形成され、前記第1の幅より幅広の溝からなる交差部画定領域を有する第2下層配線溝と、
前記第1及び第2下層配線溝をそれぞれ埋め込む第1及び第2下層配線と、
前記第1下層配線に設けられ、前記接続部画定領域を前記第1下層配線溝の上面まで埋め込む接続部と、
前記第2下層配線に設けられ、前記交差部画定領域を前記第2下層配線溝の途中まで埋め込む交差部と、
前記第1並びに第2下層配線の外側に表出する前記下層絶縁膜、前記第1下層配線及び前記第2下層配線上に形成された上層絶縁膜と、
前記上層絶縁膜に形成され、底面が前記第1下層配線溝の上面に位置する上層配線溝と、
前記上層配線溝を埋め込む上層配線とを有し、
前記上層配線は、前記第1及び第2下層配線とそれぞれ前記接続部及び前記交差部で交差し、
前記上層配線の底面は、前記接続部で第1下層配線と接触し、前記交差部で前記第2下層配線から離れている多層配線構造。
(付記2)前記第2下層配線溝の途中まで埋め込まれた前記第2下層配線上に、前記第2下層配線溝の上面まで埋め込む前記上層絶縁膜より低誘電率材料からなる第3絶縁膜を有することを特徴とする付記1記載の多層配線構造。
(付記3)前記第1及び第2下層配線は、断面積が延在方向に沿って同一であることを特徴とする付記1又は2記載の多層配線構造。
(付記4)基板上に下層絶縁膜を形成する工程と、
前記下層絶縁膜に、第1の幅の溝からなる接続部画定領域を有する第1下層配線溝及び前記第1の幅より幅広の溝からなる交差部画定領域を有する第2下層配線溝を形成する工程と、
前記第1及び第2下層配線溝を埋め込み前記下層絶縁膜上に延在する配線材料の層を形成する工程と、
前記下層絶縁膜をストッパとする化学的機械的研摩(CMP)により前記下層絶縁膜上に延在する前記配線材料を除去して前記第1及び第2下層配線溝をそれぞれ埋め込む第1及び第2下層配線を形成すると同時に、前記接続部画定領域を前記第1下層配線溝の上面まで埋め込む前記配線材料からなる接続部及び前記交差部画定領域に埋め込まれた前記配線材料の上部をデッシングにより除去して前記第2下層配線溝の途中まで埋め込まれた前記配線材料からなる交差部を形成する工程と、
前記下層絶縁膜、前記第1下層配線及び前記第2下層配線上に上層絶縁膜を形成する工程と、
前記上層絶縁膜に、前記第1及び第2下層配線とそれぞれ前記接続部及び前記交差部で交差し、底面が前記第1下層配線溝の上面に位置する上層配線溝を形成する工程と、
前記上層配線溝を埋め込み、前記接続部で第1下層配線と接触して交差し、前記交差部で前記第2下層配線から離れて交差する上層配線を形成する工程とを有する多層配線構造の製造方法。
(付記5)前記上層配線溝は、上面が平坦な前記上層絶縁膜を一定の深さにエッチングして形成されたことを特徴とする付記4記載の多層配線構造の製造方法。
(付記6)前記交差部上のデッシングにより除去された前記配線材料の領域を、前記上層絶縁膜より低誘電率の第3絶縁膜により埋め込む工程を有することを特徴とする付記4又は5記載の多層配線構造の製造方法。
(付記1)基板上に形成された下層絶縁層と、
前記下層絶縁層に形成され、第1の幅の溝からなる接続部画定領域を有する第1下層配線溝と、
前記下層絶縁膜に形成され、前記第1の幅より幅広の溝からなる交差部画定領域を有する第2下層配線溝と、
前記第1及び第2下層配線溝をそれぞれ埋め込む第1及び第2下層配線と、
前記第1下層配線に設けられ、前記接続部画定領域を前記第1下層配線溝の上面まで埋め込む接続部と、
前記第2下層配線に設けられ、前記交差部画定領域を前記第2下層配線溝の途中まで埋め込む交差部と、
前記第1並びに第2下層配線の外側に表出する前記下層絶縁膜、前記第1下層配線及び前記第2下層配線上に形成された上層絶縁膜と、
前記上層絶縁膜に形成され、底面が前記第1下層配線溝の上面に位置する上層配線溝と、
前記上層配線溝を埋め込む上層配線とを有し、
前記上層配線は、前記第1及び第2下層配線とそれぞれ前記接続部及び前記交差部で交差し、
前記上層配線の底面は、前記接続部で第1下層配線と接触し、前記交差部で前記第2下層配線から離れている多層配線構造。
(付記2)前記第2下層配線溝の途中まで埋め込まれた前記第2下層配線上に、前記第2下層配線溝の上面まで埋め込む前記上層絶縁膜より低誘電率材料からなる第3絶縁膜を有することを特徴とする付記1記載の多層配線構造。
(付記3)前記第1及び第2下層配線は、断面積が延在方向に沿って同一であることを特徴とする付記1又は2記載の多層配線構造。
(付記4)基板上に下層絶縁膜を形成する工程と、
前記下層絶縁膜に、第1の幅の溝からなる接続部画定領域を有する第1下層配線溝及び前記第1の幅より幅広の溝からなる交差部画定領域を有する第2下層配線溝を形成する工程と、
前記第1及び第2下層配線溝を埋め込み前記下層絶縁膜上に延在する配線材料の層を形成する工程と、
前記下層絶縁膜をストッパとする化学的機械的研摩(CMP)により前記下層絶縁膜上に延在する前記配線材料を除去して前記第1及び第2下層配線溝をそれぞれ埋め込む第1及び第2下層配線を形成すると同時に、前記接続部画定領域を前記第1下層配線溝の上面まで埋め込む前記配線材料からなる接続部及び前記交差部画定領域に埋め込まれた前記配線材料の上部をデッシングにより除去して前記第2下層配線溝の途中まで埋め込まれた前記配線材料からなる交差部を形成する工程と、
前記下層絶縁膜、前記第1下層配線及び前記第2下層配線上に上層絶縁膜を形成する工程と、
前記上層絶縁膜に、前記第1及び第2下層配線とそれぞれ前記接続部及び前記交差部で交差し、底面が前記第1下層配線溝の上面に位置する上層配線溝を形成する工程と、
前記上層配線溝を埋め込み、前記接続部で第1下層配線と接触して交差し、前記交差部で前記第2下層配線から離れて交差する上層配線を形成する工程とを有する多層配線構造の製造方法。
(付記5)前記上層配線溝は、上面が平坦な前記上層絶縁膜を一定の深さにエッチングして形成されたことを特徴とする付記4記載の多層配線構造の製造方法。
(付記6)前記交差部上のデッシングにより除去された前記配線材料の領域を、前記上層絶縁膜より低誘電率の第3絶縁膜により埋め込む工程を有することを特徴とする付記4又は5記載の多層配線構造の製造方法。
本発明は、半導体装置の多層配線構造に適用されて、半導体装置の製造工程を簡素にすることができる。
1、101 基板
2、102 下層絶縁膜
3 第1下層配線
3a、104b 接続部
4 第2下層配線
4a、104a 交差部
5 絶縁膜
5a 絶縁材料
6、106a、106b 上層配線
7 上層絶縁膜
11 下層配線溝
11a 第1下層配線溝
11b 第2下層配線溝
12 上層配線溝
13 接続部画定領域
14 交差部画定領域
21 レジスト
22、24 レジストパターン
22a、22b 開口
23、24 配線材料
2、102 下層絶縁膜
3 第1下層配線
3a、104b 接続部
4 第2下層配線
4a、104a 交差部
5 絶縁膜
5a 絶縁材料
6、106a、106b 上層配線
7 上層絶縁膜
11 下層配線溝
11a 第1下層配線溝
11b 第2下層配線溝
12 上層配線溝
13 接続部画定領域
14 交差部画定領域
21 レジスト
22、24 レジストパターン
22a、22b 開口
23、24 配線材料
Claims (5)
- 基板上に形成された下層絶縁層と、
前記下層絶縁層に形成され、第1の幅の溝からなる接続部画定領域を有する第1下層配線溝と、
前記下層絶縁膜に形成され、前記第1の幅より幅広の溝からなる交差部画定領域を有する第2下層配線溝と、
前記第1及び第2下層配線溝をそれぞれ埋め込む第1及び第2下層配線と、
前記第1下層配線に設けられ、前記接続部画定領域を前記第1下層配線溝の上面まで埋め込む接続部と、
前記第2下層配線に設けられ、前記交差部画定領域を前記第2下層配線溝の途中まで埋め込む交差部と、
前記第1並びに第2下層配線の外側に表出する前記下層絶縁膜、前記第1下層配線及び前記第2下層配線上に形成された上層絶縁膜と、
前記上層絶縁膜に形成され、底面が前記第1下層配線溝の上面に位置する上層配線溝と、
前記上層配線溝を埋め込む上層配線とを有し、
前記上層配線は、前記第1及び第2下層配線とそれぞれ前記接続部及び前記交差部で交差し、
前記上層配線の底面は、前記接続部で第1下層配線と接触し、前記交差部で前記第2下層配線から離れている多層配線構造。 - 前記第1及び第2下層配線は、断面積が延在方向に沿って同一であることを特徴とする請求項1記載の多層配線構造。
- 基板上に下層絶縁膜を形成する工程と、
前記下層絶縁膜に、第1の幅の溝からなる接続部画定領域を有する第1下層配線溝及び前記第1の幅より幅広の溝からなる交差部画定領域を有する第2下層配線溝を形成する工程と、
前記第1及び第2下層配線溝を埋め込み前記下層絶縁膜上に延在する配線材料の層を形成する工程と、
前記下層絶縁膜をストッパとする化学的機械的研摩(CMP)により前記下層絶縁膜上に延在する前記配線材料を除去して前記第1及び第2下層配線溝をそれぞれ埋め込む第1及び第2下層配線を形成すると同時に、前記接続部画定領域を前記第1下層配線溝の上面まで埋め込む前記配線材料からなる接続部及び前記交差部画定領域に埋め込まれた前記配線材料の上部をデッシングにより除去して前記第2下層配線溝の途中まで埋め込まれた前記配線材料からなる交差部を形成する工程と、
前記下層絶縁膜、前記第1下層配線及び前記第2下層配線上に上層絶縁膜を形成する工程と、
前記上層絶縁膜に、前記第1及び第2下層配線とそれぞれ前記接続部及び前記交差部で交差し、底面が前記第1下層配線溝の上面に位置する上層配線溝を形成する工程と、
前記上層配線溝を埋め込み、前記接続部で第1下層配線と接触して交差し、前記交差部で前記第2下層配線から離れて交差する上層配線を形成する工程とを有する多層配線構造の製造方法。 - 前記上層配線溝は、上面が平坦な前記上層絶縁膜を一定の深さにエッチングして形成されたことを特徴とする請求項3記載の多層配線構造の製造方法。
- 前記交差部上のデッシングにより除去された前記配線材料の領域を、前記上層絶縁膜より低誘電率の第3絶縁膜により埋め込む工程を有することを特徴とする請求項3又は4記載の多層配線構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353451A JP2007158169A (ja) | 2005-12-07 | 2005-12-07 | 多層配線構造及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353451A JP2007158169A (ja) | 2005-12-07 | 2005-12-07 | 多層配線構造及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007158169A true JP2007158169A (ja) | 2007-06-21 |
Family
ID=38242094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005353451A Pending JP2007158169A (ja) | 2005-12-07 | 2005-12-07 | 多層配線構造及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007158169A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014021037A (ja) * | 2012-07-23 | 2014-02-03 | Seiko Epson Corp | Memsデバイス、電子モジュール、電子機器、及び移動体 |
JP2017005262A (ja) * | 2016-08-24 | 2017-01-05 | キヤノン株式会社 | 固体撮像装置 |
US10823570B2 (en) | 2017-03-28 | 2020-11-03 | Seiko Epson Corporation | Physical quantity sensor, physical quantity sensor device, electronic apparatus, and vehicle |
WO2023044204A1 (en) * | 2021-09-17 | 2023-03-23 | Qualcomm Incorporated | INTEGRATED CIRCUITS (ICs) EMPLOYING DIRECTLY COUPLED METAL LINES BETWEEN VERTICALLY-ADJACENT INTERCONNECT LAYERS FOR REDUCED COUPLING RESISTANCE, AND RELATED METHODS |
WO2024120231A1 (en) * | 2022-12-09 | 2024-06-13 | International Business Machines Corporation | Semiconductor structure with backside metallization layers |
-
2005
- 2005-12-07 JP JP2005353451A patent/JP2007158169A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014021037A (ja) * | 2012-07-23 | 2014-02-03 | Seiko Epson Corp | Memsデバイス、電子モジュール、電子機器、及び移動体 |
JP2017005262A (ja) * | 2016-08-24 | 2017-01-05 | キヤノン株式会社 | 固体撮像装置 |
US10823570B2 (en) | 2017-03-28 | 2020-11-03 | Seiko Epson Corporation | Physical quantity sensor, physical quantity sensor device, electronic apparatus, and vehicle |
WO2023044204A1 (en) * | 2021-09-17 | 2023-03-23 | Qualcomm Incorporated | INTEGRATED CIRCUITS (ICs) EMPLOYING DIRECTLY COUPLED METAL LINES BETWEEN VERTICALLY-ADJACENT INTERCONNECT LAYERS FOR REDUCED COUPLING RESISTANCE, AND RELATED METHODS |
US11942414B2 (en) | 2021-09-17 | 2024-03-26 | Qualcomm Incorporated | Integrated circuits (ICs) employing directly coupled metal lines between vertically-adjacent interconnect layers for reduced coupling resistance, and related methods |
WO2024120231A1 (en) * | 2022-12-09 | 2024-06-13 | International Business Machines Corporation | Semiconductor structure with backside metallization layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100266762B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7598616B2 (en) | Interconnect structure | |
KR100385227B1 (ko) | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 | |
JP4852234B2 (ja) | ボイド発生が防止される金属配線構造及び金属配線方法 | |
US7312532B2 (en) | Dual damascene interconnect structure with improved electro migration lifetimes | |
US20050145988A1 (en) | Semiconductor device and method of fabricating the same | |
TW201349411A (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP2007158169A (ja) | 多層配線構造及びその製造方法 | |
US7087350B2 (en) | Method for combining via patterns into a single mask | |
JPH11186391A (ja) | 半導体装置およびその製造方法 | |
US20110312152A1 (en) | Methods of Fabricating Integrated Circuit Devices Using Selective Etching Techniques that Account for Etching Distance Variations | |
JP2001176965A (ja) | 半導体装置及びその製造方法 | |
US7371653B2 (en) | Metal interconnection structure of semiconductor device and method of forming the same | |
JP2010171291A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009016619A (ja) | 半導体装置及びその製造方法 | |
JP2004311537A (ja) | 半導体装置 | |
KR100590205B1 (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
JP2008124070A (ja) | 半導体装置 | |
US20010048162A1 (en) | Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof | |
US11804406B2 (en) | Top via cut fill process for line extension reduction | |
KR100591175B1 (ko) | 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법 | |
JP2008103575A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20090065529A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
JP2006073635A (ja) | 半導体装置およびその製造方法 | |
JP2011199165A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20080731 Free format text: JAPANESE INTERMEDIATE CODE: A712 |