JP2007188919A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】エアギャップの大きさを確保して配線間容量の低下を促進すると共に、エアギャップの形成による半導体装置の形成精度の低下を防止することを目的とする。
【解決手段】エアギャップ溝１１１を形成するための絶縁膜のエッチングとして等方性の高いエッチングを実施することにより、配線側壁の近傍の絶縁膜が十分に除去できるようになるため、エアギャップの大きさを十分確保することができ、配線間の容量を十分に低減することができる。
【選択図】図２

Description

本発明は、配線間にエアギャップを備える半導体装置の製造方法に関するものである。

近年、半導体集積回路素子の微細化に伴い、素子間および素子内を結ぶ配線の間隔が狭くなってきている。このため、配線間の容量が増加し、信号の伝搬速度の低下を引き起こす課題が顕在化している。そこで、配線間にエアギャップを形成して配線間容量を下げる方法が検討されている。以下、従来のエアギャップを備える半導体装置の製造方法を、図１１，図１２，図１３，図１４を参照しながら説明する。

図１１は従来の半導体装置におけるエアギャップを形成する工程を説明する工程断面図、図１２は従来の半導体装置における上位配線を形成する工程を説明する工程断面図、図１３は従来の半導体装置におけるビアの位置ズレが生じた様子を示す断面図、図１４は従来の半導体装置におけるエアギャップ溝の形状を示す断面図である。

まず、図１１（ａ）に示すように、半導体基板１の表面に絶縁膜２を形成する。
次に、図１１（ｂ）に示すように、フォトリソグラフィーおよびドライエッチングにより、絶縁膜２の内部に配線溝３を形成する。

次に、図１１（ｃ）に示すように、配線溝３を含む絶縁膜２全面にバリア膜４およびＣｕ膜５を堆積後、配線溝３からはみ出したバリア膜４およびＣｕ膜５をＣＭＰにより除去すると、下部配線６が形成される。

次に、図１１（ｄ）に示すように、ＣＶＤもしくは無電解めっきによりキャップ膜７を下部配線６の表面に選択的に成長させる。
次に、図１１（ｅ）に示すように、下部配線６の間の絶縁膜２をドライエッチングにより除去して、エアギャップ溝８を形成する。

次に、図１１（ｆ）に示すように、ＣＶＤにより絶縁膜９を堆積する。これにより、エアギャップ溝８の上部が絶縁膜９により庇状に被覆されて配線溝３に空洞部分を備えて絶縁膜９が堆積され、エアギャップ１０が形成される。

次に、図１２（ａ）に示すように、フォトリソグラフィーおよびドライエッチングにより、所定の下部配線６上の絶縁膜９にビアホール１１を形成する。
次に、図１２（ｂ）に示すように、フォトリソグラフィーおよびドライエッチングにより、ビアホール１１を介して下部配線６と接続される配線溝１２を形成する。この際、あらかじめ、ビアホール１１の内部にレジストを埋め込んでおき、ドライエッチングの際にキャップ膜７が除去されてしまう現象を防止する。

次に、図１２（ｃ）に示すように、バリア膜１３およびＣｕ膜１４を堆積して、配線溝１２からはみ出したバリア膜１３およびＣｕ膜１４をＣＭＰにより除去すると、ビア１５および上部配線１６が形成される。

最後に、ＣＶＤもしくは無電解めっきによりキャップ膜１７を上部配線１６の表面に選択的に成長させると、図１２（ｄ）に示すようなエアギャップを備え、多層配線構造を有する半導体装置が完成する（例えば、非特許文献１参照）。
Ｌ． Ｇ． Ｇｏｓｓｅｔ等、"Ｇｅｎｅｒａｌ ｒｅｖｉｅｗ ｏｆ ｉｓｓｕｅｓ ａｎｄ ｐｅｒｓｐｅｃｔｉｖｅｓ ｆｏｒ ａｄｖａｎｃｅｄ ｃｏｐｐｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ ｕｓｉｎｇ ａｉｒ ｇａｐ ａｓ ｕｌｔｒａ−ｌｏｗ Ｋ ｍａｔｅｒｉａｌ"「Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ」、 ２００３年６月２日刊行

しかしながら、従来の技術には、以下の２つの課題がある。
第１の課題は、図１３に示すように、下部配線６とビアホール１１の合わせズレが発生した場合に、ビアホール１１の底部とエアギャップ１０の頂上部が接触してしまうことである。ビアホール１１とエアギャップ１０が接触すると、洗浄液やメッキ液等がエアギャップ１０に流入し、後続のＣＶＤ等の工程に際し、半導体基板１が加熱されると、流入した液体が爆発して多層配線構造を破壊するため、半導体装置の形成精度が低下し、半導体装置の歩留りが低下する。

第２の課題は、図１４に示すように、エアギャップ溝８の形成をドライエッチングにより行っていたため、下部配線６側壁の近傍の絶縁膜２が十分に除去しきれずに十分な大きさのエアギャップが形成できず、下部配線６の間の容量が十分に低下しないことである。これは、下記３点が原因である。

まず、１点目は、キャップ膜７の成長が等方的なため、下部配線６の表面から横方向へのはみ出しが発生し（図１４のＡ部分）、はみ出したキャップ膜７をマスクとしてドライエッチングを行うことにより、はみ出した分だけ下部配線６から離れた位置からエッチングされる。

２点目は、配線溝形成時において、ドライエッチングの特性により、配線溝が底部ほど内側に傾くようなテーパー形状になりやすい（図１４のＢ部分）。
３点目は、同様の理由で、エアギャップ溝８形成時において、エアギャップ溝８が底部ほど内側に傾くようなテーパー形状になりやすい（図１４のＣ部分）。

特に、配線溝とエアギャップ溝８のテーパーにより、基板方向に行くほどエアギャップ溝８と下部配線との間の絶縁膜２が厚くなり、その結果、エアギャップ溝８の幅が小さくなるため、形成されるエアギャップが小さくなる。

本発明は、上記の課題を鑑みてなされたものであり、エアギャップの大きさを確保して配線間容量の低下を促進すると共に、エアギャップの形成による半導体装置の形成精度の低下を防止することを目的とする。

上記目的を達成するため、請求項１記載の半導体装置の製造方法は、配線間にエアギャップを備える半導体装置の製造方法であって、配線層の形成に際し、基板に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に複数の第１の配線溝を形成する工程と、前記第１の配線溝にバリア膜および配線金属膜から成る下部配線を形成する工程と、前記下部配線上にキャップ膜を形成する工程と、前記キャップ膜上を含む前記絶縁膜上全面に保護膜を堆積する工程と、エアギャップ非形成領域の前記保護膜上にレジストを形成する工程と、前記レジストをマスクとして前記保護膜を異方性の高いエッチングにより選択的に除去する工程と、前記レジストおよび前記保護膜をマスクとして前記配線間の前記絶縁膜を所定の深さまで等方性の高いエッチングにより除去してエアギャップ溝を形成する工程と、前記レジストを除去する工程と、前記エアギャップ溝を含む全面に第２の絶縁膜を堆積して前記エアギャップ溝にはエアギャップを形成する工程と、所定の前記下部配線上に堆積された前記第２の絶縁膜にビアホールを形成する工程と、前記ビアホールと接する領域を含む所定の前記第２の絶縁膜に第２の配線溝を形成する工程と、前記ビアホール底部の前記保護膜を除去する工程と、前記ビアホールおよび前記第２の配線溝にバリア膜および配線金属膜から成る配線を形成する工程とからなることを特徴とする。

請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記第１の絶縁膜を、等方性エッチング耐性の低い配線間絶縁膜と等方性エッチング耐性の高い層間絶縁膜とからなり、前記配線間絶縁膜を前記層間絶縁膜の上に積層した２層構造とし、エアギャップ溝形成領域に前記配線間絶縁膜が堆積されるようにすることを特徴とする。

請求項３記載の半導体装置の製造方法は、請求項１または請求項２のいずれかに記載の半導体装置の製造方法において、前記第２の絶縁膜を、等方性エッチング耐性の低い配線間絶縁膜と等方性エッチング耐性の高い層間絶縁膜とからなり、前記配線間絶縁膜を前記層間絶縁膜の上に積層した２層構造とし、エアギャップ溝形成領域に前記配線間絶縁膜が堆積されるようにすることを特徴とする。

請求項４記載の半導体装置の製造方法は、請求項１〜３のいずれかに記載の半導体装置の製造方法において、前記保護膜を除去するに際し、前記第１の絶縁膜の一部分を同時にエッチングすることを特徴とする。

請求項５記載の半導体装置の製造方法は、配線間にエアギャップを備える半導体装置の製造方法であって、配線層の形成に際し、基板に層間絶縁膜を形成する工程と、前記層間絶縁膜上に配線間絶縁膜を形成する工程と、前記配線間絶縁膜に複数の第１の配線溝を形成する工程と、前記第１の配線溝にバリア膜および配線金属膜から成る下部配線を形成する工程と、前記下部配線上にキャップ膜を形成する工程と、前記キャップ膜上を含む前記絶縁膜上全面に保護膜を堆積する工程と、エアギャップ非形成領域の前記保護膜上にレジストを形成する工程と、前記レジストをマスクとして前記保護膜を異方性の高いエッチングにより選択的に除去する工程と、前記レジストを除去する工程と、前記保護膜をマスクとして前記配線間絶縁膜を等方性の高いエッチングにより除去してエアギャップ溝を形成する工程と、前記エアギャップ溝を含む全面に第２の絶縁膜を堆積して前記エアギャップ溝にはエアギャップを形成する工程と、所定の前記下部配線上に堆積された前記第２の絶縁膜にビアホールを形成する工程と、前記ビアホールと接する領域を含む所定の前記第２の絶縁膜に第２の配線溝を形成する工程と、前記ビアホール底部の前記保護膜を除去する工程と、前記ビアホールおよび前記第２の配線溝にバリア膜および配線金属膜から成る配線を形成する工程とからなることを特徴とする。

請求項６記載の半導体装置の製造方法は、請求項２〜５のいずれかに記載の半導体装置の製造方法において、前記層間絶縁膜としてＳｉＯＣ膜もしくは有機膜を用いることを特徴とする。

請求項７記載の半導体装置の製造方法は、請求項２〜６のいずれかに記載の半導体装置の製造方法において、前記配線間絶縁膜としてＳｉＯ_２膜もしくはＦＳＧ膜を用いることを特徴とする。

請求項８記載の半導体装置の製造方法は、請求項１〜７のいずれかに記載の半導体装置の製造方法において、前記異方性の高いエッチングとしてドライエッチングを実施することを特徴とする。

請求項９記載の半導体装置の製造方法は、請求項８記載の半導体装置の製造方法において、前記異方性の高いエッチングとしてプラズマエッチングを実施することを特徴とする。

請求項１０記載の半導体装置の製造方法は、請求項１〜９のいずれかに記載の半導体装置の製造方法において、前記保護膜としてＳｉＮ膜、ＳｉＣ膜もしくはＳｉＣＮ膜を使用することを特徴とする。

請求項１１記載の半導体装置の製造方法は、配線間にエアギャップを備える半導体装置の製造方法であって、配線層の形成に際し、基板に層間絶縁膜を形成する工程と、前記層間絶縁膜上に配線間絶縁膜を形成する工程と、前記配線間絶縁膜に複数の第１の配線溝を形成する工程と、前記第１の配線溝にバリア膜および配線金属膜から成る下部配線を形成する工程と、前記下部配線上にキャップ膜を形成する工程と、前記キャップ膜上を含む前記絶縁膜上全面にレジストを形成する工程と、前記レジストをマスクとして前記配線間絶縁膜を等方性の高いエッチングにより除去してエアギャップ溝を形成する工程と、前記レジストを除去する工程と、前記エアギャップ溝を含む全面に第２の絶縁膜を堆積して前記エアギャップ溝にはエアギャップを形成する工程と、所定の前記下部配線上に堆積された前記第２の絶縁膜にビアホールを形成する工程と、前記ビアホールと接する領域を含む所定の前記第２の絶縁膜に第２の配線溝を形成する工程と、前記ビアホール底部の前記保護膜を除去する工程と、前記ビアホールおよび前記第２の配線溝にバリア膜および配線金属膜から成る配線を形成する工程とからなることを特徴とする。

請求項１２記載の半導体装置の製造方法は、請求項１〜１１のいずれかに記載の半導体装置の製造方法において、前記等方性の高いエッチングとしてウェットエッチングを実施することを特徴とする。

請求項１３記載の半導体装置の製造方法は、請求項１〜１１のいずれかに記載の半導体装置の製造方法において、前記等方性の高いエッチングとしてベーパーエッチングを実施することを特徴とする。

以上により、エアギャップの大きさを確保して配線間容量の低下を促進すると共に、エアギャップの形成による半導体装置の形成精度の低下を防止することができる。

以上のように、本発明における半導体装置の製造方法は、エアギャップ溝を形成するための絶縁膜のエッチングとして等方性の高いエッチングを実施することにより、配線側壁の近傍の絶縁膜が十分に除去できるようになるため、エアギャップの大きさを十分確保することができ、配線間の容量を十分に低減することができる。

さらに、レジストマスクを用いてエアギャップの形成を回避する領域を設けることにより、配線とビアホールの合わせズレが発生した場合でも、ビアホールの底部とエアギャップの頂上部が接触する現象が起こらなくなるため、半導体装置の形成精度の低下を防止することができる。

本発明は、エアギャップ溝形成時に、ビアホール形成領域の近傍に対してエアギャップを形成しない領域のマスクとして、レジストおよび、レジストとキャップ膜や絶縁膜との密着性の高い保護膜を形成し、ウェットエッチング等の等方性の高いエッチングにより配線間の絶縁膜を完全に除去することができるため、エアギャップの大きさを十分確保して配線間容量の低下を促進することができる。

この時、絶縁膜として、等方性エッチング耐性の低い配線間絶縁膜と等方性エッチング耐性の高い層間絶縁膜の２層構造にし、エアギャップ溝形成領域のみが等方性エッチング耐性の低い配線間絶縁膜となるようにすることで、ウェットエッチング等によって、より選択的かつ完全に絶縁膜を除去することができる。

さらに、ビアホール形成領域の近傍に対してエアギャップを形成しない領域としてレジストを設けて、ビアホール形成領域の近傍に対してエアギャップを形成しないことにより、ビアホールとエアギャップの接触を防ぎ、エアギャップの形成による半導体装置の形成精度の低下を防止することができる。

また、保護膜を用いることなく、レジストのみを用いる場合であっても、上記のように絶縁膜を２層とすることにより、レジストの密着性を確保できるレベルのウェットエッチングを用いて、容易に所望の配線間の絶縁膜を選択的に除去することができる。

以下、上記半導体装置の製造方法の実施例を、図面を用いて説明する。
ただし、以下の実施例では、上記全ての方法を組み合わせた場合について説明するが、実施に際して、その組み合わせは任意に選択できる。
（実施例１）
以下、本発明の第１の実施例について、図１〜図８を参照しながら説明する。

図１は実施例１における半導体装置の配線層形成工程を示す工程断面図、図２は実施例１における半導体装置の絶縁膜除去工程を示す工程断面図、図３は実施例１における半導体装置のビアホール形成工程を示す工程断面図、図４は実施例１における半導体装置の上層配線形成工程を示す工程断面図、図５はエアギャップ非形成領域の設定方法を説明する図、図６は保護膜の効果を説明する図、図７は第１エアギャップ溝エッチングの好ましい形態を説明する図、図８は第２エアギャップ溝エッチングの好ましい形態を説明する図である。

まず、図１（ａ）に示すように、半導体基板１０１上に層間絶縁膜１０２および配線間絶縁膜１０３を形成する。なお、本実施例では、層間絶縁膜１０２としてＳｉＯＣ膜もしくは有機膜、配線間絶縁膜１０３としてＳｉＯ_２膜もしくはＦＳＧ膜を使用している。

次に、図１（ｂ）に示すように、フォトリソグラフィーおよびドライエッチングにより、配線間絶縁膜１０３を貫通し、層間絶縁膜１０２の内部に及ぶように配線溝１０４を形成する。

次に、図１（ｃ）に示すように、配線溝１０４を含む配線間絶縁膜１０３上全面にバリア膜１０５および配線金属膜として例えばＣｕ膜１０６を堆積後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去することにより、下部配線１０７が完成する。なお、本実施例では、バリア膜１０５としてＴａＮ膜とＴａ膜をこの順番で積層した膜を使用している。

次に、図１（ｄ）に示すように、ＣＶＤもしくは無電解めっきにより下部配線１０７の表面にキャップ膜１０８を選択的に成長させる。なお、本実施例では、キャップ膜１０８として無電解めっきで成長させたＣｏＷＰ膜を使用している。

次に、図２（ａ）に示すように、層間絶縁膜１０２およびキャップ膜１０８上に保護膜１０９を形成する。保護膜１０９の機能については、後に詳しく説明する。なお、本実施例では、保護膜１０９としてＳｉＮ膜を使用している。

次に、図２（ｂ）に示すように、保護膜１０９上にレジストマスク１１０を形成し、フォトリソグラフィーにより、エアギャップを形成する領域のレジストマスク１１０を除去する。後に明らかになるように、このレジストマスク１１０により、エアギャップの形成領域と非形成領域を設けることができる。以後、レジストマスク１１０によりマスクされたエアギャップを形成しない領域を、「エアギャップ非形成領域」と呼ぶ。エアギャップ非形成領域の設定方法に関しては、後に詳しく説明する。

次に、図２（ｃ）に示すように、レジストマスク１１０で被覆されていないエアギャップ形成領域の保護膜１０９をドライエッチング等の異方性の高いエッチングにより除去する。続いて、図２（ｄ）に示すように、レジストマスク１１０で被覆されていないエアギャップ形成領域の配線間絶縁膜１０３をウェットエッチング等の等方性の高いエッチングにより除去して、エアギャップ溝１１１を形成する。その後、アッシングおよび洗浄により、レジストマスク１１０を除去する。

このように、本実施例では、エアギャップ溝１１１を形成するために、保護膜１０９を除去する異方性の高いエッチングと配線間絶縁膜１０３を除去する等方性の高いエッチングとの２回のエッチングを実施している。そこで、以後、保護膜１０９のエッチングを第１エアギャップ溝エッチング、配線間絶縁膜１０３のエッチングを第２エアギャップ溝エッチングと呼ぶ。

次に、図３（ａ）に示すように、ＣＶＤにより層間絶縁膜１１２を堆積する。これにより、エアギャップ溝１１１の上部が層間絶縁膜１１２により庇状に被覆されてエアギャップ１１３が形成される。ただし、当然のことながら、エアギャップ非形成領域では、もともとエアギャップ溝１１１が形成されていないため、エアギャップ１１３は形成されない。なお、本実施例では、層間絶縁膜１１２としてＳｉＯＣ膜を使用している。

次に、図３（ｂ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を形成する。なお、本実施例では、配線間絶縁膜１１４としてＦＳＧ膜を使用している。
次に、図３（ｃ）示すように、フォトリソグラフィーおよびドライエッチングにより、配線間絶縁膜１１４および層間絶縁膜１１２の内部にビアホール１１５を形成する。このとき、配線間絶縁膜１１４と層間絶縁膜１１２とを除去する工程と、保護膜１０９を除去する工程に分けて、ビアホール１１５を形成する。

次に、図４（ａ）に示すように、フォトリソグラフィーおよびドライエッチングにより、ビアホール１１５を介して下部配線１０７と接続される配線溝１１６を形成する。この際、あらかじめ、ビアホール１１５の内部にレジストを埋め込んでおき、配線溝１１６を形成するドライエッチングの際に保護膜１０９が除去されてしまう現象を防止する。

次に、図４（ｂ）に示すように、ドライエッチングにより、ビアホール１１５の底部に露出した保護膜１０９を除去する。
次に、図４（ｃ）に示すように、バリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去することにより、ビア１１９および上部配線１２０を形成する。なお、本実施例では、バリア膜１１７としてＴａＮ膜とＴａ膜をこの順番で積層した膜を使用している。

最後に、ＣＶＤもしくは無電解めっきによりキャップ膜１２１を上部配線１２０の表面に選択的に成長させると、図４（ｄ）に示すようなエアギャップを備え、多層配線構造を有する半導体装置が完成する。

ここで、エアギャップ非形成領域の設定方法について述べる。すでに説明したように、エアギャップ非形成領域では、エアギャップ１１３は形成されない。そこで、ビアホール１１５を形成する予定の領域およびその周辺をエアギャップ非形成領域として設定しておけば、従来の技術で課題となるようなビアホール１１５とエアギャップ１１３の接触を避けることができる。この効果を確実に得るためには、図５で示すようにエアギャップ非形成領域を設定するのが良い。すなわち、ビアの径寸法をΦ、そのばらつきの想定値をΔΦ、第２エアギャップ溝エッチングにおける配線間絶縁膜１０３の横方向の除去量をＲ、そのばらつきの想定値をΔＲ、エアギャップ非形成領域の寸法のばらつきの想定値をΔＤ、下部配線１０７とビアホール１１５の重ね合わせズレの想定値をＳ１、下部配線１０７とエアギャップ非形成領域の重ね合わせズレの想定値をＳ２とした場合、エアギャップ非形成領域を、一辺の長さがＤ＝Φ＋Ｒ＋√（ΔΦ^２＋ΔＲ^２＋ΔＤ^２＋４Ｓ１^２＋４Ｓ２^２）以上の正方形として規定することが好ましい。少なくとも設計上はビアホール１１５の中心とこの正方形の中心を一致させておく必要があることは言うまでもない。なお、この場合、エアギャップ非形成領域の末端が、キャップ膜１０８の上に来る場合と、配線間絶縁膜１０３の上部に来る場合があるが、図１では前者を例にとって説明している。

次に、保護膜１０９の機能について説明する。保護膜１０９は、ビアホール１１５形成の際に、下部配線１０７とビアホール１１５との重ね合わせズレが発生した場合に、配線間絶縁膜１０３が除去される現象を最小限に抑制するために堆積する。図６に保護膜１０９を用いない場合と用いた場合の比較を示す。ビアホール１１５のドライエッチングの際、エッチング時間は、通常、配線間絶縁膜１１４および層間絶縁膜１１２を除去するのに必要と見盛られる時間より長く設定される。これは、配線間絶縁膜１１４や層間絶縁膜１１２の膜厚の変動や、ドライエッチングのエッチング速度の変動が発生した場合でも、確実にビアホール１１５の底部を下部配線１０７に到達させるためである。しかしながら、このように設定した場合、保護膜１０９を形成しない状態で下部配線１０７とビアホール１１５との重ね合わせズレが発生すると、図６（ａ）に示すように、ビアホール１１５の底部のうち、下部配線１０７からはみ出した部分で、必要以上に配線間絶縁膜１０３が除去されてしまうことになる。一方、図６（ｂ）に示すように、ドライエッチングのエッチング速度が低い膜（例えば、ＳｉＮ膜，ＳｉＣ膜，ＳｉＣＮ膜等）として保護膜１０９を堆積すると、ドライエッチングの終了時に、ビアホール１１５の底部を保護膜１０９の表面または内部で止めることができる。保護膜１０９は、後続のエッチングにより除去する必要があるが、保護膜１０９の膜厚やエッチング条件の最適化により、配線間絶縁膜１０３が除去される現象を最小限に抑制することができる。

さらに、ビアホールのドライエッチングに対する層間絶縁膜１１２と配線間絶縁膜１０３のエッチングの選択性を変えることで、保護膜１０９が形成されていなくても配線間絶縁膜１０３が除去される現象を抑制することができ、保護膜１０９の形成が不要となり、それに伴い、後のビアホール１１５底部の保護膜１０９の除去工程も不要とすることができる。

また、レジスト１１０を保護膜１０９を介して形成することにより、配線間絶縁膜１０３やキャップ膜１０８とレジスト１１０との密着性を増すことができ、配線間膜１０３のエッチング時にレジスト１１０の剥がれによるエアギャップ非形成領域へのエッチングを防ぐことができる。

次に、第１エアギャップ溝エッチングの好ましい形態について述べる。本実施例においては、第１エアギャップ溝エッチングは、保護膜１０９をエッチングする工程と位置付けられる。このエッチングは、例えば、プラズマエッチングを含むドライエッチング等の、異方性の高いエッチング方法で実施することが好ましい（図７（ｂ））。図７（ａ）に示すように、これは、等方性の高いエッチングを適用すると、レジストマスク１１０の下の保護膜１０９までエッチングされてしまい、エアギャップ非形成領域の寸法の制御性が悪化するためである。

また、この第１エアギャップ溝エッチングでは、キャップ膜１０８のエッチングを最小限に抑制する必要がある。さもなければ、Ｃｕ膜１０５の一部が、第１エアギャップ溝エッチングの後に露出する結果、Ｃｕ膜１０６と保護膜１０９が直接接触することになる。これは、下部配線１０７の信頼性（エレクトロマイグレーションやストレスマイグレーションなど）の劣化を引き起こす。従って、第１エアギャップ溝エッチングでは、キャップ膜１０８に比べて保護膜１０９のエッチング速度が高い条件で実施する必要がある。

上記のような要請を考慮して、本実施例では、第１エアギャップ溝エッチングにフッ素を含有する炭化水素ガスによるドライエッチング、より具体的には、ＣＨＦ３ガスによるドライエッチングを用いている。

次に、第２エアギャップ溝エッチングの好ましい形態について述べる。本実施例では、第２エアギャップ溝エッチングは、配線間絶縁膜１０３を除去する工程と位置付けられる。このエッチングは、例えば、ウェットエッチングや、ベーパーエッチングのような、等方性の高いエッチング方法で実施することが好ましい。この理由を図８に示す。従来の技術のように、異方性の高いエッチング方法で第２エアギャップ溝エッチングを実施すると、図８（ａ）に示すように、配線側面に配線間絶縁膜１０３が残存するため、十分な大きさのエアギャップを形成するだけのエアギャップ溝１１１が形成できず、下部配線１０７の間の容量が十分に低下することができなかった。また、エアギャップ溝１１１がテーパー形状となることで、最悪の場合、エアギャップそのものを形成できないほどエアギャップ溝１１１が小さくなる可能性もあった。一方、本実施例のように、第２エアギャップ溝エッチングを等方性の高いエッチング方法により実施すると、図８（ｂ）に示すように、配線間絶縁膜１０３を完全に除去することができるので、十分な大きさのエアギャップが形成するだけのエアギャップ溝１１１が形成でき、下部配線１０７の間の容量を十分に低下させることができる。また、第１エアギャップ溝エッチングの課題として挙げられている保護膜１０９のエッチングを避けるために、第２エアギャップ溝エッチングはまずは異方性の高いエッチングを行い、後に等方性エッチングを行うようにしてもよい。このとき、異方性エッチングは第１エアギャップ溝エッチングの異方性エッチングを継続させたものであってもよい。

また、この第２エアギャップ溝エッチングでは、バリア膜１０５およびキャップ膜１０８のエッチングを最小限に抑制する必要がある。さもなければ、Ｃｕ膜１０５の一部が、第２エアギャップ溝エッチングの後に露出する結果、Ｃｕ膜１０６と配線間絶縁膜１０３、もしくは、Ｃｕ膜１０６と保護膜１０９が直接接触することになる。前者は下部配線１０７の間の意図せぬ導通、後者は下部配線１０７の信頼性（エレクトロマイグレーションやストレスマイグレーションなど）の劣化を引き起こす。従って、第２エアギャップ溝エッチングでは、バリア膜１０５およびキャップ膜１０８に比べて配線間絶縁膜１０３のエッチング速度が高い条件で実施する必要がある。この観点からも、第２エアギャップ溝エッチングでは、ウェットエッチングやベーパーエッチングなどのエッチング方法を用いることが好ましい。

なお、本実施例では、第２エアギャップ溝エッチングにＨＦ溶液によるウェットエッチングを用いているが、例えば、代わりに、ＨＦ溶液によるベーパーエッチングを用いることもできる。

次に、バリア膜１０５の好ましい形態について述べる。バリア膜１０５には、以下の２つの目的がある。
第１に、層間絶縁膜１０２・配線間絶縁膜１０３へのＣｕの拡散を防止する。

第２に、第２エアギャップ溝エッチングの際にＣｕ膜１０６が腐蝕されることを防ぐ。
この目的に適合する材料としては、ＴｉＮ、ＴａＮ、ＷＮ等の金属窒化物や、ＴｉＳｉＮ、ＴａＳｉＮ，ＷＳｉＮ等の金属ケイ化窒化物等が考えられるが、これらの材料は、Ｃｕ膜１０６との密着性が悪いため、エレクトロマイグレーションやストレスマイグレーション等により、多層配線の信頼性が低下してしまう可能性があるため、本実施例に示されているように、金属窒化物（金属ケイ化窒化物）、金属膜、Ｃｕ膜１０６を積層することにより、バリア膜１０５とＣｕ膜１０６の密着性を向上させることが好ましい。

次に、キャップ膜１０８の好ましい形態について述べる。キャップ膜１０８の役割は、第１エアギャップ溝エッチングおよび第２エアギャップ溝エッチングの際に、Ｃｕ膜１０６を保護することである。このため、キャップ膜１０８には、これらのエッチングに対する耐性が要求される。そのような要求を満たす材料としては、まず、ＷやＷ合金（ＣｏＷＰ、ＣｏＷＢ、ＣｏＷＢＰ等）が挙げられる。これらの材料は、ＣＶＤや無電解めっきにより下部配線１０７の表面に選択的に成長可能であるため、適用が容易であり、半導体装置の製造コストの上昇を最小限に抑制できるという利点がある。その他の材料としては、ＴｉＮ、ＴａＮ、ＷＮ等の金属窒化物や、ＴｉＳｉＮ、ＴａＳｉＮ，ＷＳｉＮ等の金属ケイ化窒化物等が挙げられるが、これらの材料に関しては選択成長技術が確立されていないため、全面（下部配線１０７および配線間絶縁膜１０３の表面）に堆積後、ドライエッチングまたはＣＭＰ等で不要な部分（配線間絶縁膜１０３の表面）を除去する必要がある。

以上のように、半導体装置のエアギャップを形成する際に、エアギャップ非形成領域上に保護膜１０９およびレジスト１１０を順次積層し、この保護膜１０９およびレジスト１１０をマスクとしてウェットエッチング等の等方性の高いエッチングにより絶縁膜を除去してエアギャップ溝を形成することにより、ウェットエッチング等によるレジスト１１０の絶縁膜やキャップ膜１０８との密着性を保護膜１０９を介することで維持しながら、所望の配線間の絶縁膜を除去して十分な大きさのエアギャップ溝を形成することができるため、十分な大きさのエアギャップを形成することができ、エアギャップの大きさを十分確保して配線間容量の低下を促進することができる。この時、ビアホールが形成されるエアギャップ非形成領域にはエアギャップ溝が形成されないため、ビアホールとエアギャップの接触を防ぎ、エアギャップの形成による半導体装置の形成精度の低下を防止することができる。

さらに、絶縁膜を、等方性エッチング耐性の低い配線間絶縁膜と等方性エッチング耐性の高い層間絶縁膜の２層構造にし、エアギャップ溝形成領域のみが異方性エッチング耐性の低い配線間絶縁膜となるようにすることで、容易に、ウェットエッチングによりエアギャップ溝形成領域の絶縁膜を完全に除去することができる。
（実施例２）
以下、本発明の実施例２について、図９を参照しながら説明する。なお、説明は、本実施例において実施例１と異なっている部分のみとし、実施例１と同様の部分の説明は省略する。

図９は本発明の実施例２におけるエアギャップ溝形成工程を示す断面図である。
図９からわかるように、本実施例が、層間絶縁膜が２層構造の場合の実施例１と異なっている点は、第１エアギャップ溝エッチングの際に、図９の右のエアギャップ溝のように配線間絶縁膜１０３の一部を除去することであり、さらには、図９の左のエアギャップ溝のように配線間絶縁膜１０３を貫通して層間絶縁膜１０２の一部まで除去することである。この方法は、第２エアギャップ溝エッチングに対するバリアメタルの耐性が十分でない場合に、あらかじめ配線間絶縁膜１０３をある程度除去しているため、第２エアギャップ溝エッチングによるエッチング量を押さえることができるという利点がある。さらに、層間絶縁膜１０２まである程度エッチングすることで、エアギャップの大きさを十分確保して配線間容量の低下を促進することができる。
（実施例３）
以下、本発明の実施例３について、図１０を参照しながら説明する。なお、説明は、本実施例において実施例１と異なっている部分のみとし、実施例１と同様の部分の説明は省略する。

図１０は本発明の実施例３におけるレジスト除去工程を示す工程断面図である。
図１０からわかるように、本実施例が実施例１と異なっている点は、レジストマスク１１０を除去するタイミングである。すなわち、実施例１では、第２エアギャップ溝エッチングの後にレジストマスク１１０を除去しているのに対し、本実施例では、第１エアギャップ溝エッチングをした後（図１０（ａ），（ｂ））と第２エアギャップ溝エッチング（図１０（ｄ））の前にレジストマスク１１０を除去している（図１０（ｃ））。この場合は、保護膜１０９が第２エアギャップ溝エッチングの際のマスクとして機能する。この方法によれば、レジストマスク１１０を除去する際のアッシングにより層間絶縁膜１０２にダメージが入る現象を防止することができる。

以上、本発明の３つの実施例について説明してきたが、本発明は上記の実施例に限定されるものではない。
例えば、上記の実施例では、保護膜１０９としてＳｉＮ膜を使用しているが、代わりに、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＣＮ膜とＳｉＣＯ膜の積層膜等を代わりに用いることができる。

また、上記の実施例では、下部配線１０７および上部配線１２０の主要な材料としてＣｕ膜１０６やＣｕ膜１１８を用いているが、Ｃｕ合金膜、Ａｇ膜、Ａｇ合金膜を代わりに用いることができる。

また、エアギャップを下部配線間において形成する方法について説明したが、下部配線間に限らず、多層配線中のいかなる層の配線間においても、同様の方法でエアギャップを形成することができる。

実施例１における半導体装置の配線層形成工程を示す工程断面図 実施例１における半導体装置の絶縁膜除去工程を示す工程断面図 実施例１における半導体装置のビアホール形成工程を示す工程断面図 実施例１における半導体装置の上層配線形成工程を示す工程断面図 エアギャップ非形成領域の設定方法を説明する図 保護膜の効果を説明する図 第１エアギャップ溝エッチングの好ましい形態を説明する図 第２エアギャップ溝エッチングの好ましい形態を説明する図 本発明の実施例２におけるエアギャップ溝形成工程を示す断面図 本発明の実施例３におけるレジスト除去工程を示す工程断面図 従来の半導体装置におけるエアギャップを形成する工程を説明する工程断面図 従来の半導体装置における上位配線を形成する工程を説明する工程断面図 従来の半導体装置におけるビアの位置ズレが生じた様子を示す断面図 従来の半導体装置におけるエアギャップ溝の形状を示す断面図

符号の説明

１ 半導体基板
２ 絶縁膜
３ 配線溝
４ バリア膜
５ Ｃｕ膜
６ 下部配線
７ キャップ膜
８ エアギャップ溝
９ 絶縁膜
１０ エアギャップ
１１ ビアホール
１２ 配線溝
１３ バリア膜
１４ Ｃｕ膜
１５ ビア
１６ 上部配線
１７ キャップ膜
１０１ 半導体基板
１０２ 層間絶縁膜
１０３ 配線間絶縁膜
１０４ 配線溝
１０５ バリア膜
１０６ Ｃｕ膜
１０７ 下部配線
１０８ キャップ膜
１０９ 保護膜
１１０ レジストマスク
１１１ エアギャップ溝
１１２ 層間絶縁膜
１１３ エアギャップ
１１４ 配線間絶縁膜
１１５ ビアホール
１１６ 配線溝
１１７ バリア膜
１１８ Ｃｕ膜
１１９ ビア
１２０ 上部配線
１２１ キャップ膜

Claims (13)

1. 配線間にエアギャップを備える半導体装置の製造方法であって、
   配線層の形成に際し、
   基板に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜に複数の第１の配線溝を形成する工程と、
   前記第１の配線溝にバリア膜および配線金属膜から成る下部配線を形成する工程と、
   前記下部配線上にキャップ膜を形成する工程と、
   前記キャップ膜上を含む前記絶縁膜上全面に保護膜を堆積する工程と、
   エアギャップ非形成領域の前記保護膜上にレジストを形成する工程と、
   前記レジストをマスクとして前記保護膜を異方性の高いエッチングにより選択的に除去する工程と、
   前記レジストおよび前記保護膜をマスクとして前記配線間の前記絶縁膜を所定の深さまで等方性の高いエッチングにより除去してエアギャップ溝を形成する工程と、
   前記レジストを除去する工程と、
   前記エアギャップ溝を含む全面に第２の絶縁膜を堆積して前記エアギャップ溝にはエアギャップを形成する工程と、
   所定の前記下部配線上に堆積された前記第２の絶縁膜にビアホールを形成する工程と、
   前記ビアホールと接する領域を含む所定の前記第２の絶縁膜に第２の配線溝を形成する工程と、
   前記ビアホール底部の前記保護膜を除去する工程と、
   前記ビアホールおよび前記第２の配線溝にバリア膜および配線金属膜から成る配線を形成する工程と
   からなることを特徴とする半導体装置の製造方法。
2. 前記第１の絶縁膜を、等方性エッチング耐性の低い配線間絶縁膜と等方性エッチング耐性の高い層間絶縁膜とからなり、前記配線間絶縁膜を前記層間絶縁膜の上に積層した２層構造とし、エアギャップ溝形成領域に前記配線間絶縁膜が堆積されるようにすることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記第２の絶縁膜を、等方性エッチング耐性の低い配線間絶縁膜と等方性エッチング耐性の高い層間絶縁膜とからなり、前記配線間絶縁膜を前記層間絶縁膜の上に積層した２層構造とし、エアギャップ溝形成領域に前記配線間絶縁膜が堆積されるようにすることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
4. 前記保護膜を除去するに際し、前記第１の絶縁膜の一部分を同時にエッチングすることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
5. 配線間にエアギャップを備える半導体装置の製造方法であって、
   配線層の形成に際し、
   基板に層間絶縁膜を形成する工程と、
   前記層間絶縁膜上に配線間絶縁膜を形成する工程と、
   前記配線間絶縁膜に複数の第１の配線溝を形成する工程と、
   前記第１の配線溝にバリア膜および配線金属膜から成る下部配線を形成する工程と、
   前記下部配線上にキャップ膜を形成する工程と、
   前記キャップ膜上を含む前記絶縁膜上全面に保護膜を堆積する工程と、
   エアギャップ非形成領域の前記保護膜上にレジストを形成する工程と、
   前記レジストをマスクとして前記保護膜を異方性の高いエッチングにより選択的に除去する工程と、
   前記レジストを除去する工程と、
   前記保護膜をマスクとして前記配線間絶縁膜を等方性の高いエッチングにより除去してエアギャップ溝を形成する工程と、
   前記エアギャップ溝を含む全面に第２の絶縁膜を堆積して前記エアギャップ溝にはエアギャップを形成する工程と、
   所定の前記下部配線上に堆積された前記第２の絶縁膜にビアホールを形成する工程と、
   前記ビアホールと接する領域を含む所定の前記第２の絶縁膜に第２の配線溝を形成する工程と、
   前記ビアホール底部の前記保護膜を除去する工程と、
   前記ビアホールおよび前記第２の配線溝にバリア膜および配線金属膜から成る配線を形成する工程とからなることを特徴とする半導体装置の製造方法。
6. 前記層間絶縁膜としてＳｉＯＣ膜もしくは有機膜を用いることを特徴とする請求項２〜５のいずれかに記載の半導体装置の製造方法。
7. 前記配線間絶縁膜としてＳｉＯ_２膜もしくはＦＳＧ膜を用いることを特徴とする請求項２〜６のいずれかに記載の半導体装置の製造方法。
8. 前記異方性の高いエッチングとしてドライエッチングを実施することを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
9. 前記異方性の高いエッチングとしてプラズマエッチングを実施することを特徴とする請求項８記載の半導体装置の製造方法。
10. 前記保護膜としてＳｉＮ膜、ＳｉＣ膜もしくはＳｉＣＮ膜を使用することを特徴とする請求項１〜９のいずれかに記載の半導体装置の製造方法。
11. 配線間にエアギャップを備える半導体装置の製造方法であって、
    配線層の形成に際し、
    基板に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に配線間絶縁膜を形成する工程と、
    前記配線間絶縁膜に複数の第１の配線溝を形成する工程と、
    前記第１の配線溝にバリア膜および配線金属膜から成る下部配線を形成する工程と、
    前記下部配線上にキャップ膜を形成する工程と、
    前記キャップ膜上を含む前記絶縁膜上全面にレジストを形成する工程と、
    前記レジストをマスクとして前記配線間絶縁膜を等方性の高いエッチングにより除去してエアギャップ溝を形成する工程と、
    前記レジストを除去する工程と、
    前記エアギャップ溝を含む全面に第２の絶縁膜を堆積して前記エアギャップ溝にはエアギャップを形成する工程と、
    所定の前記下部配線上に堆積された前記第２の絶縁膜にビアホールを形成する工程と、
    前記ビアホールと接する領域を含む所定の前記第２の絶縁膜に第２の配線溝を形成する工程と、
    前記ビアホール底部の前記保護膜を除去する工程と、
    前記ビアホールおよび前記第２の配線溝にバリア膜および配線金属膜から成る配線を形成する工程とからなることを特徴とする半導体装置の製造方法。
12. 前記等方性の高いエッチングとしてウェットエッチングを実施することを特徴とする請求項１〜１１のいずれかに記載の半導体装置の製造方法。
13. 前記等方性の高いエッチングとしてベーパーエッチングを実施することを特徴とする請求項１〜１１のいずれかに記載の半導体装置の製造方法。

Images