KR100833451B1 - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR100833451B1
KR100833451B1 KR1020020035621A KR20020035621A KR100833451B1 KR 100833451 B1 KR100833451 B1 KR 100833451B1 KR 1020020035621 A KR1020020035621 A KR 1020020035621A KR 20020035621 A KR20020035621 A KR 20020035621A KR 100833451 B1 KR100833451 B1 KR 100833451B1
Authority
KR
South Korea
Prior art keywords
film
forming
diffusion barrier
copper
layer
Prior art date
Application number
KR1020020035621A
Other languages
English (en)
Other versions
KR20040000704A (ko
Inventor
김경호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020035621A priority Critical patent/KR100833451B1/ko
Publication of KR20040000704A publication Critical patent/KR20040000704A/ko
Application granted granted Critical
Publication of KR100833451B1 publication Critical patent/KR100833451B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R25/00Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits
    • H01R25/003Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits the coupling part being secured only to wires or cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66Structural association with built-in electrical component
    • H01R13/70Structural association with built-in electrical component with built-in switch

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 다마신 패턴을 형성하는 단계와, 상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막을 형성한 후 대기중에 노출시켜 상기 확산 방지막의 결정립계에 산소를 침투시키는 단계와, 전체 구조 상부에 알루미늄막 및 시드층을 형성한 후 상기 다마신 패턴이 매립되도록 구리층을 형성하는 단계와, CMP 공정을 실시하여 평탄화시킨 후 열처리 공정을 실시하여 상기 알루미늄을 확산시켜 상기 확산 방지막의 결정립계에 알루미늄 산화막이 형성되도록 하고, 상기 구리층의 상부 표면에 알루미늄 산화막이 형성되도록 하는 단계를 포함하여 이루어져, 구리의 확산을 방지하고 구리층의 산화를 방지함으로써 배선의 전도성 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법이 제시된다.
구리 배선, 알루미늄 산화막, 확산 방지막, 결정립계

Description

반도체 소자의 구리 배선 형성 방법{Method of forming a copper wiring in a semiconductor device}
도 1(a) 및 도 1(b)는 종래의 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 및 도 2(b)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 층간 절연막
13 및 23 : 확산 방지막 14 및 25 : 시드층
15 및 26 : 구리층 24 : 알루미늄막
23A : 결정립계에 알루미늄 산화막이 형성된 확산 방지막
27 : 알루미늄 산화막
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 확산 방지막을 대기중에 노출시켜 확산 방지막의 결정립계에 산소가 침투되도록 하고 알루미늄막, 시드층 및 구리층을 형성한 후 평탄화시키고 열처리 공정을 실시하여 확산 방지막의 결정립계에 존재하는 산소와 알루미늄을 반응시켜 확산 방지막의 결정립계에 알루미늄 산화막이 형성되도록 하고, 구리층 상부 표면에는 알루미늄이 확산되어 알루미늄 산화막이 형성되도록 하여 구리의 확산을 방지하고 구리의 산화를 방지함으로써 배선의 전도성 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
종래의 반도체 소자의 구리 배선 형성 방법을 도 1(a) 및 도 1(b)를 이용하여 설명하면 다음과 같다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 저유전율막 또는 SiO2막을 이용하여 층간 절연막(12)을 형성하고, 다마신 공정을 실시하여 층간 절연막(12)의 소정 영역에 다마신 패턴을 형성한다. 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막(13) 및 시드층(14)을 형성한 후 다마신 패턴이 매립되도록 구리층(15)을 형성한다.
도 1(b)를 참조하면, CMP 공정을 실시하여 층간 절연막(12) 상부에 형성된 구리층(15), 시드층(14) 및 확산 방지막(13)을 연마하여 평탄화시킨다. 이에 따라 하부 구리 배선이 형성되며, 이후 소자에 따라 다층의 상층 구리 배선을 형성한다.
그런데, 구리는 기존에 배선 물질로 사용되던 알루미늄보다 확산이 더 잘되며, 알루미늄은 표면에 산화물이 형성되면 산화물의 막질이 치밀하기 때문에 더 이상 산화되지 않지만, 구리는 산화가 계속되는 단점이 있다. 이에 따라 배선의 전도성이 저하되어 소자의 신뢰성이 저하되는 문제점을 야기시킨다.
본 발명의 목적은 구리의 확산을 방지하는 동시에 구리층의 산화를 방지함으로써 배선의 전도성 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 구리 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 다마신 패턴을 형성하는 단계와, 상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막을 형성한 후 대기중에 노출시켜 상기 확산 방지막의 결정립계에 산소를 침투시키는 단계와, 전체 구조 상부에 알루미늄막 및 시드층을 형성한 후 상기 다마신 패턴이 매립되도록 구리층을 형성하는 단계와, CMP 공정을 실시하여 평탄화시킨 후 열처리 공정을 실시하여 상기 알루미늄을 확산시켜 상기 확산 방지막의 결정립계에 알루미늄 산화막이 형성되도록 하고, 상기 구리층의 상 부 표면에 알루미늄 산화막이 형성되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(21) 상부에 층간 절연막(22)을 형성한 후 다마신 공정을 실시하여 층간 절연막(22)의 소정 영역에 다마신 패턴을 형성한다. 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막(23)을 형성한 후 대기중에 노출시켜 확산 방지막(23)의 결정립계에 산소가 침투하도록 한다. 여기서, 확산 방지막(23)은 Ta계 화합물, W계 화합물, Ti계 화합물을 이용하여 형성한다. Ta계 화합물은 Ta막, TaN막, TaSiN막 및 Ta막과 TaN막의 적층막을 포함하고, W계 화합물은 W막, WN막 및 WSiN막을 포함한다. 또한, Ti계 화합물은 Ti막, TiN막, TiSiN막 및 Ti막과 TiN막의 적층막을 포함한다.
도 2(b)는 전체 구조 상부에 알루미늄막(24) 및 시드층(25)을 형성한 후 다마신 패턴이 매립되도록 구리층(26)을 형성한 상태의 단면도이다. 알루미늄막(24)은 CVD 방법 또는 PVD 방법을 이용하여 형성한다.
도 2(c)를 참조하면, CMP 공정을 실시하여 층간 절연막(22) 상부에 형성된 구리층(26), 시드층(25), 알루미늄막(24) 및 확산 방지막(23)을 제거하여 평탄화시킨 후 열처리 공정을 실시한다. 열처리 공정에 의해 확산 방지막(23)의 결정립계에 존재하는 산소와 알루미늄이 반응하여 확산 방지막(23A)의 결정립계에 알루미늄 산화막이 형성되고, 구리층(26)의 상부에 알루미늄 원자가 확산되고 대기중의 산소와 반응하여 알루미늄 산화막(27)이 형성된다. 이때, 알루미늄막(24)은 그 형성 두께, 구리층(26)의 두께, 그리고 열처리 온도 및 시간에 따라 알루미늄이 완전히 확산되어 없어질 수도 있고, 잔류할 수도 있다.
상술한 바와 같이 본 발명에 의하면 확산 방지막을 대기중에 노출시켜 확산 방지막의 결정립계에 산소가 침투되도록 하고 알루미늄막, 시드층 및 구리층을 형성한 후 평탄화시키고 열처리 공정을 실시하여 확산 방지막의 결정립계에 존재하는 산소와 알루미늄을 반응시켜 확산 방지막의 결정립계에 알루미늄 산화막이 형성되도록 하고, 구리층 상부 표면에는 알루미늄이 확산되어 알루미늄 산화막이 형성되도록 하여 구리의 확산을 방지하고 구리의 산화를 방지함으로써 배선의 전도성 및 소자의 신뢰성을 향상시킬 수 있다.

Claims (6)

  1. 소정의 구조가 형성된 반도체 기판 상부에 층간 절연막을 형성한 후 다마신 공정을 실시하여 상기 층간 절연막의 소정 영역에 다마신 패턴을 형성하는 단계;
    상기 다마신 패턴을 포함한 전체 구조 상부에 확산 방지막을 형성한 후 대기중에 노출시켜 상기 확산 방지막의 결정립계에 산소를 침투시키는 단계;
    전체 구조 상부에 알루미늄막 및 시드층을 형성한 후 상기 다마신 패턴이 매립되도록 구리층을 형성하는 단계; 및
    CMP 공정을 실시하여 평탄화시킨 후 열처리 공정을 실시하여 상기 알루미늄을 확산시켜 상기 확산 방지막의 결정립계에 알루미늄 산화막이 형성되도록 하고, 상기 구리층의 상부 표면에 알루미늄 산화막이 형성되도록 하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 확산 방지막은 Ta계 화합물, W계 화합물 및 Ti계 화합물을 포함하는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 제 2 항에 있어서, 상기 Ta계 화합물은 Ta막, TaN막, TaSiN막 및 Ta막과 TaN 막의 적층막을 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 2 항에 있어서, 상기 W계 화합물은 W막, WN막 및 WSiN막을 포함하는 것을 특징으로 하는 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  5. 제 2 항에 있어서, 상기 Ti계 화합물은 Ti막, TiN막, TiSiN막 및 Ti막과 TiN막의 적층막을 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  6. 제 1 항에 있어서, 상기 알루미늄막은 그 형성 두께, 상기 구리층의 두께, 그리고 열처리 온도 및 시간에 따라 완전히 확산되어 제거되거나 잔류하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR1020020035621A 2002-06-25 2002-06-25 반도체 소자의 구리 배선 형성 방법 KR100833451B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020035621A KR100833451B1 (ko) 2002-06-25 2002-06-25 반도체 소자의 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035621A KR100833451B1 (ko) 2002-06-25 2002-06-25 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20040000704A KR20040000704A (ko) 2004-01-07
KR100833451B1 true KR100833451B1 (ko) 2008-05-29

Family

ID=37312527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035621A KR100833451B1 (ko) 2002-06-25 2002-06-25 반도체 소자의 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100833451B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525906B1 (ko) * 2002-07-10 2005-11-02 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성방법
US9831174B1 (en) * 2016-05-31 2017-11-28 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010074557A (ko) * 2000-01-25 2001-08-04 니시무로 타이죠 동산화막의 형성방법, 반도체 장치의 제조방법, 반도체제조 장치 및 반도체 장치
KR20020044263A (ko) * 2000-12-05 2002-06-15 박종섭 반도체 소자의 구리 금속 배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010074557A (ko) * 2000-01-25 2001-08-04 니시무로 타이죠 동산화막의 형성방법, 반도체 장치의 제조방법, 반도체제조 장치 및 반도체 장치
KR20020044263A (ko) * 2000-12-05 2002-06-15 박종섭 반도체 소자의 구리 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20040000704A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
US7834459B2 (en) Semiconductor device and semiconductor device manufacturing method
KR20040056026A (ko) 구리 배선의 캐핑층 형성 방법
JP2010056156A (ja) 半導体装置およびその製造方法
JP2005038971A (ja) 半導体装置及びその製造方法
KR100860133B1 (ko) 이온 주입에 의한 측벽 밀도의 국부적 증가
US20070080463A1 (en) Semiconductor device and method of fabricating the same
JP4482313B2 (ja) 半導体素子の銅配線形成方法
US8008186B2 (en) Semiconductor device and method of fabricating the same
US6731006B1 (en) Doped copper interconnects using laser thermal annealing
JP4638140B2 (ja) 半導体素子の銅配線形成方法
US6245672B1 (en) Method of forming diffusion barriers for copper metallization in integrated cirucits
KR20010004598A (ko) 반도체 소자의 게이트 형성방법
KR100833451B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100752174B1 (ko) 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법
JP2008172051A (ja) 半導体装置およびその製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
JPH1116906A (ja) 半導体装置及びその製造方法
JP2007220738A (ja) 半導体装置の製造方法
JP2006319116A (ja) 半導体装置およびその製造方法
JP2001284355A (ja) 半導体装置およびその製造方法
KR100906306B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20040000705A (ko) 반도체 소자의 구리 배선 형성 방법
KR100904613B1 (ko) 구리 배선의 캐핑층 형성 방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
JP2007005628A (ja) 配線構造およびその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 12