JPS6029223B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法とくに半導体素子の表面
上に多結晶半導体および金属等を用いて多層配線を行な
う半導体装置の製造方法に関するものである。

半導体基板にトランジスタダイオード等を形成し、これ
等を半導体基板上で配線する半導体集積回路において、
高密度の素子配列を行なうために、上記基板上で配線の
交錯を可能にする多層配線が用いられる。

しかしながら、実際は第１眉目の配線の上に、絶縁膜を
介して第２層目の配線を行なうのであるが、この際に第
２層目の配線は第１層目の配線の凹凸の上に形成される
ことになる。上記配線をフオトェッチングで行なう場合
においては、上記第１層目の配線の凹凸は、配線パター
ンの転写に際して、光の散乱、回折等の原因となりパタ
ーンの転写精度を劣化させ、高密度配線パターン形成の
防げとなっている。このような第１層目の配線の凹凸を
なくすための方法として、従来凹部を適当な物質で埋め
ることにより表面を平坦にする方法が考えられている。

が、均一性および精度において十分とはいえない。それ
に対し第１図に示すように、配線の分離を行なう部分の
多結晶シリコン層をエッチングにより薄くした後酸化す
ることによって絶縁分離層を形成し、表面を平坦化する
技術が知られている。一般に多結晶シリコンを酸化する
と酸化物の体積は約２倍になる。

したがって、単に多結晶シリコンを部分的に酸化すると
酸化された部分だけ体積が増加し再び凹凸が発生する。
そこで従来は、第１図に示すように、半導体基板１上に
多結晶シリコン層２を形成しａ形成された多結晶シリコ
ン膜２のうち酸化分離する領域のみあらかじめエッチン
グで薄くして凹部３を形成することが行なわれるｂ。そ
の後にこの部分を、窒化シリコン膜（図示せず）等のパ
ターンを用いて選択的に酸化しｃに示すように配線とし
ての多結晶領域２ａ，２ｂ，２ｃを酸化物４で分離した
平坦な第一眉目の配線を形成する。しかしながらこの方
法においては、配線に用いる多結晶シリコンの厚さは通
常６０００Ａ程度であるために、第１図ｃの工程に於け
るエッチングは約３０００Ａ程度となり、これを通常の
湿式エッチング法で、シリコンウェハー全面にわたって
均一にかつ精度良く行なうことは現在の技術では極めて
難しい。

本発明は、この問題点に対して湿式エッチングにより多
結晶シリコンの凹部の厚みを制御することなしに高精度
の平坦配線を可能にするものである。

本発明の一実施例を示す第２図を用いて本発明による配
線工程を説明する。

発明の特徴は第２図ｂ，ｄに示すように２層の多結晶シ
リコンを用いるものである。

すなわち第１層の多結晶シリコンの酸化分離したい領域
のみエッチング等で除去し、この領域ならびに第１層の
多結晶シリコン上に第２の多結晶シリコン膜を形成する
ことにより、多結晶シリコンに２重層の部分と１重層の
部分を形成する。これにより、多結晶シリコン膜の凹部
の厚みを、２層目の多結晶シリコンの形成厚さで決定し
たものである。詳細について第２図とともに説明する。
まず第２図ａに示すように基板１１（例えばシリコン半
導体）上にＳｉ０２膜（酸化膜）をまず形成する。これ
はこの後のｃの工程で第１層目の多結晶 のエッチング
を行なう時にエッチング深さのストッパーの役目をはた
すものである。次にｂ‘こ示すようにこの酸化膜１２上
に第１層目の低抗の多結晶シリコン膜１３を形成する。

ｃの工程において、この第一層目の多結晶シリコン層１
３をフオトレジスト等をマスクとして選択的に除去し、
あらかじめ配線として残すべき多結晶シリコン領域１３
ａ，１３ｂ，１３ｃを残す。ここで、Ｓｊ０２膜１ １
の一部が除去された半導体基板１１の露出部にたとえば
第１層目の多結晶シリコン領域１３ｃが残るようにし、
基板とのコンタクトを形成する。次の工程ｄにおいて、
残された多結晶シリコン領域１ ３ａ，１ ３ｂ，１
３ｃおよびＳｊ０２膜１ ２上を覆うように第２層目の
多結晶シリコン層１４を形成する。

この多結晶シリコン層１４の厚さは第１層目の多結晶シ
リコン１３の厚さとほぼ同程度とすると、凹部１５の深
さも第１，２層目の多結晶シリコン層の厚みとほぼ同じ
となる。すなわち半導体基板上において、第１層と第２
層の多結晶シリコンの２重層の部分と、第２層目の多結
晶シリコンの部分が形成されており、凹部１５の深さは
、第１および第２層目の多結晶シリコンの厚みと同程度
となっている。さらに、工程ｅにおいて、Ｓｉ０２膜１
２上の第２層目の多結晶シリコンのみを選択的に酸化し
、絶縁膜１６とする。

このような選択酸化を行うためには、たとえば第１層目
の多結晶シリコン層上に設置された多結晶シリコン層上
にシリコン窒化膿（図示せず）を形成し、これをマスク
として選択酸化を行えばよい。なお、ここで酸化分離後
の配線面を平坦にするには第１層目と第２層目の多結晶
シリコンの厚みをほぼ同程度の厚みにするのが適当であ
る。

一般に多結晶シリコンの成生膜の厚さと面上での均一性
は、多結晶シリコンのエッチングによる厚さ制御に比べ
て精度が大中に良いことから、この方法によれば、大面
積にわたって、微細構造の精度の良い平坦化多層配線さ
れた半導体装置の製造が可能となるものである。また、
第２図ｅの後、多結晶シリコンに不純物を拡散して低抵
抗化してもよい。

なお、通常多層配線とするためには、第２図ｅにおいて
作成された多結晶シリコンよりなる１層目の配線１７ａ
，１７ｂ，１７ｃ上に絶縁膜を形成し、この上に２層目
のたとえば金属配線を形成する。

このとき、２層目の金属配線は平坦度のすぐれた表面に
形成されるため、正確に精度よく形成が可能である。以
上のように、本発明によれば凹凸の少ない平担な構造と
することができ、半導体基板上において微細構造の多層
配線を高精度に形成することができ、本発明は高密度半
導体装置の製造に大きく寄与するものである。

【図面の簡単な説明】

第１図ａ〜ｃは従来の半導体基板上への配線形成工程断
面図、第２図ａ〜ｅは本発明の一実施例にかかる半導体
基板上への配線形成工程断面図である。 １１……半導体基板、１２・・・…Ｓｉ０２膜、１３・
・・・・・第１層目の多結晶シリコン層、１４・・・・
・・第２層目の多結晶シリコン層、１５・・・・・・凹
部、１６・・・・・・絶縁膜、１７ａ，１７ｂ，１７ｃ
・・・・・・配線。 第１図第２図

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板の一主面上に選択的に絶縁膜を形成し、
   前記半導体基板の一主面上に選択的に第１の多結晶半導
   体層を形成する工程と、前記絶縁膜ならびに第１の多結
   晶半導体層上に第２の多結晶半導体層を形成する工程と
   、前記第１の多結晶半導体層上に形成された第２の多結
   晶半導体層を除く、前記第１の多結晶半導体層間に形成
   された第２の多結晶半導体層を絶縁膜に変換する工程と
   を備えたことを特徴とする半導体装置の製造方法。 ２ 第１の多結晶半導体層ならびにその上に形成された
   第２の多結晶半導体層を配線とすることを特徴とする特
   許請求の範囲第１項に記載の半導体装置の製造方法。