JPH04365376A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04365376A JPH04365376A JP3169374A JP16937491A JPH04365376A JP H04365376 A JPH04365376 A JP H04365376A JP 3169374 A JP3169374 A JP 3169374A JP 16937491 A JP16937491 A JP 16937491A JP H04365376 A JPH04365376 A JP H04365376A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- silicon substrate
- platinum
- pzt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010408 film Substances 0.000 claims abstract description 133
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 5
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000470 constituent Substances 0.000 abstract 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 40
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003057 platinum Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特に、高集積半導体記憶素子等のキャ
パシタ膜を備えた半導体装置とその製造方法に関する。
製造方法に関し、特に、高集積半導体記憶素子等のキャ
パシタ膜を備えた半導体装置とその製造方法に関する。
【０００２】
【従来の技術】図３は、従来の高集積半導体記憶素子の
断面構造を示す図であり、図において、１はシリコンか
らなる半導体基板、２は白金膜またはパラジウム膜（以
下、白金膜として説明する）、３はペロブスカイト構造
に形成されたチタン酸ジルコン酸鉛を主成分とする薄膜
（以下、ＰＺＴ膜と称す）、４はスルーホール、５は絶
縁膜、６は配線、８はトランジスタ部、９は絶縁膜、１
０は多結晶シリコン、１１は拡散領域である。
断面構造を示す図であり、図において、１はシリコンか
らなる半導体基板、２は白金膜またはパラジウム膜（以
下、白金膜として説明する）、３はペロブスカイト構造
に形成されたチタン酸ジルコン酸鉛を主成分とする薄膜
（以下、ＰＺＴ膜と称す）、４はスルーホール、５は絶
縁膜、６は配線、８はトランジスタ部、９は絶縁膜、１
０は多結晶シリコン、１１は拡散領域である。
【０００３】次に、上記高集積半導体記憶素子の製造工
程について説明する。先ず、シリコンからなる半導体基
板１上に不純物拡散領域１１を形成し、トランジスタ８
部と多結晶シリコン１０が絶縁膜５で被覆された受動素
子部等を形成する。次いで、トランジスタ８，受動素子
部の絶縁膜５を被覆するように白金膜２を形成し、白金
膜２と半導体基板１とをスルーホール４を介して接続す
る。次に、アモルファス状のＰＺＴ膜３を白金膜２上に
形成し、シリコン基板１の熱処理を行うと、上記ＰＺＴ
膜３が白金膜２との界面側から上方に向けてペロブスカ
イト構造をもつ結晶に再結晶化し、強誘電体薄膜に改質
される。続いて、ポリシリコン或いはアルミからなる配
線６をＰＺＴ膜３上に形成すると、ペロブスカイト構造
に結晶化されて強誘電体膜に改質したＰＺＴ膜３の上部
と下部にそれぞれ導電膜（白金膜２と配線６）が形成さ
れたキャパシタが得られる。
程について説明する。先ず、シリコンからなる半導体基
板１上に不純物拡散領域１１を形成し、トランジスタ８
部と多結晶シリコン１０が絶縁膜５で被覆された受動素
子部等を形成する。次いで、トランジスタ８，受動素子
部の絶縁膜５を被覆するように白金膜２を形成し、白金
膜２と半導体基板１とをスルーホール４を介して接続す
る。次に、アモルファス状のＰＺＴ膜３を白金膜２上に
形成し、シリコン基板１の熱処理を行うと、上記ＰＺＴ
膜３が白金膜２との界面側から上方に向けてペロブスカ
イト構造をもつ結晶に再結晶化し、強誘電体薄膜に改質
される。続いて、ポリシリコン或いはアルミからなる配
線６をＰＺＴ膜３上に形成すると、ペロブスカイト構造
に結晶化されて強誘電体膜に改質したＰＺＴ膜３の上部
と下部にそれぞれ導電膜（白金膜２と配線６）が形成さ
れたキャパシタが得られる。
【０００４】このように、従来の高集積半導体記憶素子
では、キャパシタを形成するため、半導体基板１上に白
金膜２を形成し、この上にアモルファス状のＰＺＴ膜３
を形成した後、基板１の加熱処理を行って、ＰＺＴ膜が
白金膜２の格子定数に近似するようにＰＺＴ膜の再結晶
化を行っていた。
では、キャパシタを形成するため、半導体基板１上に白
金膜２を形成し、この上にアモルファス状のＰＺＴ膜３
を形成した後、基板１の加熱処理を行って、ＰＺＴ膜が
白金膜２の格子定数に近似するようにＰＺＴ膜の再結晶
化を行っていた。
【０００５】
【発明が解決しようとする課題】ところが、上記のよう
に半導体基板としてシリコン基板１を用いた場合、白金
またはパラジウムとシリコンとが反応性に富むことから
、基板１が加熱されることによって白金膜２と半導体基
板１とが容易に反応してしまい、形成される素子自体の
特性を劣化させるというような問題点があった。
に半導体基板としてシリコン基板１を用いた場合、白金
またはパラジウムとシリコンとが反応性に富むことから
、基板１が加熱されることによって白金膜２と半導体基
板１とが容易に反応してしまい、形成される素子自体の
特性を劣化させるというような問題点があった。
【０００６】一方、上記の加熱処理の程度を小さくて、
白金膜２とシリコンからなる半導体基板１との不要反応
を抑制することが考えられるが、白金膜２とシリコン基
板１との反応が低減できるものの、ＰＺＴ膜を良好なペ
ロブスカイト構造の結晶に結晶化することができなくな
るため、ＰＺＴ膜が強誘電体薄膜に改質されず、得られ
るキャパシタの特性が安定しないという問題点があった
。
白金膜２とシリコンからなる半導体基板１との不要反応
を抑制することが考えられるが、白金膜２とシリコン基
板１との反応が低減できるものの、ＰＺＴ膜を良好なペ
ロブスカイト構造の結晶に結晶化することができなくな
るため、ＰＺＴ膜が強誘電体薄膜に改質されず、得られ
るキャパシタの特性が安定しないという問題点があった
。
【０００７】本発明は上記のような問題点を解消するた
めになされたもので、シリコン基板と白金またはパラジ
ウムとの不要な反応がなく、強誘電体薄膜に改質された
ＰＺＴ膜を有するキャパシタが備えた半導体装置とその
製造方法を得ることを目的とする。
めになされたもので、シリコン基板と白金またはパラジ
ウムとの不要な反応がなく、強誘電体薄膜に改質された
ＰＺＴ膜を有するキャパシタが備えた半導体装置とその
製造方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明にかかる半導体
装置及びその製造方法は、シリコン基板上に形成された
アモルファス状のＰＺＴ膜を形成し、該アモルファス状
のＰＺＴ膜の上面に白金またはパラジウム膜を形成し、
上記基板を加熱処理して上記ＰＺＴ膜をペロブスカイト
構造に結晶化するようにしたものである。
装置及びその製造方法は、シリコン基板上に形成された
アモルファス状のＰＺＴ膜を形成し、該アモルファス状
のＰＺＴ膜の上面に白金またはパラジウム膜を形成し、
上記基板を加熱処理して上記ＰＺＴ膜をペロブスカイト
構造に結晶化するようにしたものである。
【０００９】
【作用】この発明においては、白金またはパラジウム膜
とシリコン基板とが接触しないため、ＰＺＴ膜の加熱処
理に十分な温度と時間を費やすことができ、その結果、
ペロブスカイト構造に結晶化されて強誘電膜に改質され
たＰＺＴ膜を得ることができるとともに、シリコン基板
表面における不要な反応を防止することができる。
とシリコン基板とが接触しないため、ＰＺＴ膜の加熱処
理に十分な温度と時間を費やすことができ、その結果、
ペロブスカイト構造に結晶化されて強誘電膜に改質され
たＰＺＴ膜を得ることができるとともに、シリコン基板
表面における不要な反応を防止することができる。
【００１０】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この発明の一実施例による半導体装置に
おけるキャパシタの形成工程を示す断面図であり、図１
（ａ） は形成途上を示し、図１（ｂ） はキャパシタ
が完成した状態を示している。図において、１はシリコ
ンからなる半導体基板、２は白金膜またはパラジウム膜
（以下、白金膜として説明する）、３はＰＺＴ膜である
。
する。図１は、この発明の一実施例による半導体装置に
おけるキャパシタの形成工程を示す断面図であり、図１
（ａ） は形成途上を示し、図１（ｂ） はキャパシタ
が完成した状態を示している。図において、１はシリコ
ンからなる半導体基板、２は白金膜またはパラジウム膜
（以下、白金膜として説明する）、３はＰＺＴ膜である
。
【００１１】先ず、シリコンからなる半導体基板上１に
蒸着あるいは塗布法等によって厚さ１０ｎｍ程度のＰＺ
Ｔ膜３を形成する。次に、該ＰＺＴ膜３上にスパッタ蒸
着法等によって厚さ１００〜２００ｎｍの白金膜２を形
成する。上記ＰＺＴ膜３の結晶構造はここではアモルフ
ァス状である。次に、該シリコン基板１を窒素雰囲気中
で例えば加熱温度を７００℃とし、３０分間加熱すると
、上記ＰＺＴ膜３は、ＰＺＴ膜３上に形成された白金膜
２との界面部から下層に向けて再結晶化してペロブスカ
イト構造に結晶化され、強誘電特性を示す膜に改質され
る。続いて、王水を用いてＰＺＴ膜３上の白金膜２を全
面エッチングして除去した後、ＰＺＴ膜３上にアルミ層
を形成し、パターニングを行うと、図１（ｂ） に示す
ような導電膜としてのアルミニウムの電極配線６を備え
たキャパシタが形成される。
蒸着あるいは塗布法等によって厚さ１０ｎｍ程度のＰＺ
Ｔ膜３を形成する。次に、該ＰＺＴ膜３上にスパッタ蒸
着法等によって厚さ１００〜２００ｎｍの白金膜２を形
成する。上記ＰＺＴ膜３の結晶構造はここではアモルフ
ァス状である。次に、該シリコン基板１を窒素雰囲気中
で例えば加熱温度を７００℃とし、３０分間加熱すると
、上記ＰＺＴ膜３は、ＰＺＴ膜３上に形成された白金膜
２との界面部から下層に向けて再結晶化してペロブスカ
イト構造に結晶化され、強誘電特性を示す膜に改質され
る。続いて、王水を用いてＰＺＴ膜３上の白金膜２を全
面エッチングして除去した後、ＰＺＴ膜３上にアルミ層
を形成し、パターニングを行うと、図１（ｂ） に示す
ような導電膜としてのアルミニウムの電極配線６を備え
たキャパシタが形成される。
【００１２】上記キャパシタではシリコン基板１がキャ
パシタを構成する下部導電膜として機能しており、また
、上記キャパシタの容量は、電極配線６の面積とＰＺＴ
膜３の比誘電率と膜厚とによって決定される。
パシタを構成する下部導電膜として機能しており、また
、上記キャパシタの容量は、電極配線６の面積とＰＺＴ
膜３の比誘電率と膜厚とによって決定される。
【００１３】このような本実施例による半導体装置では
、シリコン基板の加熱処理を充分に行ってペロブスカイ
ト構造に再結晶化したＰＺＴ膜３上に所望の面積，比誘
電率，膜厚を備えたアルミ層からなる電極配線６を形成
しているため、このシリコン基板１，ＰＺＴ膜３及び電
極電極６によって形成されたキャパシタは、所望の容量
と安定性を備えたものとなり、該キャパシタが組み込ま
れた半導体装置の信頼性を高めることができる。
、シリコン基板の加熱処理を充分に行ってペロブスカイ
ト構造に再結晶化したＰＺＴ膜３上に所望の面積，比誘
電率，膜厚を備えたアルミ層からなる電極配線６を形成
しているため、このシリコン基板１，ＰＺＴ膜３及び電
極電極６によって形成されたキャパシタは、所望の容量
と安定性を備えたものとなり、該キャパシタが組み込ま
れた半導体装置の信頼性を高めることができる。
【００１４】次に、本発明の第２の実施例について説明
する。図２は、第２の実施例によるシリコンからなる半
導体基板上にキャパシタを形成した高集積半導体記憶素
子の断面構造を示す図であり、符号１〜３は上記実施例
と同じであり、４はスールホール、５はシリコン酸化膜
からなる絶縁膜、７はポリシリコンまたはアルミニウム
からなる配線、８はトランジスタ部、９は絶縁膜、１０
は多結晶シリコン、１１は拡散領域である。
する。図２は、第２の実施例によるシリコンからなる半
導体基板上にキャパシタを形成した高集積半導体記憶素
子の断面構造を示す図であり、符号１〜３は上記実施例
と同じであり、４はスールホール、５はシリコン酸化膜
からなる絶縁膜、７はポリシリコンまたはアルミニウム
からなる配線、８はトランジスタ部、９は絶縁膜、１０
は多結晶シリコン、１１は拡散領域である。
【００１５】次に、上記高集積半導体記憶素子の製造工
程について説明する。先ず、シリコンからなる半導体基
板１上に拡散領域１１を形成し、トランジスタ部８と多
結晶シリコン１０を絶縁膜５で被覆した受動素子部等を
形成する。ここまでは図３に示した従来の高集積半導体
記憶素子の製造工程と同じである。次に、トランジスタ
８の絶縁膜５と受動素子の絶縁膜５を被覆するように半
導体基板１上に厚さ数百ｎｍのポリシリコン膜７を形成
し、ポリシリコン膜７と半導体基板１とをスルーホール
４を介して接続する。続いて、スパッタ法等によりＰＺ
Ｔ膜３と白金膜２とを順次蒸着し、基板１を窒素雰囲気
中で例えば加熱温度を７００℃として３０分間加熱する
と、ＰＺＴ膜３は白金膜２との界面側からペロブスカイ
ト構造をもつ結晶に再結晶化して強誘電体薄膜に改質さ
れる。そして、上記白金膜２を写真製版，スパッタエッ
チ法によってパターニングし、所望の白金電極パターン
を形成すると、所望のキャパシタ容量を有するキャパシ
タが形成される。尚、この白金電極パターンは集積回路
の電極として利用することができる。
程について説明する。先ず、シリコンからなる半導体基
板１上に拡散領域１１を形成し、トランジスタ部８と多
結晶シリコン１０を絶縁膜５で被覆した受動素子部等を
形成する。ここまでは図３に示した従来の高集積半導体
記憶素子の製造工程と同じである。次に、トランジスタ
８の絶縁膜５と受動素子の絶縁膜５を被覆するように半
導体基板１上に厚さ数百ｎｍのポリシリコン膜７を形成
し、ポリシリコン膜７と半導体基板１とをスルーホール
４を介して接続する。続いて、スパッタ法等によりＰＺ
Ｔ膜３と白金膜２とを順次蒸着し、基板１を窒素雰囲気
中で例えば加熱温度を７００℃として３０分間加熱する
と、ＰＺＴ膜３は白金膜２との界面側からペロブスカイ
ト構造をもつ結晶に再結晶化して強誘電体薄膜に改質さ
れる。そして、上記白金膜２を写真製版，スパッタエッ
チ法によってパターニングし、所望の白金電極パターン
を形成すると、所望のキャパシタ容量を有するキャパシ
タが形成される。尚、この白金電極パターンは集積回路
の電極として利用することができる。
【００１６】このような本実施例による半導体装置では
、シリコン基板１上に形成されたポリシリコン膜７上に
ＰＺＴ膜３と白金膜２を順次形成し、この状態で基板１
の加熱を行い、ＰＺＴ膜３をペロブスカイト構造に結晶
化した後、白金膜２のパターニングを行ってキャパシタ
を形成したので、ポリシリコン膜７，ＰＺＴ膜３及び白
金膜２から構成されるキャパシタは所望の容量を備え、
特性自体も安定化するため、半導体装置自体の信頼性が
高められる。
、シリコン基板１上に形成されたポリシリコン膜７上に
ＰＺＴ膜３と白金膜２を順次形成し、この状態で基板１
の加熱を行い、ＰＺＴ膜３をペロブスカイト構造に結晶
化した後、白金膜２のパターニングを行ってキャパシタ
を形成したので、ポリシリコン膜７，ＰＺＴ膜３及び白
金膜２から構成されるキャパシタは所望の容量を備え、
特性自体も安定化するため、半導体装置自体の信頼性が
高められる。
【００１７】また、このような本実施例による半導体装
置の製造方法では、シリコン基板１上に形成したポリシ
リコン膜７を下部電極として利用しているため、集積回
路における他の素子の電極（図示せず）を形成する際に
同時に上記ポリシリコン膜７を形成することができるた
め、半導体装置の製造工程を大きく変更することなくキ
ャパシタを装置内に組込むことができ、また、最上層に
形成する白金膜は所望のパターンにパターニングするこ
とによりそのまま集積回路の電極として利用することが
できるため、製造工程の短縮化を図ることができる。
置の製造方法では、シリコン基板１上に形成したポリシ
リコン膜７を下部電極として利用しているため、集積回
路における他の素子の電極（図示せず）を形成する際に
同時に上記ポリシリコン膜７を形成することができるた
め、半導体装置の製造工程を大きく変更することなくキ
ャパシタを装置内に組込むことができ、また、最上層に
形成する白金膜は所望のパターンにパターニングするこ
とによりそのまま集積回路の電極として利用することが
できるため、製造工程の短縮化を図ることができる。
【００１８】尚、上記実施例では、ＰＺＴ膜をそのまま
残しているが、ＰＺＴ膜３は絶縁体なので、キャパシタ
形成後必要ならば所望の部分をエッチングして除去して
もよい。また、上記実施例では上部電極として白金膜２
をそのまま利用しているが、前述した実施例と同様に白
金膜２を全面エッチングして除去した後、ＰＺＴ膜３上
に新たな電極材料により電極を形成してもよい。
残しているが、ＰＺＴ膜３は絶縁体なので、キャパシタ
形成後必要ならば所望の部分をエッチングして除去して
もよい。また、上記実施例では上部電極として白金膜２
をそのまま利用しているが、前述した実施例と同様に白
金膜２を全面エッチングして除去した後、ＰＺＴ膜３上
に新たな電極材料により電極を形成してもよい。
【００１９】
【発明の効果】以上のようにこの発明によれば、シリコ
ン基板上に形成したポリシリコン膜上にＰＺＴ膜を形成
し、該ＰＺＴ膜の表面に白金またはパラジウム膜を形成
し、この後にシリコン基板を加熱して上記ＰＺＴ膜をペ
ロブスカイト構造に結晶化したので、ＰＺＴ膜は十分に
改質されて強誘電体化し、このＰＺＴ膜を含むキャパシ
タの特性が安定化するため、半導体装置自体の信頼性を
高めることができる。
ン基板上に形成したポリシリコン膜上にＰＺＴ膜を形成
し、該ＰＺＴ膜の表面に白金またはパラジウム膜を形成
し、この後にシリコン基板を加熱して上記ＰＺＴ膜をペ
ロブスカイト構造に結晶化したので、ＰＺＴ膜は十分に
改質されて強誘電体化し、このＰＺＴ膜を含むキャパシ
タの特性が安定化するため、半導体装置自体の信頼性を
高めることができる。
【００２０】また、キャパシタを構成する下部の導電膜
をポリシリコン膜とすることにより、半導体装置の製造
工程を大きく変更することなく、製造工程内にキャパシ
タの形成工程を組み込むことができるため、従来に比べ
て製造工程の短縮化を図ることができる効果がある。
をポリシリコン膜とすることにより、半導体装置の製造
工程を大きく変更することなく、製造工程内にキャパシ
タの形成工程を組み込むことができるため、従来に比べ
て製造工程の短縮化を図ることができる効果がある。
【００２１】また、上記白金またはパラジウム膜を所望
のパターンにパターニングすることで、キャパシタを構
成する上部の導電膜としてだけでなく、集積回路の電極
としても利用することができるため、製造工程の短縮化
を図ることができる効果がある。
のパターンにパターニングすることで、キャパシタを構
成する上部の導電膜としてだけでなく、集積回路の電極
としても利用することができるため、製造工程の短縮化
を図ることができる効果がある。
【図１】本発明の一実施例による半導体装置におけるキ
ャパシタの形成工程を示す工程断面図。
ャパシタの形成工程を示す工程断面図。
【図２】本発明の一実施例による半導体装置（高集積半
導体記憶素子）の断面図。
導体記憶素子）の断面図。
【図３】従来の高集積半導体記憶素子の断面図。
１ 半導体基板
２ 白金又はパラジウム膜
３ ＰＺＴ膜
４ スルーホール
５ 絶縁膜
６ アルミニウム等の金属電極配線
７ ポリシリコン等からなる配線
８ 半導体基板上に作成されたトランジスタ９ 絶
縁膜 １０ 多結晶シリコン １１ 不純物拡散領域
縁膜 １０ 多結晶シリコン １１ 不純物拡散領域
Claims (7)
- 【請求項１】 シリコン基板上に誘電体膜とその上下
両面に設けた導電膜とからなるキャパシタを備えた半導
体装置において、上記誘電体膜は、上記シリコン基板上
に形成されたアモルファス状のチタン酸ジルコン酸鉛を
主成分とする薄膜（ＰＺＴ膜）の上面に白金またはパラ
ジウム膜を形成し、上記シリコン基板を加熱して上記Ｐ
ＺＴ膜をペロブスカイト構造に結晶化したＰＺＴ膜であ
ることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において
、上記シリコン基板がキャパシタを構成する導電膜を兼
ねることを特徴とする半導体装置。 - 【請求項３】 請求項１に記載の半導体装置において
、上記ペロブスカイト構造に結晶化したＰＺＴ膜の下面
に設けられる導電膜がポリシリコン膜であることを特徴
とする半導体装置。 - 【請求項４】 請求項１ないし３のいずれかに記載の
半導体装置において、上記白金またはパラジウム膜は所
望の電極パターンに形成され、該電極パターンは集積回
路の配線となっていることを特徴とする半導体装置。 - 【請求項５】 シリコン基板上にキャパシタを備えた
半導体装置を製造する方法において、上記シリコン基板
上にアモルファス状のＰＺＴ膜を形成する工程と、該ア
モルファス状のＰＺＴ膜上に白金またはパラジウム膜を
形成する工程と、上記シリコン基板を加熱し、上記アモ
ルファス状のＰＺＴ膜をペロブスカイト構造に結晶化す
る工程とを含むことを特徴とする半導体装置の製造方法
。 - 【請求項６】 請求項５に記載の半導体装置の製造方
法において、上記シリコン基板上にアモルファス状のＰ
ＺＴ膜を形成する工程に先立って、上記シリコン基板表
面にポリシリコン膜を形成することを特徴とする半導体
装置の製造方法。 - 【請求項７】 請求項５または６に記載の半導体装置
の製造方法において、上記白金またはパラジウム膜を所
望のパターンにパターニングする工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169374A JPH04365376A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169374A JPH04365376A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04365376A true JPH04365376A (ja) | 1992-12-17 |
Family
ID=15885411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3169374A Pending JPH04365376A (ja) | 1991-06-12 | 1991-06-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04365376A (ja) |
-
1991
- 1991-06-12 JP JP3169374A patent/JPH04365376A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100417743B1 (ko) | 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 | |
| JP2573384B2 (ja) | 半導体記憶装置とその製造方法 | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| US5645976A (en) | Capacitor apparatus and method of manufacture of same | |
| JPH09321227A (ja) | 誘電体膜の製造方法 | |
| JPH08335676A (ja) | 複合酸化物の結晶性薄膜の製造方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| KR100264368B1 (ko) | 집적회로 메모리 엘레멘트가 되는 pzt 캐패시터 및 그의 제조방법 | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH04365376A (ja) | 半導体装置及びその製造方法 | |
| US20040092038A1 (en) | Method for forming a capacitor having a high-dielectric-constant insulation film | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JPH0621064A (ja) | 半導体装置の製造方法 | |
| KR19990005439A (ko) | 반도체 장치의 강유전체 캐패시터 및 그 제조방법 | |
| JPS6211781B2 (ja) | ||
| KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| JP2000150677A (ja) | 強誘電体ゲートメモリおよびその製造方法 | |
| JP2002118236A (ja) | 半導体装置およびその製造方法 | |
| KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ | |
| JPH05343345A (ja) | 強誘電体素子の製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 |