KR100587071B1 - 반도체 소자의 캐패시터 형성방법 - Google Patents

반도체 소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100587071B1
KR100587071B1 KR1020040021556A KR20040021556A KR100587071B1 KR 100587071 B1 KR100587071 B1 KR 100587071B1 KR 1020040021556 A KR1020040021556 A KR 1020040021556A KR 20040021556 A KR20040021556 A KR 20040021556A KR 100587071 B1 KR100587071 B1 KR 100587071B1
Authority
KR
South Korea
Prior art keywords
oxide film
storage node
forming
capacitor
film
Prior art date
Application number
KR1020040021556A
Other languages
English (en)
Other versions
KR20050096375A (ko
Inventor
김재범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040021556A priority Critical patent/KR100587071B1/ko
Publication of KR20050096375A publication Critical patent/KR20050096375A/ko
Application granted granted Critical
Publication of KR100587071B1 publication Critical patent/KR100587071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명은 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 기판 상에 캡 산화막을 형성하는 단계; 상기 캡 산화막을 식각하여 스토리지 노드 콘택 부분을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치 표면 및 노출된 스토리지 노드 콘택 표면 상에 폴리실리콘막을 증착하여 스토리지 노드를 형성하는 단계; 상기 스토리지 노드 상에 제1알루미늄 산화막과 지르코늄 산화막 및 제2알루미늄 산화막이 적층된 구조의 유전체막과 플레이트 노드를 차례로 형성하는 단계; 및 상기 유전막과 플레이트 노드가 형성된 기판 결과물에 대해 H2 및 N2를 사용하여 480∼510℃에서 50분 동안 열처리를 진행하는 단계;를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 캐패시터를 형성하기 위해 원자층 증착 방식에 따라 유전체막을 Al2O3/ZrO2/Al2O3의 복층 구조로 형성함으로써 열적으로 우수하면서도 높은 유전상수를 갖는 캐패시터를 형성할 수 있다. 이에 따라 캐패시터의 누설전류를 개선시키고 리프레쉬 시간을 증가시켜 전력 소모를 줄일 수 있다.

Description

반도체 소자의 캐패시터 형성방법{Method for forming capacitor of semiconductor device}
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.
도 2는 본 발명에 따른 제1알루미늄 산화막 및 제2알루미늄 산화막의 증착 순서를 나타낸 도면.
도 3은 본 발명에 따른 지르코늄 산화막의 증착 순서를 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
11 : 실리콘 기판 12 : 제1층간절연막
13 : 랜딩플러그 폴리 14 : 산화막
15 : 비트라인 16 : 제2층간절연막
17 : 스토리지 노드 콘택 18 : 캡 산화막
19 : 트렌치 20 : 제1폴리실리콘막
21 : 제1유전체막 22 : 제2유전체막
23 : 제3유전체막 24 : 제2폴리실리콘막
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 캐패시터의 리프레쉬 시간(Refresh Time)을 증가시켜 전력 소모를 줄일 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전체막(Dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.
메모리 소자의 고집적화에 따라 소자 면적이 감소되고 있고, 이에 수반해서 캐패시터 면적 또한 감소되고 있다. 따라서, 면적 감소에 기인하는 캐패시터의 용량을 보상하기 위해 캐패시터 전극, 즉, 스토리지 노드의 높이는 상대적으로 높아지고 있는 추세이다.
현재 디램(DRAM)은 저장된 데이터가 전원과 직접 연결되어 있지 않은 상태로 유지되기 때문에 일정 시간마다 리프레쉬를 필요로 하게되고, 저장된 데이터가 오 랜시간 동안 유지되어야 하기 때문에 캐패시터에 저장된 전하(Charge)의 누설전류는 리프레쉬를 악화시키는 문제점을 가지고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 캐패시터의 리프레쉬 시간을 증가시켜 전력 소모를 줄일 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 기판 상에 캡 산화막을 형성하는 단계; 상기 캡 산화막을 식각하여 스토리지 노드 콘택 부분을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치 표면 및 노출된 스토리지 노드 콘택 표면 상에 폴리실리콘막을 증착하여 스토리지 노드를 형성하는 단계; 상기 스토리지 노드 상에 제1알루미늄 산화막과 지르코늄 산화막 및 제2알루미늄 산화막이 적층된 구조의 유전체막과 플레이트 노드를 차례로 형성하는 단계; 및 상기 유전막과 플레이트 노드가 형성된 기판 결과물에 대해 H2 및 N2를 사용하여 480∼510℃에서 50분 동안 열처리를 진행하는 단계;를 포함하는 것을 특징으로 한다.
여기에서, 상기 제1알루미늄 산화막과 제2알루미늄 산화막을 형성하는 단계는 원자층 증착 방식에 따라 트리메틸알루미늄(Trimethylaluminium : TMA)과 O3를 사용하여 20∼25Å의 두께로 형성하는 것을 특징으로 한다.
상기 지르코늄 산화막을 형성하는 단계는 원자층 증착 방식에 따라 ZrCl4 와 H2O를 사용하여 300∼450℃ 온도에서 40∼45Å의 두께로 형성하는 것을 특징으로 한다.
삭제
(실시예)
이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 살펴보면, 본 발명은 종래 사용하던 ONO보다 유전상수가 높은 물질인 지르콘늄 산화막(ZrO2)을 사용하여 누설전류의 특성을 개선시켜 주고, 지르코늄 산화막 상에 알루미늄 산화막(Al2O3)를 형성함으로써 열적으로 우수하면서도 높은 유전상수를 갖는 캐패시터를 형성하여 누설전류를 개선하고 리프레쉬 시간을 증가시켜 전력 소모를 감소시킬 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a에 도시된 바와 같이, 스토리지 노드 콘택(17)이 형성된 반도체 기판(11)을 제공한다. 그 다음, 스토리지 노드 콘택(17)이 형성된 기판 상에 캡 산화막(18)을 형성한 후에 상기 캡 산화막(18) 상에 감광막 패턴(미도시)을 형성한다. 이어서, 상기 감광막 패턴을 식각 장벽으로 이용해서 캡 산화막(18)을 식각하여 스토리지 노드 콘택(17) 부분을 노출시키는 트렌치(19)를 형성한 후에 상기 트렌치(19) 표면 및 노출된 스토리지 노드 콘택(17) 표면 상에 제1폴리실리콘막(20)을 형성하여 스토리지 노드를 형성한다. 여기에서, 도면부호 12는 제1층간절연막, 13은 랜딩플러그 폴리, 14는 산화막, 15는 비트라인, 16은 제2층간절연막을 나타낸다.
도 1b에 도시된 바와 같이, 상기 스토리지 노드 상에 버퍼층으로 사용하기 위한 제1유전체막(21)을 형성한다. 여기에서, 제1유전체막(21)은 원자층 증착(Atomic Layer Deposition) 방식에 따라 알루미늄 산화막(Al2O3)을 20∼25Å의 두께로 형성한다. 이때, 알루미늄 산화막을 형성하기 위해 트리메틸알루미늄(Trimethylaluminium : TMA)과 O3을 사용한다. 여기에서, O3는 활성적인 산화제로서의 역할을 하며 반응식1은 다음과 같다.
2Al(CH3)3 + O3 -> Al2O3 + 2C2H6
도 2에 도시된 바와 같이, 알루미늄 산화막이 형성되는 과정은 먼저, 기판에 TMA를 주입하면 화학적으로 증착되며, 물리적인 결합을 형성한다. 그 다음, 잔류하고 있는 TMA는 에어 퍼징(Air Purging)에 의해 제거되고, 주입된 O3는 TMA에 의하여 흡착된다. 이때, O의 라디컬(Radical)과 Al과의 결합력이 CH3 라디컬의 결합력보다 더 크기 때문에 CH3 라디컬은 불안정한 상태에서 Al로부터 분리된 후 CH3 라디컬끼리 서로 결합하여 C2H6의 휘발성 물질이 되어 에어 퍼징시 제거된다.
도 1c에 도시된 바와 같이, 상기 제1유전체막(21) 상에 제2유전체막(22)을 형성한다. 여기에서, 제2유전체막(22)은 원자층 증착(ALD) 방식에 따라 지르코늄 산화막(ZrO2)을 300∼450℃ 온도에서 40∼45Å의 두께로 형성한다. 이때, 지르코늄 산화막을 형성하기 위해 ZrCl4 와 H2O를 사용한다. 여기에서, H2O는 활성적인 산화제로서의 역할을 하며 반응식2은 다음과 같다.
ZrCl4 + H2O -> ZrO2 + HCl
도 3에 도시된 바와 같이, 지르코늄 산화막이 형성되는 과정은 먼저, 기판에 ZrCl4를 주입하면 화학적으로 증착되면, 물리적인 결합을 형성한다. 그 다음, 잔류하고 있는 ZrCl4는 에어 퍼징에 의해 제거되고, 주입된 H2O는 ZrCl4에 의하여 흡착된다.
도 1d에 도시된 바와 같이, 상기 제2유전체막(22) 상에 제3유전체막(23)을 형성한다. 여기에서, 제3유전체막(23)은 원자층 증착(ALD) 방식에 따라 알루미늄 산화막(Al2O3)을 20∼25Å의 두께로 형성한다. 이때, 이때, 알루미늄 산화막을 형성하기 위해 트리메틸알루미늄(TMA)과 O3을 사용한다.
도 1e에 도시된 바와 같이, 상기 제3유전체막(23) 상에 제2폴리실리콘막(24)을 형성하여 플레이트 노드를 형성한다. 이어서, 상기 스토리지 노드(20)와 제1유전체막(21) 사이에 생기는 자연산화막(Native Oxide)으로 인해 발생하는 결함(Defect)을 제거하여 누설전류의 특성을 개선시키기 위해 어닐링 공정을 수행한다. 이때, 어닐링 공정은 H2 및 N2를 사용하여 480∼510℃에서 50분 동안 수행한다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명은 캐패시터를 형성하기 위해 원자층 증착 방식에 따라 유전체막을 Al2O3/ZrO2/Al2O3의 복층 구조로 형성함으로써 열적으로 우수하면서도 높은 유전상수를 갖는 캐패시터를 형성할 수 있다. 이에 따라 캐패시터의 누설전류를 개선시키고 리프레쉬 시간을 증가시켜 전력 소모를 줄일 수 있다.
또한, 본 발명은 원자층 증착 장비를 사용함으로 인해 스텝 커버리가 우수한 막을 형성할 수 있으며 공정을 간단하게 진행할 수 있다.

Claims (4)

  1. 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계;
    상기 기판 상에 캡 산화막을 형성하는 단계;
    상기 캡 산화막을 식각하여 스토리지 노드 콘택 부분을 노출시키는 트렌치를 형성하는 단계;
    상기 트렌치 표면 및 노출된 스토리지 노드 콘택 표면 상에 폴리실리콘막을 증착하여 스토리지 노드를 형성하는 단계;
    상기 스토리지 노드 상에 제1알루미늄 산화막과 지르코늄 산화막 및 제2알루미늄 산화막이 적층된 구조의 유전체막과 플레이트 노드를 차례로 형성하는 단계; 및
    상기 유전막과 플레이트 노드가 형성된 기판 결과물에 대해 H2 및 N2를 사용하여 480∼510℃에서 50분 동안 열처리를 진행하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서, 상기 제1알루미늄 산화막과 제2알루미늄 산화막을 형성하는 단계는 원자층 증착 방식에 따라 트리메틸알루미늄(Trimethylaluminium : TMA)과 O3를 사용하여 20∼25Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서, 상기 지르코늄 산화막을 형성하는 단계는 원자층 증착 방 식에 따라 ZrCl4 와 H2O를 사용하여 300∼450℃ 온도에서 40∼45Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  4. 삭제
KR1020040021556A 2004-03-30 2004-03-30 반도체 소자의 캐패시터 형성방법 KR100587071B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040021556A KR100587071B1 (ko) 2004-03-30 2004-03-30 반도체 소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040021556A KR100587071B1 (ko) 2004-03-30 2004-03-30 반도체 소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20050096375A KR20050096375A (ko) 2005-10-06
KR100587071B1 true KR100587071B1 (ko) 2006-06-07

Family

ID=37276460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021556A KR100587071B1 (ko) 2004-03-30 2004-03-30 반도체 소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100587071B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670747B1 (ko) 2005-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조 방법
KR101068047B1 (ko) * 2009-07-16 2011-09-28 김형태 적층증착 콘덴서 제조방법

Also Published As

Publication number Publication date
KR20050096375A (ko) 2005-10-06

Similar Documents

Publication Publication Date Title
KR100282487B1 (ko) 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
JP2002343889A (ja) 半導体素子のキャパシタ及びその製造方法
KR20080062538A (ko) 반도체 소자의 캐패시터 제조방법
US8035136B2 (en) Semiconductor device and method of manufacturing the same
KR100722772B1 (ko) 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
KR20080024663A (ko) 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법
KR100587071B1 (ko) 반도체 소자의 캐패시터 형성방법
KR19990048918A (ko) 커패시터를 포함하는 반도체장치 및 그 제조방법
KR100670726B1 (ko) 반도체 소자의 캐패시터 및 그 형성방법
US20030008455A1 (en) Method for fabricating capacitor of semiconductor memory device
KR100842911B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2014053361A (ja) 半導体装置の製造方法
KR101108442B1 (ko) 고유전 절연막을 갖는 커패시터 제조방법 및 그에 의한커패시터
US20040126964A1 (en) Method for fabricating capacitor in semiconductor device
KR101061169B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100575883B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070056565A (ko) 반도체 커패시터의 제조 방법
KR100424715B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010003252A (ko) 반도체소자의 캐패시터 제조방법
KR100596777B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100265345B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100406547B1 (ko) 반도체 소자의 커패시터 제조 방법
TWI223388B (en) Deep trench capacitor and method for fabricating the same
KR100334529B1 (ko) 반도체소자의캐패시터형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee