KR20070106290A - 니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법 - Google Patents

니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법 Download PDF

Info

Publication number
KR20070106290A
KR20070106290A KR1020060038976A KR20060038976A KR20070106290A KR 20070106290 A KR20070106290 A KR 20070106290A KR 1020060038976 A KR1020060038976 A KR 1020060038976A KR 20060038976 A KR20060038976 A KR 20060038976A KR 20070106290 A KR20070106290 A KR 20070106290A
Authority
KR
South Korea
Prior art keywords
capacitor
nbyo
injection step
manufacturing
niobium
Prior art date
Application number
KR1020060038976A
Other languages
English (en)
Inventor
이종민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060038976A priority Critical patent/KR20070106290A/ko
Publication of KR20070106290A publication Critical patent/KR20070106290A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

본 발명은 등가산화막두께를 10Å 이하로 낮추어 25fF/cell 이상의 셀 충전용량(Cell capacitance)을 충분히 확보하면서도 제품의 정상적인 동작전압하에서는 물론이고 보다 가혹적인 동작전압 하에서도 신뢰성이 보장될 만한 0.5fA/cell 이하의 안정적인 수준의 누설전류특성을 확보할 수 있는 반도체소자의 캐패시터 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 니오비윰산화막과 이트륨산화막이 혼합된 NbYO 유전막을 형성하는 단계(ALD, PEALD); 및 상기 NbYO 유전막 상에 상부전극을 형성하는 단계를 포함하고, 상술한 본 발명은 하부전극으로 금속계 물질을 증착시킨 후 HfO2, ZrO2보다 유전율이 큰 NbYO 유전막을 캐패시터의 유전막으로 채용하면 5∼10Å 정도의 등가산화막두께(Tox)를 얻을 수 있기 때문에 HfO2 또는 ZrO2 유전막을 채용한 캐패시터보다 상대적으로 큰 충전용량을 얻을 수 있으며, 특히 HfO2 또는 ZrO2 유전막을 채용한 캐패시터보다 누설전류특성과 보다 강한 항복전계 특성을 얻을 수 있는 효과가 있다.
캐패시터, 유전막, 니오비윰이트륨산화막, NbYO, ALD

Description

니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및 그 제조 방법{CAPACITOR WITH NIOBIUM YTTRIUM OXIDE AND METHOD OF MANUFACTURING THE SAME}
도 1은 종래기술에 따른 MIM 캐패시터의 구조를 도시한 도면,
도 2a 및 도 2b는 본 발명의 실시예에 따른 MIM 캐패시터의 구조를 도시한 도면,
도 3은 본 발명의 실시예에 따른 NbYO 유전막이 형성되는 과정을 도시한 도면,
도 4는 NbYO 유전막의 증착을 위한 제1사이클메카니즘을 나타낸 도면,
도 5는 NbYO 유전막의 증착을 위한 제2사이클메카니즘을 나타낸 도면,
도 6은 NbYO 유전막 증착공정의 제3사이클메카니즘을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 하부전극 22 : NbYO 유전막
23 : 상부전극
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 니오비윰이트륨산화막(Niobium Yttrium Oxide, NbYO)을 구비한 반도체소자의 캐패시터 및 그 제조 방법에 관한 것이다.
최근에 미세화된 반도체공정기술의 급속한 발전으로 메모리제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다.
이에 따라 메모리소자의 동작에 필요한 충전용량은 셀면적 감소에도 불구하고, 소프트에러(Soft error)의 발생과 리프레시 시간(Refresh time)의 단축을 방지하기 위해서 25fF/cell 이상의 충분한 셀 충전용량이 지속적으로 요구되고 있다.
충분한 셀 충전용량을 확보하기 위해 알루미늄산화막(Al2O3)을 유전막으로 채택한 SIS(Silicon Insulator Silicon) 형태의 캐패시터가 제안되었으나, 알루미늄산화막을 유전막으로 채택한 SIS 캐패시터는 512M 이상의 차세대 DRAM 제품에 필요한 충전용량을 확보하는데 한계를 보이고 있기 때문에, TiN 하부전극과 HfO2/Al2O3 스택(Stack)의 유전막을 채용한 MIS(Metal Insulator Silicon) 형태 또는 HfO2/Al2O3/HfO2 스택의 유전막과 메탈계 상/하부전극을 채용한 MIM(Metal Insulator Metal) 형태의 캐패시터 개발이 주류를 이루고 있다.
그러나, 이들 캐패시터의 경우 기대할 수 있는 등가산화막두께(Equivalent oxide thickness, Tox)의 한계가 11Å 정도이기 때문에 70nm급 이하의 금속배선 공 정이 적용되는 반도체 DRAM 제품군에서는 25fF/cell 이상의 셀 충전용량(Cell capacitance)을 얻기 어렵다.
그리하여 최근에는 도 1에 도시된 것처럼 루테늄(Ru)과 같은 노블메탈(Novel metal)을 채용하고 탄탈륨산화막(Ta2O5), 하프늄산화막(HfO2)과 같은 단일 유전막을 채용한 MIM 캐패시터의 개발이 본격적으로 이루어져 왔다.
도 1은 종래기술에 따른 MIM 캐패시터의 구조를 도시한 도면이다.
도 1을 참조하면, 메탈계 하부전극(Storagenode, 11), 하부전극(11) 상의 하프늄산화막(HfO2, 12), 하프늄산화막(12) 상의 메탈계 상부전극(Plate electrode, 13)을 포함한다. 이때, 하부전극(11)과 상부전극(13)은 Ru 등의 노블메탈을 사용한다.
도 1과 같은 구조를 채용하면, MIM 캐패시터의 등가산화막 두께를 11Å 이하로 낮출 수 있고, 이로써 25fF/cell 이상의 셀 충전용량(Cell capacitance)을 얻기가 용이하다.
그러나, 도 1과 같은 구조를 채용하여 MIM 캐패시터의 등가산화막 두께를 11Å 이하로 낮추게 되면, 누설전류가 0.5fA/cell 이상으로 매우 높게 발생하는 문제점이 있기 때문에 사실상 제품적용이 어려운 상황이다. 또한, 도 1의 종래기술은 등가산화막 두께를 11Å 이하로 낮추게 되면, 열안정성이 부족하여 캐패시터의 신뢰성이 저하된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 등가산화막두께를 10Å 이하로 낮추어 25fF/cell 이상의 셀 충전용량(Cell capacitance)을 충분히 확보하면서도 제품의 정상적인 동작전압하에서는 물론이고 보다 가혹적인 동작전압 하에서도 신뢰성이 보장될 만한 0.5fA/cell 이하의 안정적인 수준의 누설전류특성을 확보할 수 있는 반도체소자의 캐패시터 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터는 하부전극; 상기 하부전극 상의 니오비윰산화막과 이트륨산화막이 혼합된 NbYO 유전막; 및 상기 NbYO 유전막 상의 상부전극을 포함하는 것을 특징으로 한다.
그리고, 캐패시터의 제조 방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 니오비윰산화막과 이트륨산화막이 혼합된 NbYO 유전막을 형성하는 단계; 및 상기 NbYO 유전막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 NbYO 유전막의 ALD 증착은 니오비윰소스와 이트륨소스를 동시에 주입하는 단계, 퍼지 가스 주입 단계, 반응제를 주입 단계 및 퍼지 가스 주입단계로 구성된 단위사이클을 반복진행하는 것을 특징으로 한다.
바람직하게, 상기 NbYO 유전막의 ALD 증착은 니오비윰산화막 증착을 위한 단위사이클과 이트륨산화막 증착을 위한 단위사이클을 소정 비율로 반복진행하는 것 을 특징으로 한다.
바람직하게, 상기 NbYO 유전막의 ALD 증착은 니오비윰소스주입 단계, 퍼지가스 주입단계, 이트륨소스주입단계, 퍼지가스 주입단계, 반응제 주입 단계 및 퍼지가스 주입단계로 이루어지는 단위사이클을 반복 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 MIM 캐패시터의 구조를 도시한 도면으로서, 도 2a는 실린더 구조의 하부전극모듈을 갖는 MIM 캐패시터이고, 도 2b는 콘케이브 구조의 하부전극모듈을 갖는 MIM 캐패시터이다.
도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 실시예에 따른 캐패시터는 하부전극(21), 상부전극(23), 그리고 하부전극(21)과 상부전극(23) 사이의 니오비윰이트륨산화막(NbYO, 22)을 포함한다. 이하, 니오비윰이트륨산화막(NbYO, 22)을 'NbYO 유전막(22)'이라 약칭하기로 한다.
여기서, NbYO 유전막(22)은 유전율이 25∼30으로서 캐패시터의 유전막으로 작용하는데, 누설전류증가문제와 열안정성부족문제를 개선하기 위해서 니오비윰산화막(Nb2O5) 속에 이트륨(Y)을 함유하도록 하여 3원계의 니오비윰이트륨산화막 박막을 증착한 것이다. 예컨대, NbYO 유전막(22)은 유전율이 HfO2(유전율=20), Ta2O5(유전율=25)보다 크고 누설전류가 작다.
NbYO 유전막(22)은 이트륨의 함유량에 따라 유전상수값을 23∼35 범위에서 조절가능하며, 또한 이트륨의 함유량에 따라 누설전류발생수준(Leakage current density)과 항복전압(Breakdown voltage) 특성도 결정할 수 있다. 즉, 전하저장전극인 하부전극의 종류와 캐패시터의 사양에 따라 NbYO 유전막 증착공정시 유전특성 제어가 실제 가능하기 때문에 MIM 캐패시터의 유전성의 한계와 누설전류 발생을 보다 효과적으로 극복할 수 있다.
도 2a 및 도 2b에 도시된 캐패시터의 제조 방법을 설명하면 다음과 같다.
먼저, 반도체기판(101) 상에 제1층간절연막(102)을 형성하고, 제1층간절연막(102)을 관통하여 반도체기판(101)에 연결되는 스토리지노드콘택플러그(103)를 형성한다.
이어서, 스토리지노드콘택플러그(103) 상에 제2층간절연막(104)을 형성하고, 하부전극이 형성될 공간을 제공하는 식각공정을 진행하여 스토리지노드콘택플러그(103)의 표면을 노출시키는 홀(도면부호 생략)을 형성한다. 이어서, 홀 내부에 하부전극(21)을 형성한다. 이후, 제2층간절연막(104)을 습식딥아웃을 통해 제거하면 도 2a와 같은 실린더 구조의 하부전극모듈이 되고, 제2층간절연막(104)을 잔류시킨 상태에서 NbYO 유전막을 증착하면 도 2b와 같은 콘케이브 구조의 하부전극모듈이 된다.
상기 하부전극(21)은 TiN, Ru, RuO2, TiN, TaN, W, WN, Ir, IrO2 및 Pt로 이루어진 그룹중에서 선택된 어느 하나의 메탈계 전극을 100∼500Å 두께로 형성하 며, 하부전극(21) 형성후에는 하부전극(21)을 치밀화하거나 박막내 또는 박막 표면에 누설전류의 원인이 되는 잔류 불순물을 휘발시키거나 표면의 거칠기를 완화하여 전계집중을 피할 목적으로 N2, H2, N2/H2, O2, O3 및 NH3로 이루어진 분위기 가스 그룹중에서 선택된 어느 하나를 택일하여 열처리한다. 이때, 열처리는 플라즈마어닐링, 전기로(Furnace) 어닐링 또는 RTP(Rapid Thermal Preocess) 어닐을 진행한다.
먼저, 플라즈마어닐링은 200∼500℃ 범위의 온도와 0.1∼10torr 범위의 압력하에서 선택된 분위기가스(5sccm∼5slm) 상태에 놓여있는 챔버내에서 1분∼5분 동안 RF 파워를 100∼500W 범위로 인가하여 플라즈마처리한다.
그리고, 전기로 어닐링은 상압(700∼760torr) 또는 감압(1∼100torr)의 전기로 챔버 내에서 600∼800℃ 범위의 온도와 선택된 분위기가스(5sccm∼5slm) 상태에서 어닐링한다.
그리고, RTP 어닐링은 상압(700∼760torr) 또는 감압(1∼100torr)의 RTP 챔버 내에서 500∼800℃ 범위의 온도와 선택된 분위기가스(5sccm∼5slm) 상태에서 어닐링한다.
다음으로, NbYO 유전막(22)은 원자층증착법(ALD), 플라즈마원자층증착법(Plasma Enhanced ALD; PEALD) 또는 의사원자층증착법(Pseudo-ALD)을 이용하여 증착한다. 위와 같이 원자층증착 방식의 증착법을 이용하여 NbYO 유전막(22)을 증착하면 항복전압특성을 양산적용이 가능한 수준인 2.0V(@1pA/cell) 이상으로 증가시키고, 누설전류특성도 0.5fA/cell 이하 수준으로 유지할 수 있다.
마지막으로, 상부전극(Top electrode, 23)은 TiN, Ru, RuO2, TiN, TaN, W, WN, Ir, IrO2 및 Pt로 이루어진 그룹중에서 선택된 어느 하나의 메탈계 전극으로 형성한다.
이후, 상부전극(23) 형성후에는 DRAM 제조공정중의 백엔드(Back-end) 공정에서의 열공정 및 큐어링공정(H2, N2, N2/H2 분위기), 그 밖의 패키지공정 및 신뢰성과 관련된 환경실험(Environment test) 진행과정에서 습도, 온도 또는 전기적 충격으로부터의 구조적인 안정성을 향상시키기 위한 일종의 보호막 또는 완충층으로서 원자층증착방식(ALD)으로 증착한 Al2O3, HfO2, Ta2O5, ZrO2, TiO2와 같은 산화막 또는 TiN과 같은 금속층을 50∼200Å 두께로 적층하여 MIM 캐패시터를 보호해주는 캡핑층을 형성해준다.
도 3은 본 발명의 실시예에 따른 NbYO 유전막이 형성되는 과정을 도시한 도면이고, 도 4는 NbYO 유전막의 증착을 위한 제1사이클메카니즘을 나타낸 도면이며, 도 5는 NbYO 유전막의 증착을 위한 제2사이클메카니즘을 나타낸 도면이다. 그리고, 도 6은 NbYO 유전막 증착공정의 제3사이클메카니즘을 나타낸 도면이다.
도 3을 참조하면, 하부전극(21) 상에 유기금속화합물을 전구체로 사용하여 NbYO 유전막(22)을 증착하는데, NbYO 유전막(22)은 니오비윰소스(Nb source), 이트륨소스(Y source) 및 반응제(Reactant)를 이용한 원자증증착법(ALD) 또는 플라즈마원자층증착법(PEALD)으로 증착한다. 여기서, 반응제는 O3, O2 플라즈마 또는 H2O 증 기(Vapor)를 사용한다.
도 4를 참조하여 NbYO 유전막 증착공정의 제1사이클메타니즘을 자세히 설명하면 다음과 같다.
일반적으로 원자층 증착법(ALD)은 챔버에 웨이퍼를 로딩하고 소스(Source)를 주입하는 제1단계, 퍼지 가스(Purge gas)를 주입하는 제2단계, 반응제(Reactant)를 주입하는 제3단계 및 퍼지 가스를 주입하는 제4단계로 구성된 단위사이클을 설정된 두께로 증착될 때까지 반복진행한다.
제1단계(T1)는 소스 주입 단계로서, 웨이퍼를 증착 챔버 내에 로딩시킨 다음, 니오비윰소스(Nb source)와 이트륨소스(Y source)를 동시에 증착 챔버 내부에 주입하여, 웨이퍼 상에 니오비윰소스와 이트륨소스를 흡착시킨다. 이때, 니오비윰소스는 Nb(OEt)5 또는 니오비윰을 함유한 기타 유기금속화합물을 전구체(precursor)로 사용하고, 이트륨소스는 Y(n-BuCp) 또는 이트륨을 함유한 기타 유기금속화합물을 전구체로 사용한다. 그리고, 니오비윰소스와 이트륨소스는 각각 50∼500scmm의 유량으로 주입한다.
다음으로, 제2단계(T2)는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 웨이퍼의 표면에 흡착되지 않고 잔류하는 미반응 니오비윰소스 및 이트륨소스를 챔버로부터 제거한다. 이때, 퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
다음으로, 제3단계(T3)는 반응제 주입 단계로서, 증착 챔버 내에 반응제를 주입한다. 이때, 반응제는 O3, O2 플라즈마 또는 H2O 증기를 사용하며, O3의 농도(Concentration)는 200±20g/m3으로 하고, 이들 반응제는 0.1∼1slm의 유량으로 주입한다.
상기 반응제를 주입하여 흡착되어 있는 니오비윰소스 및 이트륨소스와 반응 제간의 반응을 유도하여 NbYO 박막을 증착한다. 따라서, 웨이퍼의 표면 상에 원자층 단위의 NbYO 박막이 형성된다.
마지막으로, 제4단계(T4)는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 반응제 및 반응부산물을 제거한다. 이때, 퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상술한 바와 같이, 소스 주입(T1), 퍼지 가스 주입(T2), 반응제 주입(T3) 및 퍼지 가스 주입(T4)을 단위사이클(1 Cycle)로 하는 공정을 반복 수행하여 원하는 두께의 NbYO 박막을 증착한다.
전술한 바와 같은 원리에 의해 단위사이클을 여러번 반복진행하여 NbYO 박막을 50∼150Å 두께로 증착한다. 그리고, NbYO 박막 증착시 증착온도는 200∼500℃의 범위로 한다.
도 5를 참조하여 NbYO 유전막 증착공정의 제2사이클메타니즘을 자세히 설명하면 다음과 같다.
도 5에서, NbYO 유전막의 증착공정은, 니오비윰소스주입 단계(T11), 퍼지가스 주입단계(T12), 반응제 주입 단계(T13), 퍼지가스 주입단계(T14)로 이루어지는 니오비윰산화막(NbOx) 증착 사이클과 이트륨소스 주입 단계(T15), 퍼지가스 주입단계(T16), 반응제 주입 단계(T17), 퍼지가스 주입단계(T18)로 이루어지는 이트륨산화막(YxOy) 증착사이클을 이용한다. 이때, 니오비윰산화막 증착사이클과 이트륨산화막증착사이클의 사이클비율은 적어도 9:1 비율 이하로 반복진행하므로써, 비정질의 NbYO 유전막내에서 이트륨의 함량을 조절한다.
도 6을 참조하여 NbYO 유전막 증착공정의 제3사이클메타니즘을 자세히 설명하면 다음과 같다.
도 6에서, NbYO 유전막의 증착공정은, 니오비윰소스주입 단계(T21), 퍼지가스 주입단계(T22), 이트륨소스주입단계(T23), 퍼지가스 주입단계(T24), 반응제 주입 단계(T25), 퍼지가스 주입단계(T26)로 이루어지는 단위사이클을 반복 진행한다. 이때, 니오비윰소스주입 대 이트륨소스주입의 횟수 비율을 적어도 9:1 비율 이하로 반복진행하므로써, 비정질의 NbYO 유전막내에서 이트륨의 함량을 조절한다.
한편, NbYO 박막을 PEALD에 의해 증착하는 경우에는, 도 4 내지 도 6에 도시된 ALD의 주입단계(소스주입, 퍼지가스주입, 반응제주입) 진행 중에 적어도 1개 이상의 스텝에서 플라즈마를 방전시키는 것이며, PEALD를 이용하면 NbYO 박막의 막질을 향상시킨다.
전술한 도 4 내지 도 6에 도시된 방법을 이용하여 NbYO 유전막을 증착한 후에는 NbYO 유전막의 누설전류발생 최소화 및 항복전압 강화 목적으로 선택적으로 NbYO 유전막에 대해 200∼800℃ 범위의 저온에서 N2, H2, N2/H2, O2, O3 및 NH3로 이 루어진 분위기 가스 그룹중에서 선택된 어느 하나를 택일하여 저온 열처리한다. 이때, 저온 열처리는 플라즈마어닐링, 전기로(Furnace) 어닐링 또는 RTP(Rapid Thermal Preocess) 어닐을 진행한다.
먼저, 플라즈마어닐링은 200∼500℃ 범위의 온도와 0.1∼10torr 범위의 압력하에서 선택된 분위기가스(5sccm∼5slm) 상태에 놓여있는 챔버내에서 1분∼5분 동안 RF 파워를 100∼500W 범위로 인가하여 플라즈마처리한다.
그리고, 전기로 어닐링은 상압(700∼760torr) 또는 감압(1∼100torr)의 전기로 챔버 내에서 600∼800℃ 범위의 온도와 선택된 분위기가스(5sccm∼5slm) 상태에서 어닐링한다.
그리고, RTP 어닐링은 상압(700∼760torr) 또는 감압(1∼100torr)의 RTP 챔버 내에서 500∼800℃ 범위의 온도와 선택된 분위기가스(5sccm∼5slm) 상태에서 어닐링한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 하부전극으로 금속계 물질을 증착시킨 후 HfO2, ZrO2보다 유전율이 큰 NbYO 유전막을 캐패시터의 유전막으로 채용하면 5∼10Å 정도의 등가산화막두께(Tox)를 얻을 수 있기 때문에 HfO2 또는 ZrO2 유전막을 채용한 캐패시터보다 상대적으로 큰 충전용량을 얻을 수 있으며, 특히 HfO2 또는 ZrO2 유전막을 채용한 캐패시터보다 누설전류특성과 보다 강한 항복전계 특성을 얻을 수 있는 효과가 있다.
또한, 본 발명의 NbYO 유전막은 HfO2 또는 ZrO2보다 열 안정성이 우수하기 때문에 캐패시터 형성후 집적과정에서 불가피하게 수반되는 고온열처리 진행시에도 전기적 특성의 열화가 발생하지 않아 70nm급 이하의 금속배선공정이 적용되는 반도체 메모리 제품군의 캐패시터의 내구성과 신뢰성을 동시에 향상시킬 수 있는 효과가 있다.

Claims (19)

  1. 하부전극;
    상기 하부전극 상의 니오비윰산화막과 이트륨산화막이 혼합된 NbYO 유전막; 및
    상기 NbYO 유전막 상의 상부전극
    을 포함하는 캐패시터.
  2. 상기 NbYO 유전막은, 50∼150Å 두께인 것을 특징으로 하는 캐패시터.
  3. 하부전극을 형성하는 단계;
    상기 하부전극 상에 니오비윰산화막과 이트륨산화막이 혼합된 NbYO 유전막을 형성하는 단계; 및
    상기 NbYO 유전막 상에 상부전극을 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  4. 제3항에 있어서,
    상기 NbYO 유전막은, ALD 또는 PEALD 방법으로 증착하는 것을 특징으로 하는 캐패시터의 제조 방법.
  5. 제4항에 있어서,
    상기 NbYO 유전막의 ALD 증착은,
    니오비윰소스와 이트륨소스를 동시에 주입하는 단계, 퍼지 가스 주입 단계, 반응제를 주입 단계 및 퍼지 가스 주입단계로 구성된 단위사이클을 반복진행하는 것을 특징으로 하는 캐패시터의 제조방법.
  6. 제4항에 있어서,
    상기 NbYO 유전막의 ALD 증착은,
    니오비윰산화막 증착을 위한 단위사이클과 이트륨산화막 증착을 위한 단위사이클을 소정 비율로 반복진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  7. 제6항에 있어서,
    상기 니오비윰산화막 증착을 위한 단위사이클은,
    니오비윰소스 주입 단계, 퍼지 가스 주입 단계, 반응제 주입 단계 및 퍼지가 스 주입단계로 구성된 단위사이클을 반복진행하는 것을 특징으로 하는 캐패시터의 제조방법.
  8. 제6항에 있어서,
    상기 이트륨산화막 증착을 위한 단위사이클은,
    이트륨소스 주입 단계, 퍼지 가스 주입 단계, 반응제 주입 단계 및 퍼지가스 주입단계로 구성된 단위사이클을 반복진행하는 것을 특징으로 하는 캐패시터의 제조방법.
  9. 제6항에 있어서,
    상기 니오비윰산화막 증착을 위한 단위사이클과 이트륨산화막 증착을 위한 단위사이클은 적어도 9:1 이하의 비율로 반복진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  10. 제4항에 있어서,
    상기 NbYO 유전막의 ALD 증착은,
    니오비윰소스주입 단계, 퍼지가스 주입단계, 이트륨소스주입단계, 퍼지가스 주입단계, 반응제 주입 단계 및 퍼지가스 주입단계로 이루어지는 단위사이클을 반복 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  11. 제10항에 있어서,
    상기 니오비윰소스주입 대 이트늄소스주입의 횟수 비율을 적어도 9:1 비율 이하로 하는 것을 특징으로 하는 캐패시터의 제조 방법.
  12. 제5항, 제6항, 제7항, 제9항, 제10항 또는 제11항 중 어느 한 항에 있어서,
    상기 니오비윰소스는, Nb(OEt)5 또는 니오비윰을 함유한 기타 유기금속화합물을 전구체로 사용하되, 50∼500scmm의 유량으로 주입하는 것을 특징으로 하는 캐패시터의 제조 방법.
  13. 제5항, 제6항, 제8항, 제9항, 제10항 또는 제11항 중 어느 한 항에 있어서,
    상기 이트륨소스는 Y(n-BuCp) 또는 이트륨을 함유한 기타 유기금속화합물을 전구체로 사용하되, 50∼500scmm의 유량으로 주입하는 것을 특징으로 하는 캐패시터의 제조 방법.
  14. 제5항, 제7항, 제8항 또는 제10항 중 어느 한 항에 있어서,
    상기 반응제는,
    O3(농도 300±100g/m3), O2 플라즈마, N2O, N2O 플라즈마 또는 H2O 증기를 사용하되, 0.1∼1slm의 유량으로 주입하는 것을 특징으로 하는 캐패시터의 제조 방법.
  15. 제5항, 제7항, 제8항 또는 제10항 중 어느 한 항에 있어서,
    상기 퍼지가스는, 비활성가스를 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  16. 제3항에 있어서,
    상기 NbYO 유전막을 형성하는 단계후에,
    200∼800℃ 범위의 저온에서 N2, H2, N2/H2, O2, O3 및 NH3로 이루어진 분위기 가스 그룹중에서 선택된 어느 하나를 택일하여 열처리하는 것을 특징으로 하는 캐패시터의 제조 방법.
  17. 제16항에 있어서,
    상기 열처리는,
    200∼500℃ 범위의 온도와 0.1∼10torr 범위의 압력하에서 선택된 상기 분위기가스(5sccm∼5slm) 상태에 놓여있는 챔버내에서 1분∼5분 동안 RF 파워를 100∼500W 범위로 인가하여 플라즈마어닐링처리하는 것을 특징으로 하는 캐패시터의 제조 방법.
  18. 제16항에 있어서,
    상기 열처리는,
    상압(700∼760torr) 또는 감압(1∼100torr)의 전기로 챔버 내에서 600∼800℃ 범위의 온도와 선택된 상기 분위기가스(5sccm∼5slm) 상태에서 전기로 어닐링으로 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  19. 제16항에 있어서,
    상기 열처리는,
    상압(700∼760torr) 또는 감압(1∼100torr)의 RTP 챔버 내에서 500∼800℃ 범위의 온도와 선택된 상기 분위기가스(5sccm∼5slm) 상태에서 RTP 어닐링으로 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020060038976A 2006-04-28 2006-04-28 니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법 KR20070106290A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060038976A KR20070106290A (ko) 2006-04-28 2006-04-28 니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060038976A KR20070106290A (ko) 2006-04-28 2006-04-28 니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070106290A true KR20070106290A (ko) 2007-11-01

Family

ID=39062299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060038976A KR20070106290A (ko) 2006-04-28 2006-04-28 니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070106290A (ko)

Similar Documents

Publication Publication Date Title
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
KR20010045958A (ko) 반도체 소자의 캐패시터 제조방법
KR100703833B1 (ko) 이중 유전막을 구비한 캐패시터의 제조 방법
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070106289A (ko) 이트륨티타늄산화막을 구비한 반도체소자의 캐패시터 및 그제조 방법
KR100713906B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100583155B1 (ko) 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
KR20070002579A (ko) 반도체 소자의 캐패시터 형성방법
KR100753037B1 (ko) 캐패시터 및 캐패시터 제조 방법
KR100691004B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070106290A (ko) 니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR100971430B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR20050067577A (ko) 혼합유전막의 제조 방법
KR100668849B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20090002580A (ko) 홀뮴도핑티타늄산화막을 구비한 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid