CN116133372A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN116133372A
CN116133372A CN202110955818.9A CN202110955818A CN116133372A CN 116133372 A CN116133372 A CN 116133372A CN 202110955818 A CN202110955818 A CN 202110955818A CN 116133372 A CN116133372 A CN 116133372A
Authority
CN
China
Prior art keywords
contact
semiconductor
bit line
initial
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110955818.9A
Other languages
English (en)
Inventor
郭帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110955818.9A priority Critical patent/CN116133372A/zh
Priority to PCT/CN2022/076171 priority patent/WO2023019891A1/zh
Publication of CN116133372A publication Critical patent/CN116133372A/zh
Priority to US18/327,143 priority patent/US20230328952A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供了一种半导体结构的制作方法及半导体结构，制作方法包括，提供初始结构，初始结构包括基底及初始沟槽，初始沟槽暴露部分有源区结构；形成电容接触结构，电容接触结构覆盖暴露出的部分有源区结构，电容接触结构包括第一凹槽；形成金半接触结构，金半接触结构至少覆盖电容接触结构的顶面并填充第一凹槽；形成阻挡结构，阻挡结构覆盖金半接触结构和初始沟槽的暴露的侧壁；形成导电结构，导电结构通过金半接触结构和电容接触结构连接。本公开的半导体结构的制作方法及半导体结构，金半接触结构作为电容接触结构和导电结构电连接的中间过渡结构，减小电容接触结构和导电结构的接触电阻。

Description

半导体结构的制作方法及半导体结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
在集成电路领域，根据摩尔定律，封装在集成电路中的半导体器件每增加一倍，集成电路的性能也会随之翻一番，为此，集成电路的集成度不断提高，半导体器件的线宽不断减小。
但是，半导体器件常通过形成金属-半导体接触结构形成电连接，金属的功函数影响半导体材料的亲和势，界面处半导体材料的能带弯曲，在金属和半导体材料的接触界面容易产生金属诱导间隙状态(Metal Induced Gap States，MIGS)，金属诱导间隙状态导致金属和半导体材料的接触界面形成肖特基势垒，肖特基势垒抑制电荷载流子流动，肖特基势垒的存在增大了金属-半导体接触结构的接触电阻，不利于器件性能的提高。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供了一种半导体结构的制作方法，所述制作方法包括：
提供初始结构，所述初始结构包括基底以及设置在所述基底上的多条位线结构，相邻的所述位线结构之间形成初始沟槽，所述基底包括有源区结构，所述初始沟槽暴露部分所述有源区结构；
形成电容接触结构，所述电容接触结构覆盖暴露出的部分所述有源区结构，所述电容接触结构包括第一凹槽；
形成金半接触结构，所述金半接触结构至少覆盖所述电容接触结构的顶面并填充所述第一凹槽；
形成阻挡结构，所述阻挡结构覆盖所述金半接触结构和所述初始沟槽的暴露的侧壁；
形成导电结构，所述导电结构覆盖所述阻挡结构并填充未被填充的所述初始沟槽，所述导电结构通过所述金半接触结构和所述电容接触结构连接。
根据本公开的一些实施例，所述形成金半接触结构，包括：
形成第一接触层，所述第一接触层填充所述第一凹槽以及部分所述初始沟槽；
形成第二接触层，所述第二接触层覆盖所述第一接触层的顶面以及所述初始沟槽暴露的部分侧壁。
根据本公开的一些实施例，所述形成金半接触结构，包括：
形成第一接触层，所述第一接触层覆盖所述电容接触结构的顶面；
形成第二接触层，所述第二接触层填充所述第一凹槽以及覆盖所述初始沟槽暴露的部分侧壁。
根据本公开的一些实施例，所述形成第一接触层，包括：
沉积第一接触材料形成所述第一接触层，所述第一接触材料包括单层半导体材料。
根据本公开的一些实施例，所述形成第二接触层，包括：
沉积第二接触材料形成所述第二接触层，所述第二接触材料包括第VA族半金属元素。
根据本公开的一些实施例，所述形成电容接触结构，包括：
形成初始电容接触结构，所述初始电容接触结构填充所述初始沟槽；
回刻所述初始电容接触结构，被保留的所述初始电容接触结构形成所述电容接触结构；
刻蚀所述电容接触结构，在所述电容接触结构的顶面形成所述第一凹槽。
根据本公开的一些实施例，所述提供初始结构包括：
提供衬底；
刻蚀所述衬底以形成阵列排布的多个有源区结构；
形成浅沟槽隔离结构，所述浅沟槽隔离结构用于隔离各所述有源区结构；
形成位线接触孔，所述位线接触孔暴露部分所述有源区结构以及部分所述浅沟槽隔离结构；
形成位线接触部，所述位线接触部填充所述位线接触孔；
形成位线结构，所述位线结构设置在所述有源区结构和所述浅沟槽隔离结构的顶面，所述位线结构和所述位线接触部连接，多条所述位线结构相互平行，相邻的所述位线结构之间形成所述初始沟槽，所述初始沟槽暴露部分所述有源区结构的顶面。
根据本公开的一些实施例，所述形成位线结构之后，还包括：
在所述初始沟槽中形成间隔结构，所述间隔结构的延伸方向垂直于所述位线结构的延伸方向；
以所述间隔结构和所述位线结构为掩膜，去除所述初始沟槽暴露出的部分所述有源区结构和所述浅沟槽隔离结构，形成电容接触孔。
根据本公开的一些实施例，所述形成电容接触结构，包括：
形成电容接触结构，所述电容接触结构填充所述电容接触孔以及部分所述初始沟槽。
本公开的第二方面提供了一种半导体结构，包括：
基底以及设置在所述基底上的多条位线结构；
电容接触结构，形成于所述位线结构之间，所述电容接触结构包括第一凹槽；
金半接触结构，所述金半接触结构至少覆盖所述电容接触结构的顶面并填充所述第一凹槽；
阻挡结构，所述阻挡结构覆盖所述金半接触结构和所述位线结构的部分侧壁；
导电结构，所述导电结构覆盖所述阻挡结构，所述导电结构通过所述金半接触结构和所述电容接触结构连接。
根据本公开的一些实施例，所述金半接触结构包括：
第一接触层，所述第一接触层填充所述第一凹槽以及覆盖所述位线结构的部分侧壁；
第二接触层，所述第二接触层覆盖所述第一接触层和所述位线结构的部分侧壁。
根据本公开的一些实施例，所述金半接触结构包括：
第一接触层，所述第一接触层覆盖所述电容接触结构的顶面；
第二接触层，所述第二接触层填充所述第一凹槽以及覆盖所述位线结构的部分侧壁。
根据本公开的一些实施例，所述第一接触层的材料包括单层半导体材料，所述第二接触层的材料包括第VA族元素。
根据本公开的一些实施例，所述基底包括有源区结构和浅沟槽隔离结构，所述有源区结构的顶面和所述浅沟槽隔离结构的顶面平齐，所述初始沟槽暴露出部分所述有源区结构和所述浅沟槽隔离结构。
根据本公开的一些实施例，所述半导体结构还包括：
电容接触孔，所述电容接触孔设置在所述基底上，所述电容接触孔位于相邻的所述位线结构之间，相邻的所述位线结构之间暴露出部分所述有源区结构和所述浅沟槽隔离结构；所述电容接触结构填充所述电容接触孔。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，在电容接触结构和导电结构之间增设金半接触结构，以金半接触结构作为电容接触结构和导电结构实现电连接的中间过渡结构，减小电容接触结构和导电结构的接触电阻。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全结构实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图2是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图3是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图4是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图5是根据一示例性实施例示出的一种半导体结构的制作方法中提供的初始结构的示意图。
图6是根据一示例性实施例示出的一种半导体结构的制作方法中形成初始电容接触结构的示意图。
图7是根据一示例性实施例示出的一种半导体结构的制作方法中形成电容接触结构的示意图。
图8是根据一示例性实施例示出的一种半导体结构的制作方法中在电容接触结构上形成第一凹槽的示意图。
图9是根据一示例性实施例示出的一种半导体结构的制作方法中沉积第一接触材料的示意图。
图10是根据一示例性实施例示出的一种半导体结构的制作方法中形成第一接触层的示意图。
图11是根据一示例性实施例示出的一种半导体结构的制作方法中沉积第二接触材料的示意图。
图12是根据一示例性实施例示出的一种半导体结构的制作方法中形成第二接触层的示意图。
图13是根据一示例性实施例示出的一种半导体结构的制作方法中形成的金半接触结构的结构示意图。
图14是根据一示例性实施例示出的一种半导体结构的制作方法中形成阻挡结构的示意图。
图15根据一示例性实施例示出的一种半导体结构的制作方法中形成导电结构的示意图。
图16根据一示例性实施例示出的一种半导体结构的制作方法中形成第一接触层的示意图。
图17是根据一示例性实施例示出的一种半导体结构的制作方法中沉积第二接触材料的示意图。
图18根据一示例性实施例示出的一种半导体结构的制作方法中形成第二接触层的示意图。
图19是根据一示例性实施例示出的一种半导体结构的制作方法中形成的金半接触结构的结构示意图。
图20是根据一示例性实施例示出的一种半导体结构的制作方法中在衬底上形成光刻胶掩膜的示意图。
图21是根据一示例性实施例示出的一种半导体结构的制作方法中光刻胶掩膜在衬底上的投影示意图。
图22是根据一示例性实施例示出的一种半导体结构的制作方法中刻蚀衬底形成有源区结构的示意图。
图23是根据一示例性实施例示出的一种半导体结构的制作方法中形成浅沟槽隔离结构的示意图。
图24是根据一示例性实施例示出的一种半导体结构的制作方法中形成的位线接触孔的结构示意图。
图25是根据一示例性实施例示出的一种半导体结构的制作方法中形成的位线接触孔在基底上的投影示意图。
图26是根据一示例性实施例示出的一种半导体结构的制作方法中形成位线接触部的示意图。
图27是根据一示例性实施例示出的一种半导体结构的制作方法中形成位线结构的示意图。
图28是根据一示例性实施例示出的一种半导体结构的制作方法中在初始沟槽中形成间隔结构的示意图。
图29是根据一示例性实施例示出的一种半导体结构的制作方法中形成的间隔结构在基底上的投影示意图。
附图标记：
100、初始结构；101、衬底；102、光刻胶掩膜；103、浅沟槽；104、第一掩膜层；105、位线接触孔；110、基底110；111、有源区结构；112、浅沟槽隔离结构；120、位线结构；121、位线接触部；130、初始沟槽；140、电容接触孔；150、间隔结构；
210、电容接触结构；211、初始电容接触结构；215、第一凹槽；220、金半接触结构；221、第一接触层；222、第二接触层；230、阻挡结构；240、导电结构。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全结构的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图1所示，图1示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图，图2-图10为半导体结构的制作方法的各个阶段的示意图，下面结合图2-图10对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
如图1所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S110：提供初始结构，初始结构包括基底以及设置在基底上的多条位线结构，相邻的位线结构之间形成初始沟槽，基底包括有源区结构，初始沟槽暴露部分有源区结构。
如图5所示，基底110包括多个有源区结构111，多个有源区结构111独立设置，有源区结构111包括半导体材料，其中，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。多条位线结构120间隔设置在基底110上，相邻的位线结构120之间形成初始沟槽130，初始沟槽130暴露出部分有源区结构111的顶面。
步骤S120：形成电容接触结构，电容接触结构覆盖暴露出的部分有源区结构，电容接触结构包括第一凹槽。
如图8所示，电容接触结构210的材料为掺杂半导体，示例性的，电容接触结构210的材料为n型或p型导电型掺杂多晶硅。
在本实施例中，形成电容接触结构210的步骤包括：如图6所示，参照图5，形成初始电容接触结构211，初始电容接触结构211填充初始沟槽130。在本实施例中，可以采用原子层沉积(Atomic layer deposition，ALD)工艺沉积掺杂多晶硅形成初始电容接触结构211。然后，如图7所示，参照图6，刻蚀初始电容接触结构211，被保留的初始电容接触结构211形成电容接触结构210，在本实施例中，可以通过干法或湿法刻蚀工艺刻蚀初始电容接触结构211，将初始电容接触结构211回刻至低于基底110顶面。最后，如图8所示，参照图7，刻蚀电容接触结构210，在电容接触结构210的顶面形成第一凹槽215。
步骤S130：形成金半接触结构，金半接触结构至少覆盖电容接触结构的顶面并填充第一凹槽。
如图12所示，形成金半接触结构220，以金半接触结构220作为电容接触结构210和后续形成的导电结构240的中间过渡结构。
本实施例中形成的金半接触结构220由二维半导体材料(two-dimensionalsemimetal)和具有半金属(half metal)特性的材料形成。具有半金属特性的材料的能带结构包括两种不同的子能带结构，其中的一种子能带结构的自旋取向具有金属性，另一种子能带结构具有半导体性。金半接触结构220中的二维半导体材料(two-dimensionalsemimetal)和具有半金属(half metal)特性的材料形成的肖特基势垒比电容接触结构210和后续形成的导电结构直接接触形成的肖特基势垒小。
步骤S140：形成阻挡结构，阻挡结构覆盖金半接触结构和初始沟槽的暴露的侧壁。
如图14所示，参照图12，可以采用原子层沉积(Atomic layer deposition，ALD)工艺沉积形成阻挡结构230，阻挡结构230覆盖金半接触结构220暴露出的部分以及初始沟槽130的暴露的侧壁。
其中，阻挡结构230的材料包括无机金属氮化物。示例性的，阻挡结构230的材料包括氮化钛、氮化铝、氮化硼、氮化铪、氮化钽、氮化钛或氮化锆中的一种或两种以上，在本实施例中，阻挡结构230的材料为氮化钛。
步骤S150：形成导电结构，导电结构覆盖阻挡结构并填充未被填充的初始沟槽，导电结构通过金半接触结构和电容接触结构连接。
如图15所示，参照图14，可以通过化学气相沉积(Chemical Vapor Deposition，CVD)沉积金属导电材料形成导电结构240，导电结构240填充初始沟槽130中未被填充的其余区域。本实施例中，导电结构240的材料包括金属钨。
在本实施例中，形成导电结构240的步骤包括：沉积金属钨填充初始沟槽130至覆盖位线结构120的顶面的位置，通过干法或湿法刻蚀工艺刻蚀去除覆盖位线结构120的顶面的金属钨，形成导电结构240。
本实施例的半导体结构的制作方法中，在电容接触结构和导电结构之间形成金半接触结构，金半接触结构的肖特基势垒比电容接触结构和导电结构直接接触形成的肖特基势垒小，金半接触结构作为电容接触结构和导电结构连接的过渡结构，减小了电容接触结构和导电结构连接产生的肖特基势垒，减小了电容接触结构和导电结构电连接产生的接触电阻，可进一步减小半导体器件的尺寸。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图2所示，图2示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图。
如图2所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S210：提供初始结构。
如图5所示，初始结构100包括基底110以及设置在基底110上的多条位线结构120，相邻的位线结构120之间形成初始沟槽130，基底110包括有源区结构111，初始沟槽130暴露部分有源区结构111。
步骤S220：形成电容接触结构，电容接触结构覆盖暴露出的部分有源区结构，电容接触结构包括第一凹槽。
步骤S230：形成第一接触层，第一接触层填充第一凹槽以及部分初始沟槽。
如图9、图10所示，可以通过沉积第一接触材料形成第一接触层221，第一接触材料221包括单层半导体材料(monolayer semiconductors)。
示例性的，可以采用自上而下的剥离工艺(Lift-Off)或自下而上的低压金属有机化学气相沉积工艺(Metal-organic Chemical Vapor Deposition，MOCVD)形成第一接触层221。在本实施例中，如图9所示，参照图8，使用低压金属有机化学气相沉积工艺(Metal-organic Chemical Vapor Deposition，MOCVD)在电容接触结构顶面生长单层半导体材料，单层半导体材料填充第一凹槽215和初始沟槽130中未被填充的区域，以及覆盖位线结构120的顶面。如图10所示，参照图9，刻蚀去除覆盖位线结构120的顶面的单层半导体材料并回刻填充于初始沟槽130的单层半导体材料，被保留的单层半导体材料形成第一接触层221，第一接触层221的顶面低于位线结构120的顶面，第一接触层221填充第一凹槽215以及部分初始沟槽130。
在本实施例中，第一接触材料包括的单层半导体材料为二维过渡金属硫属化合物(transition metal dichalcogenides，TMDs)。示例性的，第一接触材料可以包括二硫化钼(MoS2)、二硫化钨(WS2)、二硫化铼(ReS2)、二硒化钛(TiSe2)、二硒化铌(NbSe2)、二硒化铼(ReSe2)中的至少一种。
步骤S240：形成第二接触层，第二接触层覆盖第一接触层的顶面以及初始沟槽暴露的部分侧壁，第一接触层和第二接触层形成金半接触结构。
如图11所示，参照图10，可以通过沉积第二接触材料形成第二接触层222，第二接触材料包括第VA族半金属元素。可以通过电子束蒸发工艺加热蒸发包括第VA族半金属元素的材料，或者通过磁控溅射工艺溅射包括第VA族半金属元素的材料，以使包括第VA族半金属元素的材料沉积在第一接触层221的顶面以及初始沟槽130暴露的侧壁上。
如图12所示，参照图11，刻蚀去除覆盖初始沟槽130侧壁的部分材料，形成第二接触层222，第二接触层222覆盖第一接触层221的顶面以及初始沟槽130暴露的部分侧壁。示例性的，第二接触材料可以包括化学元素周期表第四-第六周期、第VA族的半金属元素，砷(Arsenic，As)、锑(stibium，Sb)、铋(Bismuth，Bi)中的至少一种。
如图12、图13所示，第一接触层221和第二接触层222形成金半接触结构220，第一接触层221和第二接触层222的接触界面，第二接触层222的第VA族半金属元素的费米能级接近第一接触层221的二维过渡金属硫属化合物的半导体导带的最小值，二维过渡金属硫属化合物价带饱和(间隙状态饱和)，第VA族半金属元素诱导二维过渡金属硫属化合物的产生的金属诱导间隙状态受到抑制，则在第一接触层221和第二接触层222的接触界面产生的肖特基势垒向着接近于零的趋势减小，因此，第一接触层221和第二接触层222的接触界面产生的肖特基势垒可忽略不计，载流子从第一接触层221进入第二接触层222没有势垒，而从第二接触层222进入第一接触层221只有很小甚至可忽略不计的势垒，第一接触层221的二维过渡金属硫属化合物和第二接触层222的第VA族半金属元素形成良好的欧姆接触，第一接触层221和第二接触层222的接触界面的电阻小，第一接触层221向第二接触层222流动的载流子密度高。
步骤S250：形成阻挡结构，阻挡结构覆盖第二接触层的顶面和初始沟槽的暴露的侧壁。
步骤S260：形成导电结构，导电结构覆盖阻挡结构并填充未被填充的初始沟槽，导电结构通过金半接触结构和电容接触结构连接。
本实施例的步骤S210-S220和上述实施例步骤S110-S120的实现方式相同，步骤S250-S260和上述实施例步骤S140-S150的实现方式相同，在此，不再赘述。
本实施例中，金半接触结构包括第一接触层和第二接触层，第一接触层包括单层半导体材料，第二接触层包括第VA族半金属元素，单层半导体材料与第VA族半金属元素材料接触，减小了第一接触层和第二接触层的接触界面产生的肖特基势垒，第一接触层和第二接触层的接触界面形成良好的欧姆接触，从而减小了第一接触层与第二接触层之间的电阻。金半接触结构作为电容接触结构和导电结构实现电连接的中间过渡结构，减小了电容接触结构和导电结构之间的接触电阻，电容接触结构和导电结构之间的通态电流密度更高，提高了半导体结构向高性能化、高微缩化发展的潜力，可进一步缩小半导体器件的尺寸。而且，第一接触层填充第一凹槽增加了第一接触层和第一凹槽的接触面积，第二接触层覆盖第一接触层的顶面以及初始沟槽暴露的部分侧壁，增加了第二接触层与导电结构的接触面积，进一步提高载流子从电容接触结构向导电结构的迁移率，提高电容接触结构和导电结构之间的通态电流密度。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图3所示，图3示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图。
如图3所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S310：提供初始结构。
示例性的，本实施例中提供初始结构，包括以下步骤：
S311：提供衬底。
如图20所示，衬底101可以由半导体材料制成，其中，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。
S312：刻蚀衬底以形成阵列排布的多个有源区结构。
如图20所示，在衬底101的顶面形成光刻胶掩膜层102，如图21所示，光刻胶掩膜层102在衬底101上的投影暴露出衬底101的部分顶面，如图22所示，通过干法或湿法刻蚀去除光刻胶掩膜层102暴露出的部分衬底101，形成浅沟槽103。去除光刻胶掩膜层102，被光刻胶掩膜层102覆盖的衬底形成多个独立设置的有源区结构111，多个有源区结构111被浅沟槽103隔开。
S313：形成浅沟槽隔离结构，浅沟槽隔离结构用于隔离各有源区结构。
如图23所示，参照图22，采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)、或原子层沉积工艺(Atomic layer deposition，ALD)，沉积低k介电材料填充浅沟槽103形成浅沟槽隔离结构112，浅沟槽隔离结构112将多个有源区结构111隔开。浅沟槽隔离结构112和有源区结构111形成基底110。在本实施例中，向浅沟槽103中沉积氧化硅形成浅沟槽隔离结构112。
S314：形成位线接触孔，位线接触孔暴露部分有源区结构以及部分浅沟槽隔离结构。
如图23所示，在有源区结构111和浅沟槽隔离结构112顶面形成第一掩膜层104，第一掩膜层104在衬底101上的投影暴露出部分有源区结构111以及部分浅沟槽隔离结构112。如图24所示，通过干法或湿法刻蚀工艺刻蚀去除第一掩膜层104暴露出的部分有源区结构111以及部分浅沟槽隔离结构112，形成位线接触孔105，如图25所示，位线接触孔105暴露部分有源区结构111以及部分浅沟槽隔离结构112。
S315：形成位线接触部，位线接触部填充位线接触孔。
如图26所示，参照图24，通过化学气相沉积工艺(Chemical Vapor Deposition，CVD)、或原子层沉积工艺(Atomic layer deposition，ALD)，沉积掺杂半导体材料形成位线接触部121，在本实施例中，位线接触部121的材料包括导电型掺杂多晶硅。
S316：形成位线结构。
如图27所示，参照图26，位线结构120设置在有源区结构111和浅沟槽隔离结构112的顶面，位线结构和位线接触部121连接，多条位线结构120相互平行，相邻的位线结构120间形成初始沟槽130，初始沟槽130暴露部分有源区结构111的顶面。
在本实施例中，提供初始结构，还包括如下的步骤：
S317：在初始沟槽中形成间隔结构，间隔结构的延伸方向垂直于位线结构的延伸方向。
如图28所示，参照图27，形成间隔结构150，间隔结构150位于初始沟槽130中覆盖部分初始沟槽130。如图28、图29所示，间隔结构150的设置方向与位线结构120的延伸方向垂直，间隔结构150暴露部分有源区结构111以及部分浅沟槽隔离结构112的顶面。
S318：以间隔结构和位线结构为掩膜，去除初始沟槽暴露出的部分有源区结构和浅沟槽隔离结构，形成电容接触孔。
如图5所示，参照图28、图29，通过干法或湿法刻蚀工艺刻蚀去除被间隔结构150和位线结构120暴露出的部分有源区结构111以及部分浅沟槽隔离结构112，形成电容接触孔140，电容接触孔140暴露部分有源区结构111以及部分浅沟槽隔离结构112。
步骤S320：形成电容接触结构，电容接触结构覆盖暴露出的部分有源区结构，电容接触结构包括第一凹槽。
示例性的，本实施例中形成电容接触结构210，包括以下步骤：如图6所示，参照图5，采用原子层沉积工艺(Atomic layer deposition，ALD)沉积掺杂多晶硅形成初始电容接触结构211，初始电容接触结构211填充电容接触孔140以及初始沟槽130。然后，如图7所示，参照图6，通过干法或湿法刻蚀工艺刻蚀初始电容接触结构211，将初始电容接触结构211回刻至低于基底110顶面，被保留的初始电容接触结构211形成电容接触结构210，电容接触结构210填充电容接触孔140以及部分初始沟槽130。最后，如图8所示，参照图7，刻蚀电容接触结构210的顶面，在电容接触结构210的顶面形成向基底110方向凹陷的第一凹槽215。
步骤S330：形成第一接触层，第一接触层覆盖电容接触结构的顶面。
如图16所示，参照图8，可以采用自上而下的剥离工艺(Lift-Off)或自下而上的低压金属有机化学气相沉积(Metal-organic Chemical Vapor Deposition，MOCVD)工艺，通过沉积第一接触材料形成第一接触层221，第一接触材料包括单层半导体材料(monolayersemiconductors)。
在本实施例中，第一接触材料包括的单层半导体材料为二维过渡金属硫属化合物(transition metal dichalcogenides，TMDs)。示例性的，第一接触材料可以包括二硫化钼(MoS2)、二硫化钨(WS2)、二硫化铼(ReS2)、二硒化钛(TiSe2)、二硒化铌(NbSe2)、二硒化铼(ReSe2)中的至少一种。
单层二维过渡金属硫属化合物(transition metal dichalcogenides，TMDs)包括三层原子层，三层原子层呈硫原子-过渡金属原子-硫原子的方式排列，单层二维过渡金属硫属化合物具有良好的半导体性质，平面载流子迁移率高。
在本实施例中，如图16所示，可以使用剥离工艺，形成三维半导体材料，通过剥离工艺去除三维半导体材中的单层原子层或多层原子层形成单层二维半导体材料，将单层二维半导体材料转移到电容接触结构210上，单层二维半导体材料覆盖电容接触结构的顶面形成第一接触层221。
步骤S340：形成第二接触层，第二接触层填充第一凹槽以及覆盖初始沟槽暴露的部分侧壁，第一接触层和第二接触层形成金半接触结构。
如图17所示，参照图16，可以通过电子束蒸发工艺加热蒸发或磁控溅射工艺溅射沉积第二接触材料形成第二接触层222，第二接触材料包括第VA族半金属元素的材料，第VA族半金属元素的材料覆盖在第一接触层221的顶面、并填充第一凹槽215以及初始沟槽130暴露的侧壁上。如图18所示，参照图17，刻蚀去除覆盖初始沟槽130的侧壁的部分材料，形成第二接触层222。其中，第二接触材料可以包括化学元素周期表第四-第六周期，第VA族半金属元素砷(Arsenic，As)、锑(stibium，Sb)、铋(Bismuth，Bi)中的至少一种。
步骤S350：形成阻挡结构，阻挡结构覆盖第二接触层的顶面和初始沟槽的暴露的侧壁。
步骤S360：形成导电结构，导电结构覆盖阻挡结构并填充未被填充的初始沟槽，导电结构通过金半接触结构和电容接触结构连接。
本实施例的步骤S350-S360和上述实施例步骤S140-S150的实现方式相同，在此，不再赘述。
本实施例中的金半接触结构包括第一接触层和第二接触层，第一接触层覆盖电容接触结构的顶面，也即第一接触层呈底部向下的凹型结构，增加了第一接触层和第二接触层的接触面积，减小了金半接触结构的接触电阻；同时，第二接触层覆盖初始沟槽的部分侧壁，增加了第二接触层和导电结构的接触面积，减小了金半接触结构与导电结构的接触电阻，可进一步缩小半导体器件的尺寸。而且，第一接触层的二维半导体材料和第二接触层包括第VA族半金属元素的接触界面产生的肖特基势垒较小，金半接触结构的接触电阻小，使得从电容接触结构向导电结构流动的载流子迁移率更高。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图4所示，图4示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图。
如图4所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S410：提供初始结构。
如图5所示，初始结构100包括基底110以及设置在基底110上的多条位线结构120，相邻的位线结构120之间形成初始沟槽130，基底110包括有源区结构111，初始沟槽130暴露部分有源区结构111。
步骤S420：形成电容接触结构，电容接触结构覆盖暴露出的部分有源区结构，电容接触结构包括第一凹槽。
步骤S430：形成第一接触层，第一接触层覆盖电容接触结构的顶面，第一接触层的材料包括二硫化钼。
如图16所示，可以采用低压金属有机化学气相沉积工艺(Metal-organicChemical Vapor Deposition，MOCVD)形成第一接触层221，在本实施例中，可以选用六羰基钼(Mo(CO)6)和二乙基硫醚(C4H10S)分别作为钼(Mo)的前驱体和硫(S)的前驱体，也可以选用五氯化钼(MoCl5)和六甲基二硅硫烷(HMDST)分别作为钼(Mo)的前驱体和硫(S)的前驱体，以氩气(Ar)作为载气，将钼(Mo)的前驱体和硫(S)的前驱体分别以蒸汽形式向半导体结构供应，钼(Mo)的前驱体和硫(S)的前驱体反应形成二硫化钼(Molybdenum disulfide，MoS2)，二硫化钼沉积在电容接触结构210的顶面形成第一接触层221。
二硫化钼(Molybdenum disulfide，MoS2)的平面载流子迁移率在200～500cm2V-1s-1之间，禁带宽度为1.3eV，是一种间接禁隙的半导体材料，本实施例沉积在电容接触结构210上的二硫化钼为单层二硫化钼，单层二硫化钼的禁带宽度为1.8eV，是一种由间接禁隙转变为直接禁隙的半导体材料。
步骤S440：形成第二接触层，第二接触层填充第一凹槽以及覆盖初始沟槽暴露的部分侧壁，第二接触层的材料包括铋元素，第一触层和第二接触层形成金半接触结构。
如图17、图18所示，可以通过电子束蒸发工艺加热蒸发铋(Bismuth，Bi)或铋化合物形成第二接触层222。在本实施例中，沉积速率为
Figure BDA0003220213030000161
第二接触层222覆盖第一接触层221的顶面、填充第一凹槽215以及初始沟槽130暴露的部分侧壁。
铋(Bismuth，Bi)是具有最高抗磁性的金属，具有高霍尔系数和电阻率。当铋的厚度降低到纳米量级时，铋的能带结构发生变化，铋的能带结构转化为其中一种子能带结构的自旋取向具有金属性，另一种子能带结构具有半导体性，也即，纳米量级的铋具有半金属性。同样的，铋化合物也具有以上特性，例如，硒化铋(bismuth selenide，Bi2Se3)、碲化铋(Bismuth(III)telluride，Bi2Te3)。
如图19所示，第二接触层222和第一接触层221形成金半接触结构220，第二接触层222和第一接触层221的接触界面，第二接触层222和第一接触层221的接触界面，铋的费米能级高于二硫化钼的导带最小值，铋的pz轨道与二硫化钼pz和dz2轨道共振，铋和二硫化钼的接触界面的感性电偶极子的分布落入范德瓦尔斯间隙，二硫化钼的金属诱导间隙状态电子饱和，导致二硫化钼的间隙态饱和，铋和二硫化钼的接触界面实现零肖特基势垒，并且铋和二硫化钼的接触界面形成欧姆接触，降低了第二接触层222和第一接触层221的接触电阻。
步骤S450：形成阻挡结构，阻挡结构覆盖金半接触结构和初始沟槽的暴露的侧壁。
步骤S460：形成导电结构，导电结构覆盖阻挡结构并填充未被填充的初始沟槽，导电结构通过金半接触结构和电容接触结构连接。
本实施例的步骤S410-S420和上述实施例步骤S310-S320的实现方式相同，步骤S450-S460和上述实施例步骤S350-S360的实现方式相同，在此，不再赘述。
本实施例中，以半金属铋和半导体二硫化钼形成的金半接触结构作为电容接触结构和导电结构接触的中间过渡结构，避免电容接触结构的半导体材料和导电结构的金属材料直接接触，铋和二硫化钼的接触界面实现零肖特基势垒，载流子第一接触层和第二接触层之间迁移无需跃过势垒，从而铋和二硫化钼的接触界面形成良好的欧姆接触，金半接触结构的接触电阻达到最小。
本公开一示例性的实施例提供的一种半导体结构，如图15所示，参照图5，包括基底110和设置在基底110上的多条位线结构120。半导体结构还包括电容接触结构210，电容接触结构210包括第一凹槽215，电容接触结构210形成于相邻的位线结构120之间。半导体结构还包括金半接触结构220，金半接触结构220至少覆盖电容接触结构210的顶面并填充第一凹槽215的金半接触结构220。半导体结构还包括阻挡结构230以及导电结构240，阻挡结构230覆盖金半接触结构220和位线结构120的部分侧壁，导电结构240覆盖阻挡结构230，导电结构240通过金半接触结构220和电容接触结构210连接。在本实施例中，导电结构240的材料包括金属钨。
其中，电容接触结构210的材料为掺杂半导体，示例性的，电容接触结构的材料为n型或p型导电型掺杂多晶硅。
阻挡结构230的材料包括氮化钛、氮化铝、氮化硼、氮化铪、氮化钽、氮化钛或氮化锆中的一种或两种以上，在本实施例中，阻挡结构的材料为氮化钛。阻挡结构230的作用是防止导电结构240的材料向基底110中渗透导致基底110污染，以保证半导体结构的良率和使用寿命。
本实施例中形成的金半接触结构220包括二维半导体材料(two-dimensionalsemimetal)和具有半金属(half metal)特性的材料。具有半金属特性的材料的能带结构包括两种不同的子能带结构，其中的一种子能带结构的自旋取向具有金属性，另一种子能带结构具有半导体性。金半接触结构中220的二维半导体材料(two-dimensional semimetal)和具有半金属(half metal)特性的材料接触产生的肖特基势垒比电容接触结构210和后续形成的导电结构240直接接触产生的肖特基势垒小。
本实施例的半导体结构，如图15所示，在电容接触结构210和导电结构240之间设置金半接触结构220，金半接触结构220作为电容接触结构210和导电结构240连接的中间过渡结构，减小了电容接触结构210和导电结构240接触产生的肖特基势垒，可进一步减小半导体结构的尺寸，提高了半导体结构进一步微缩化发展的潜力。
根据一个示例性实施例，本实施例的半导体结构的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，如图13所示，金半接触结构220包括：填充第一凹槽215以及覆盖位线结构120的部分侧壁的第一接触层221以及覆盖第一接触层221和位线结构120的部分侧壁的第二接触层222。
本实施例中，第一接触层221填充第一凹槽215增加而来第一接触层221和第一凹槽215的接触面积，第二接触层222覆盖第一接触层221的顶面以及位线结构120的部分侧壁，增加了第二接触层222与导电结构240的接触面积，进一步提高载流子从电容接触结构210向导电结构240的迁移率，提高电容接触结构210和导电结构240之间的通态电流密度。
根据一个示例性实施例，本实施例的半导体结构的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，如图19所示，金半接触结构220包括：覆盖电容接触结构210的顶面的第一接触层221以及填充第一凹槽215以及覆盖位线结构120的部分侧壁的第二接触层222。
本实施例中，第一接触层221覆盖电容接触结构210的顶面，也即第一接触层221呈底部向下的凹型结构，增加了第一接触层221和第二接触层222的接触面积，减小了金半接触结构220的接触电阻；同时，第二接触层222覆盖位线结构120的部分侧壁，增加了第二接触层222和导电结构240的接触面积，减小了金半接触结构220与导电结构240的接触电阻，可进一步缩小半导体结构的尺寸。
根据一个示例性实施例，本实施例的半导体结构的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，第一接触层221的材料包括单层半导体材料，第二接触层222的材料包括第VA族元素。
在本实施例中，第一接触材料包括的单层半导体材料(monolayersemiconductors)为二维过渡金属硫属化合物(transition metal dichalcogenides，TMDs)。示例性的，第一接触材料可以包括二硫化钼(MoS2)、二硫化钨(WS2)、二硫化铼(ReS2)、二硒化钛(TiSe2)、二硒化铌(NbSe2)、二硒化铼(ReSe2)中的至少一种。
第二接触材料可以包括化学元素周期表第四-第六周期，第VA族半金属元素砷(Arsenic，As)、锑(stibium，Sb)、铋(Bismuth，Bi)中的至少一种。
本实施例中，金半接触结构220的第一接触层221和第二接触层222形成半金属-半导体接触界面，第二接触层222的第VA族半金属元素的费米能级接近第一接触层221的二维过渡金属硫属化合物的半导体导带的最小值，二维过渡金属硫属化合物价带饱和(间隙状态饱和)，第VA族半金属元素诱导二维过渡金属硫属化合物的产生的金属诱导间隙状态受到抑制，则在第一接触层221和第二接触层222的接触界面产生的肖特基势垒接近于零，肖特基势垒对金半接触结构220的接触电阻产生的影响可忽略不计，第一接触层221和第二接触层222形成良好的欧姆接触。本实施例中的金半接触结构220减小了电容接触结构210和导电结构240的接触电阻，电容接触结构210和导电结构240之间的载流子迁移率更大，通态电流密度更高，可进一步缩小半导体结构的尺寸，提高了半导体结构向高性能化、高微缩化发展的潜力。
根据一个示例性实施例，本实施例的半导体结构的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，如图15所示，参照图5，基底110包括有源区结构111和浅沟槽隔离结构112，有源区结构111的顶面和浅沟槽隔离结构112的顶面平齐，相邻的位线结构120之间暴露出部分有源区结构111和浅沟槽隔离结构112。
根据一个示例性实施例，本实施例的半导体结构的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，如图15所示，参照图5，半导体结构还包括：电容接触孔140，电容接触孔140设置在基底110上，电容接触孔140位于相邻的位线结构120之间，电容接触孔140暴露出部分有源区结构111和部分浅沟槽隔离结构112；电容接触结构210填充电容接触孔140。
本实施例中，在基底110上设置电容接触111以增大电容接触结构210和有源区结构111的接触面积，进一步减小了半导体结构的接触电阻。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全结构技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (15)

1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
提供初始结构，所述初始结构包括基底以及设置在所述基底上的多条位线结构，相邻的所述位线结构之间形成初始沟槽，所述基底包括有源区结构，所述初始沟槽暴露部分所述有源区结构；
形成电容接触结构，所述电容接触结构覆盖暴露出的部分所述有源区结构，所述电容接触结构包括第一凹槽；
形成金半接触结构，所述金半接触结构至少覆盖所述电容接触结构的顶面并填充所述第一凹槽；
形成阻挡结构，所述阻挡结构覆盖所述金半接触结构和所述初始沟槽的暴露的侧壁；
形成导电结构，所述导电结构覆盖所述阻挡结构并填充未被填充的所述初始沟槽，所述导电结构通过所述金半接触结构和所述电容接触结构连接。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述形成金半接触结构，包括：
形成第一接触层，所述第一接触层填充所述第一凹槽以及部分所述初始沟槽；
形成第二接触层，所述第二接触层覆盖所述第一接触层的顶面以及所述初始沟槽暴露的部分侧壁。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述形成金半接触结构，包括：
形成第一接触层，所述第一接触层覆盖所述电容接触结构的顶面；
形成第二接触层，所述第二接触层填充所述第一凹槽以及覆盖所述初始沟槽暴露的部分侧壁。
4.根据权利要求2或3所述的半导体结构的制作方法，其特征在于，所述形成第一接触层，包括：
沉积第一接触材料形成所述第一接触层，所述第一接触材料包括单层半导体材料。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述形成第二接触层，包括：
沉积第二接触材料形成所述第二接触层，所述第二接触材料包括第VA族半金属元素。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述形成电容接触结构，包括：
形成初始电容接触结构，所述初始电容接触结构填充所述初始沟槽；
回刻所述初始电容接触结构，被保留的所述初始电容接触结构形成所述电容接触结构；
刻蚀所述电容接触结构，在所述电容接触结构的顶面形成所述第一凹槽。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述提供初始结构包括：
提供衬底；
刻蚀所述衬底以形成阵列排布的多个有源区结构；
形成浅沟槽隔离结构，所述浅沟槽隔离结构用于隔离各所述有源区结构；
形成位线接触孔，所述位线接触孔暴露部分所述有源区结构以及部分所述浅沟槽隔离结构；
形成位线接触部，所述位线接触部填充所述位线接触孔；
形成位线结构，所述位线结构设置在所述有源区结构和所述浅沟槽隔离结构的顶面，所述位线结构和所述位线接触部连接，多条所述位线结构相互平行，相邻的所述位线结构之间形成所述初始沟槽，所述初始沟槽暴露部分所述有源区结构的顶面。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述形成位线结构之后，还包括：
在所述初始沟槽中形成间隔结构，所述间隔结构的延伸方向垂直于所述位线结构的延伸方向；
以所述间隔结构和所述位线结构为掩膜，去除所述初始沟槽暴露出的部分所述有源区结构和所述浅沟槽隔离结构，形成电容接触孔。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述形成电容接触结构，包括：
形成电容接触结构，所述电容接触结构填充所述电容接触孔以及部分所述初始沟槽。
10.一种半导体结构，其特征在于，包括：
基底以及设置在所述基底上的多条位线结构；
电容接触结构，形成于所述位线结构之间，所述电容接触结构包括第一凹槽；
金半接触结构，所述金半接触结构至少覆盖所述电容接触结构的顶面并填充所述第一凹槽；
阻挡结构，所述阻挡结构覆盖所述金半接触结构和所述位线结构的部分侧壁；
导电结构，所述导电结构覆盖所述阻挡结构，所述导电结构通过所述金半接触结构和所述电容接触结构连接。
11.根据权利要求10所述的半导体结构，其特征在于，所述金半接触结构包括：
第一接触层，所述第一接触层填充所述第一凹槽以及覆盖所述位线结构的部分侧壁；
第二接触层，所述第二接触层覆盖所述第一接触层和所述位线结构的部分侧壁。
12.根据权利要求10所述的半导体结构，其特征在于，所述金半接触结构包括：
第一接触层，所述第一接触层覆盖所述电容接触结构的顶面；
第二接触层，所述第二接触层填充所述第一凹槽以及覆盖所述位线结构的部分侧壁。
13.根据权利要求11或12所述的半导体结构，其特征在于，所述第一接触层的材料包括单层半导体材料，所述第二接触层的材料包括第VA族元素。
14.根据权利要求10所述的半导体结构，其特征在于，所述基底包括有源区结构和浅沟槽隔离结构，所述有源区结构的顶面和所述浅沟槽隔离结构的顶面平齐，相邻的所述位线结构之间暴露出部分所述有源区结构和所述浅沟槽隔离结构。
15.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括：
电容接触孔，所述电容接触孔设置在所述基底上，所述电容接触孔位于相邻的所述位线结构之间，所述电容接触孔暴露出部分所述有源区结构和所述浅沟槽隔离结构；所述电容接触结构填充所述电容接触孔。
CN202110955818.9A 2021-08-19 2021-08-19 半导体结构的制作方法及半导体结构 Pending CN116133372A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110955818.9A CN116133372A (zh) 2021-08-19 2021-08-19 半导体结构的制作方法及半导体结构
PCT/CN2022/076171 WO2023019891A1 (zh) 2021-08-19 2022-02-14 半导体结构的制作方法及半导体结构
US18/327,143 US20230328952A1 (en) 2021-08-19 2023-06-01 Method of manufacturing semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110955818.9A CN116133372A (zh) 2021-08-19 2021-08-19 半导体结构的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
CN116133372A true CN116133372A (zh) 2023-05-16

Family

ID=85239439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110955818.9A Pending CN116133372A (zh) 2021-08-19 2021-08-19 半导体结构的制作方法及半导体结构

Country Status (3)

Country Link
US (1) US20230328952A1 (zh)
CN (1) CN116133372A (zh)
WO (1) WO2023019891A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117529101B (zh) * 2024-01-03 2024-05-14 长鑫新桥存储技术有限公司 半导体结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979940B (zh) * 2017-12-27 2021-03-26 长鑫存储技术有限公司 半导体存储器件及其制作方法
KR102444707B1 (ko) * 2018-03-26 2022-09-19 에스케이하이닉스 주식회사 극저유전율스페이서를 구비한 반도체장치 및 그 제조 방법
US10872811B2 (en) * 2019-03-27 2020-12-22 Winbond Electronics Corp. Memory device and manufacturing method thereof
CN112864097B (zh) * 2021-01-14 2022-06-24 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
US20230328952A1 (en) 2023-10-12
WO2023019891A1 (zh) 2023-02-23

Similar Documents

Publication Publication Date Title
US11749759B2 (en) Decoupling FinFET capacitors
US20230276617A1 (en) Semiconductor structure and fabrication method therefor
US20230328952A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
KR20110011692A (ko) 다이오드, 및 다이오드 형성 방법
US6238964B1 (en) Method of fabricating a capacitor in a semiconductor device
US11133248B2 (en) Semiconductor structure and method for fabricating the same
TWI458102B (zh) 具有多浮閘的溝渠ｍｏｓ阻障肖特基體
US11271000B2 (en) Method for fabricating semiconductor device
CN111863813A (zh) 用于形成集成电路的方法
US5604382A (en) Semiconductor device with pillar-shaped contact layer
US5475257A (en) Semiconductor device having an improved low resistive contact
US11476417B2 (en) Phase change memory and method of fabricating the same
US10903328B2 (en) Method for fabricating semiconductor device
US20240047528A1 (en) Semiconductor device including two-dimensional material and method of manufacturing the same
WO2023024595A1 (zh) 半导体结构和半导体结构的制备方法
US11538811B2 (en) Dynamic random access memory and method of manufacturing the same
EP3971990A1 (en) Semiconductor structure and method for manufacturing same
CN211929495U (zh) 栅极结构
JP2023551332A (ja) 半導体構造及びその製作方法
CN116489996A (zh) 半导体结构的制作方法及半导体结构
US8586444B2 (en) Creating deep trenches on underlying substrate
CN117525117B (zh) 晶体管器件及其制备方法
CN116406164B (zh) 半导体结构及其制备方法
WO2022037222A1 (zh) 半导体结构及其制作方法
KR20210094187A (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination