TWI458102B - 具有多浮閘的溝渠ｍｏｓ阻障肖特基體 - Google Patents
具有多浮閘的溝渠ｍｏｓ阻障肖特基體 Download PDFInfo
- Publication number
- TWI458102B TWI458102B TW101103247A TW101103247A TWI458102B TW I458102 B TWI458102 B TW I458102B TW 101103247 A TW101103247 A TW 101103247A TW 101103247 A TW101103247 A TW 101103247A TW I458102 B TWI458102 B TW I458102B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- epitaxial layer
- substrate
- conductive
- floating gates
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 2
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 claims 2
- 230000005684 electric field Effects 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 241000162682 Heterogen Species 0.000 description 1
- 206010067482 No adverse event Diseases 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明一般而言是有關於一種半導體裝置，具體而言，是有關於一種溝渠MOS裝置的閘極結構。
習知上，肖特基二極體包含重摻雜的半導體基板，通常由單晶矽製成，基板上覆蓋有第二層，此第二層稱為漂移區，其以一種具有與基板相同傳導類型之載子的材料進行較為不重的摻雜。金屬層或金屬矽化層形成具有輕摻雜漂移區的肖特基接觸，並形成二極體陽極。
在形成單極性的組件例如肖特基二極體時，出現兩種對立的限制條件，具體而言，這些組件需顯示出最低可能的導通電阻(Ron)，同時具有高崩潰電壓。導通電阻減到最小會提出將較少摻雜層的厚度減到最小，而將此層的摻雜增到最大。相反地，為了獲取高逆向崩潰電壓，較少摻雜層的摻雜度必須減到最小及其厚度必須加到最大，同時需避免建立強烈彎曲等電位表面的區域。
為調和此種對立的限制條件，已有多種解決方案被提出，進而發展出溝渠MOS電容式肖特基二極體結構，又被稱作溝渠MOS阻障肖特基(TMBS)二極體。舉例來說，在一此種結構的範例中，重摻雜N型多晶矽區的導電區係形成於較下層基板不重摻雜N型厚的漂移區之上部。絕緣層隔絕了前述導電區與該厚層，一陽極層覆蓋上述整個
結構，觸接已隔離導電區的上表面，並形成具有輕摻雜漂移區的肖特基接觸。
當逆偏時，上述已隔離導電區將導致漂移區的側向空乏，更改了此層中之等電位面的分佈。這樣將增加漂移區的摻雜度，因此降低了導通電阻，且逆向崩潰電壓上沒有不良反應。
圖1為習知之TMBS肖特基二極體或整流器的局部簡圖。此二極體由重摻雜N型矽晶圓1構成，其上並形成一輕摻雜N型磊晶層2。此磊晶層中形成多個開口，其例如可為溝渠型。導電區3形成於此些開口中，其可由例如摻雜多晶矽所構成。絕緣層4插置於各導電區與其對應開口(例如溝渠)的側壁之間，此絕緣層4例如可藉由熱氧化製程形成，而開口例如可透過保角沉積製程，接著平坦化步驟填入多晶矽。隨後，可沉積例如鎳之金屬，其可於單晶矽區上與多晶矽填入區上方形成金屬矽化層5及6。一旦此金屬矽化層形成，則未與矽反應的金屬會藉由選擇性蝕刻方式被移除。接著，上表面側上形成一陽極金屬沉積層7，且下表面側上形成一陰極金屬沉積層8。
使用溝渠結構，而不使用平面結構會多產生約20伏特的阻障能力(對寬度約為2微米的溝渠)。此阻障能力的增加造成峰值電場自磊晶層表面移動至溝渠底部與矽中之電場的再分佈。對於較高阻擋電壓，此額外阻擋能力的重要性隨即減低。舉例來說，20伏特電壓在80伏特之裝置中表示阻擋電壓增加25%，但是對於180伏特電壓的裝
置中阻擋電壓僅會增加11%
本發明提出一種半導體整流器，其包含一半導體基板其具有第一類型導電。基板上形成磊晶層。此磊晶層具有第一類型導電率，且較基板輕摻雜。磊晶層中形成多個浮閘，且磊晶層上方形成一金屬層，以在兩者之間形成一肖特基接觸。金屬層上方形成第一電極，且基板之背側上形成第二電極。
根據本發明另一態樣，另提出一種整流器的製造方法，此方法包含提供第一類型導電率的半導體本體以及在半導體本體表面中蝕刻複數個溝渠，藉此於相鄰之溝渠間餘留一平台。各溝渠具有側壁與底板，且各溝渠中形成有多個浮閘。平台之表面上形成一金屬層，藉此與之形成肖特基接觸。
以下將詳細說明溝渠MOS阻障肖特基(TMBS)二極體的閘極結構進行修改，以進一步移動該裝置之磊晶層中的峰值電場(peak electric field)。藉此，透過使用溝渠的設計可達到額外增加阻擋電壓。具體而言，本發明提出使用多浮閘的TMBS二極體，而不使用單閘極的設計方式。以下本文中此種經常出現之裝置將以多浮閘TMBS(MFGTMBS)稱之。透過在每一浮閘角落的電荷耦合與場
聚(field crowding)，即在裝置的磊晶層中建立多個電場。這引起類似超接面電場並因為可使用較重摻雜磊晶層，而造成具有較高的阻擋電壓能力的裝置。
圖2繪示MFGTMBS二極體之主動區的剖面圖。主動區包含一半導體基板100B，其係被重摻雜以第一導電類型(例如n+類型)之摻雜物。基板100B上形成第一磊晶層100A並更輕摻雜以第一導電類型(例如n-類型)之摻雜物。第一磊晶層100A中形成有一或多個溝渠110。此些溝渠110內襯以一絕緣層125，且此些溝渠110分別由導電材料及絕緣材料的交替層140及127所填滿。導電層140係作為數個浮閘140之用，而且，舉例來說，可由一種導電材料，如金屬(例如鋁)，或摻雜多矽晶所形成。絕緣層127可由任何適用之絕緣材料，例如二氧化矽(SiO2
)所形成。絕緣層125與127可由相同或不同之絕緣材料所形成。雖然圖2中所繪示之範例係採用5個浮閘140，更一般地說，任何數目之浮閘都可採用。
導電材料140與第一磊晶層100A之曝露表面上形成一金屬層160。在金屬層160與第一磊晶層100A之間的介面形成一肖特基接觸。金屬層160上方形成一陽極金屬165。陰極電極170位於半導體基板100B的背側上。
為繪示具有多浮閘之TMBS之多種特性已執行數項模擬。舉例來說，圖3a及3b分別繪示具有5個浮閘之TMBS二極體(如圖2所示)與僅具單一閘極TMBS二極體之剖面圖；圖3c繪示圖3圖3b中所示兩種二極體的散
佈電阻分佈圖(SPR)。
圖4a繪示具有5個浮閘之MFGTMBS二極體與僅具單一閘極之TMBS二極體之剖面重疊圖；圖4b繪示圖4a中所示兩種二極體在逆向偏壓為200伏特時的電場分佈。如圖中所繪示，單一閘極TMBS二極體具有單一電場峰值；但是，MFGTMBS二極體可透過在每一浮閘角落的電荷耦合與場聚(field crowding)重新分配電場以在電場中建立複數個峰值。如前述，類似超接面電場會以此方式建立，由於可使用較高摻雜磊晶層，結果產生具有較高的阻擋電壓能力的裝置。例如，具有單一閘極TMBS二極體在磊晶層中可具有大約1×1015
/cm3
的摻雜物濃度，在某些實施例中，相同電壓額定之具有5個浮閘的MFGTMBS二極體在磊晶層中會具有大約5×1015
/cm3
的摻雜物濃度。
藉由重配置電場，較重摻雜的磊晶層亦將會改良裝置的順向電壓。同時，相同的逆向阻擋電壓會同時實現於TMBS及MFGTMBS裝置中，於MFGTMBS二極體為例，其裝置可進一步將晶片尺寸減少70%。
經模擬後亦顯示，當平台寬度約大於1.5微米，MFGTMBS二極體中的漏電流密度大於單閘極TMBS二極體。然而，當MFGTMBS二極體具有平台寬度約小於2微米時的實際總漏電流密度將不會大於單一閘極TMBS二極體之實際總漏電流密度。舉例來說，即使MFGTMBS二極體具平台寬度約1.5微米時的JR為2.2×10-11
A/μm2
，此值係高於200伏單一閘極TMBS二極體之值1.5×10-11
A/
μm2
，其矽的使用率僅單一閘極TMBS二極體之40%。例如，以目標順向電壓0.6伏特，MFGTMBS二極體的總漏電流將會是(2.2×10-11
)×(0.4)=8.8×10-12
A/μm2
，此值係小於用於200伏單一閘極TMBS二極體電壓的值(1.5×10-11
)×(1.0)A/μm2
。
在單一閘極TMBS二極體中，可透過調整閘極深度來控制其洩漏電流。由於一般相信肖特基洩漏的主要為阻障降低之故，所以MFGTMBS二極體的洩漏電流可藉由增加第一浮閘的深度增加而減少，這將有助於降低表面電場。最後，由於操作順向導通時多數載子的較高濃度，所以少數載子則因此較少，故可預期MFGTMBS二極體之切換性能高於電壓為200伏特的單一閘極TMBS二極體，因此，其切換速度應較高。事實上，200伏特的MFGTMBS二極體之切換性能應類似於100伏特之單一閘極TMBS二極體之切換性能。
更多模擬將示範在MFGTMBS二極體中之平台寬度的變更可產生裝置之逆向與順向性能間產生抵補，類似產生於單一閘極TMBS二極體中的抵補。
以下將參照圖5至15，說明可用以構成圖2所示之MFGTMBS二極體的製程步驟範例。
圖5為一半導體基板100之剖面圖，其包含第一基板100A，其具有第一導電類型(例如n-類型)之摻雜物質，以及一底基板100B，其係以第一導電類型之摻雜物質進行較重摻雜(例如n+類型)。上述第一基板100A上以
化學汽相沈積法(CVD)形成一氧化物層101，其厚度約為2000-10,000埃。之後，一光阻(未繪示)表面塗覆於該氧化物層101上以定義出複數個溝渠110，各溝渠110之間彼此以平台115間隔。
請參照圖6，在移除該氧化物層101之後，執行一高溫氧化製程以形成閘氧化物層125。此閘氧化物層125在某些範例中具有150埃到3000埃的厚度，並形成於溝渠之側壁110A與底板110B及平台115之表面(參照圖7)。除氧化製程外，閘氧化物層125可藉由化學汽相沈積氧化層來形成。
接著，如圖7所示，第一導電層1401
以化學汽相沈積法形成於閘氧化物層125之上並填滿溝渠110。第一導電層1401
可為任何適用之材料，例如金屬、摻雜多晶矽或摻雜非晶矽等。在一特定實施例中，第一導電層1401
為鋁，在一些實施例中，第一導電層1401
具有0.1至5微米的厚度。
現在請參照圖8，一各向異性蝕刻製程被執行以從溝渠110內移除過量的第一導電層1401
。以此類推，在圖9中，對閘氧化物層125進行蝕刻，藉此，其上表面與第一導電層1401
之上表面大範圍地共平面。在此蝕刻製程之後，在圖10中，第一導電層1401
上方的溝渠110中形成第一介電層1271
。此第一介電層1271
可由任何適用之材料所構成，例如二氧化矽(SiO2
)。然後，對第一介電層1271
進行各向異性蝕刻製程以減少其於第一導電層1401
上方的厚度。在一些實施例中，第一介電層1271
的厚度可減至介於0.2與2微米之間。
此第一導電層1401
係作為圖2中所示之第一浮閘之用。圖7至圖9為重複繪示其他預備形成之浮閘。舉例來說，圖11中，第一介電層1271
的上方形成一第二導電層1402
，並在圖12中，對其進行回蝕。接著，在圖13(類似於圖9)中，對第一介電層1271
進行蝕刻，藉此，其上表面與第二導電層1402
之上表面大範圍地共平面。圖14繪示已形成5層導電層1401
-1405
之後的結果。
接著，在圖15中，在浮閘形成之後，將執行一濺鍍或其他適用之製程以沉積出一導電層160藉以在平台115上形成肖特基接觸區域115A。此導電層160可由任何可構成下層第一層100A之肖特基二極體的材料所構成，例如，第二導電層160可為金屬矽化物。
此方法繼續對一導體進行沉積及蝕刻以形成二極體之陽極電極165，其可與導電層160具有共同範圍，以此類推，陰極電極170形成於基板100B之背側。
上述之範例與揭露內容係僅為說明性而非欲於詳盡載述本發明，這些範例及敘述將對本領域具一般性技藝者教示出多種更改及變動的建議，而所有這些更改及變動皆包含在以下申請專利範圍之內，熟習此技藝者可識別出其他相同於在此已以特定實施例描述者，且與其所相同者亦由以下所附之申請專利範圍所含括。
1‧‧‧重摻雜N型矽晶圓
2‧‧‧輕摻雜N型磊晶層
3‧‧‧導電區
4‧‧‧絕緣層
5‧‧‧金屬矽化層
6‧‧‧單晶矽區
7‧‧‧陽極金屬沉積層
8‧‧‧陰極金屬沉積層
100B‧‧‧半導體基板
100A‧‧‧磊晶層
110‧‧‧溝渠
125‧‧‧絕緣層
127‧‧‧絕緣層
140‧‧‧導電層
160‧‧‧金屬層
165‧‧‧陽極層
170‧‧‧陰極層
100‧‧‧半導體基板
100A‧‧‧第一層
100B‧‧‧底基板
101‧‧‧氧化物層
115‧‧‧平台
125‧‧‧閘氧化物層
1401
‧‧‧第一導電層
1271
‧‧‧第一介電層
1402
‧‧‧第二導電層
1403
‧‧‧第三導電層
1404
‧‧‧第四導電層
1405
‧‧‧第五導電層
160‧‧‧導電層
圖1為習知之TMBS二極體或整流器的局部簡圖。
圖2繪示MFGTMBS二極體之主動區的剖面圖。
圖3a及3b分別繪示通過具有5個浮閘之TMBS二極體與僅具單一閘極TMBS二極體之剖面圖；圖3c繪示圖3a及圖3b中所示兩種二極體的散佈電阻分佈圖(SPR)。
圖4a繪示通過具5個浮閘之MFGTMBS二極體與僅具單一閘極TMBS二極體之剖面重疊圖；圖4b繪示圖4a中所示兩種二極體在逆向偏壓於200伏特時的電場分佈。
圖5至15繪示可用以製造圖2所示之元件的製程步驟範例。
100A‧‧‧磊晶層
100B‧‧‧半導體基板
110‧‧‧溝渠
125‧‧‧絕緣層
127‧‧‧絕緣層
140‧‧‧導電層
160‧‧‧金屬層
165‧‧‧陽極層
170‧‧‧陰極層
Claims (11)
- 一種半導體整流器，包含：一半導體基板，具有第一類型導電率；一磊晶層，形成於具有該第一類型導電率之該基板上，且較該基板輕摻雜；複數個浮閘，形成該磊晶層中，其中該複數個浮閘係配置於該磊晶層中形成之至少一溝渠中；及更包含複數個介電層，配置於該溝渠中，且其中該複數個浮閘包括複數個導電層，各個配置於相鄰之介電層之間；一金屬層，直接地配置於該磊晶層上方，且也直接地配置於該溝渠中的最上導電層之曝露表面上方；一肖特基接觸，形成在該金屬層與該磊晶層間之介面處；及一第一電極，形成於該金屬層上方，及一第二電極，形成於該基板之一背側上。
- 如申請專利範圍第1項所述之半導體整流器，更包含一絕緣層，內襯該溝渠之一底部與側壁。
- 如申請專利範圍第1項所述之半導體整流器，其中該複數個導電層係為複數個鋁層。
- 如申請專利範圍第1項所述之半導體整流器，其中該複數個導電層係為複數個摻雜多晶矽層。
- 如申請專利範圍第1項所述之半導體整流器，其中 該金屬層為鎳，且該磊晶層包括矽，藉此一矽化物層形成於該鎳層與磊晶層之間的一介面。
- 一種製造一整流器的方法，其包含：提供一第一類型導電率的一半導體本體；在該半導體本體表面中蝕刻複數個溝渠，藉此於相鄰之溝渠間餘留一平台，各該溝渠具有一側壁與一底部；形成複數個浮閘於各該溝渠中；及形成一金屬層於該平台之表面上和也直接地於溝渠中的最上之導電層上方，藉此與之形成肖特基接觸，其中於各該溝渠中形成的該複數個浮閘包括於各該溝渠中形成介電材料與導電材料之複數個交替層。
- 如申請專利範圍第6項所述之方法，其中該半導體本體包括一半導體基板，其具有一第一類型導電率，及一磊晶層，形成於具有該第一類型導電率之該基板上，且較該基板輕摻雜。
- 如申請專利範圍第6項所述之方法，其中形成各該複數個交替層包括沉積並回蝕該介電材料或該導電材料。
- 如申請專利範圍第6項所述之方法，其中該導電材料為鋁。
- 如申請專利範圍第6項所述之方法，其中該導電材料為摻雜多晶矽。
- 如申請專利範圍第6項所述之方法，其中該金屬層為鎳，該磊晶層包括矽，藉此一矽化物層形成於該鎳層與磊晶層之間的一介面處。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/021,078 US8461646B2 (en) | 2011-02-04 | 2011-02-04 | Trench MOS barrier schottky (TMBS) having multiple floating gates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201251032A TW201251032A (en) | 2012-12-16 |
| TWI458102B true TWI458102B (zh) | 2014-10-21 |
Family
ID=46600075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101103247A TWI458102B (zh) | 2011-02-04 | 2012-02-01 | 具有多浮閘的溝渠ｍｏｓ阻障肖特基體 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8461646B2 (zh) |
| EP (1) | EP2671254B1 (zh) |
| JP (1) | JP6352635B2 (zh) |
| KR (1) | KR101857022B1 (zh) |
| CN (1) | CN103403870A (zh) |
| TW (1) | TWI458102B (zh) |
| WO (1) | WO2012106572A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011087596A1 (de) * | 2011-12-01 | 2013-06-06 | Robert Bosch Gmbh | Super Trench Schottky Barrier Schottkydiode |
| CN105957884A (zh) * | 2016-06-24 | 2016-09-21 | 上海格瑞宝电子有限公司 | 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法 |
| US10770599B2 (en) | 2016-09-03 | 2020-09-08 | Champion Microelectronic Corp. | Deep trench MOS barrier junction all around rectifier and MOSFET |
| CN108074986A (zh) * | 2016-11-13 | 2018-05-25 | 朱江 | 一种电荷补偿肖特基半导体装置 |
| TWI703736B (zh) * | 2018-10-11 | 2020-09-01 | 朋程科技股份有限公司 | 車用整流裝置、整流器、發電裝置以及動力系統 |
| US10797101B2 (en) * | 2018-10-15 | 2020-10-06 | Semiconductor Components Industries, Llc | Time delay integration image sensors with non-destructive readout capabilities |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455187A (en) * | 1988-11-21 | 1995-10-03 | Micro Technology Partners | Method of making a semiconductor device with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device |
| US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US7713822B2 (en) * | 2006-03-24 | 2010-05-11 | Fairchild Semiconductor Corporation | Method of forming high density trench FET with integrated Schottky diode |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590284B2 (ja) | 1990-02-28 | 1997-03-12 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US6621121B2 (en) | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
| US6252288B1 (en) | 1999-01-19 | 2001-06-26 | Rockwell Science Center, Llc | High power trench-based rectifier with improved reverse breakdown characteristic |
| US6351018B1 (en) * | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
| US7186609B2 (en) | 1999-12-30 | 2007-03-06 | Siliconix Incorporated | Method of fabricating trench junction barrier rectifier |
| JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
| US6677641B2 (en) * | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| US6846729B2 (en) | 2001-10-01 | 2005-01-25 | International Rectifier Corporation | Process for counter doping N-type silicon in Schottky device Ti silicide barrier |
| US6882573B2 (en) | 2002-08-13 | 2005-04-19 | General Semiconductor, Inc. | DMOS device with a programmable threshold voltage |
| JP4099029B2 (ja) * | 2002-10-16 | 2008-06-11 | 株式会社豊田中央研究所 | トレンチゲート型半導体装置 |
| FR2850791B1 (fr) * | 2003-01-30 | 2006-01-21 | St Microelectronics Sa | Composant unipolaire vertical |
| US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US6998694B2 (en) | 2003-08-05 | 2006-02-14 | Shye-Lin Wu | High switching speed two mask Schottky diode with high field breakdown |
| US20050199918A1 (en) | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
| US7268395B2 (en) * | 2004-06-04 | 2007-09-11 | International Rectifier Corporation | Deep trench super switch device |
| JP2006237066A (ja) * | 2005-02-22 | 2006-09-07 | Toshiba Corp | 半導体装置 |
| US7504303B2 (en) * | 2005-05-26 | 2009-03-17 | Fairchild Semiconductor Corporation | Trench-gate field effect transistors and methods of forming the same |
| KR100881015B1 (ko) * | 2006-11-30 | 2009-01-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US7960997B2 (en) | 2007-08-08 | 2011-06-14 | Advanced Analogic Technologies, Inc. | Cascode current sensor for discrete power semiconductor devices |
| US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
| US7929321B2 (en) | 2008-08-22 | 2011-04-19 | Force-Mos Technology Corp | Depletion mode trench MOSFET for improved efficiency of DC/DC converter applications |
| JP5195357B2 (ja) * | 2008-12-01 | 2013-05-08 | トヨタ自動車株式会社 | 半導体装置 |
| US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| US8653589B2 (en) * | 2009-04-15 | 2014-02-18 | Force Mos Technology Co., Ltd. | Low Qgd trench MOSFET integrated with schottky rectifier |
| JP5525940B2 (ja) * | 2009-07-21 | 2014-06-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US7952141B2 (en) * | 2009-07-24 | 2011-05-31 | Fairchild Semiconductor Corporation | Shield contacts in a shielded gate MOSFET |
| US7989887B2 (en) * | 2009-11-20 | 2011-08-02 | Force Mos Technology Co., Ltd. | Trench MOSFET with trenched floating gates as termination |
-
2011
- 2011-02-04 US US13/021,078 patent/US8461646B2/en active Active
-
2012
- 2012-02-01 TW TW101103247A patent/TWI458102B/zh active
- 2012-02-03 EP EP12741674.1A patent/EP2671254B1/en active Active
- 2012-02-03 JP JP2013552664A patent/JP6352635B2/ja active Active
- 2012-02-03 KR KR1020137023370A patent/KR101857022B1/ko active IP Right Grant
- 2012-02-03 CN CN2012800076724A patent/CN103403870A/zh active Pending
- 2012-02-03 WO PCT/US2012/023724 patent/WO2012106572A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455187A (en) * | 1988-11-21 | 1995-10-03 | Micro Technology Partners | Method of making a semiconductor device with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device |
| US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US7713822B2 (en) * | 2006-03-24 | 2010-05-11 | Fairchild Semiconductor Corporation | Method of forming high density trench FET with integrated Schottky diode |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120199902A1 (en) | 2012-08-09 |
| KR20140057475A (ko) | 2014-05-13 |
| WO2012106572A1 (en) | 2012-08-09 |
| EP2671254A4 (en) | 2014-05-14 |
| EP2671254B1 (en) | 2016-04-20 |
| JP2014508407A (ja) | 2014-04-03 |
| US8461646B2 (en) | 2013-06-11 |
| TW201251032A (en) | 2012-12-16 |
| EP2671254A1 (en) | 2013-12-11 |
| KR101857022B1 (ko) | 2018-06-20 |
| CN103403870A (zh) | 2013-11-20 |
| JP6352635B2 (ja) | 2018-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI565064B (zh) | 用於高壓應用的具有改良終止結構之溝渠ｄｍｏｓ裝置 | |
| US8853770B2 (en) | Trench MOS device with improved termination structure for high voltage applications | |
| JP6287857B2 (ja) | ショットキーダイオード | |
| US9911816B2 (en) | Semiconductive device and associated method of manufacture | |
| US7859076B2 (en) | Edge termination for semiconductor device | |
| TWI458102B (zh) | 具有多浮閘的溝渠ｍｏｓ阻障肖特基體 | |
| US9029942B2 (en) | Power transistor device with super junction | |
| KR102614549B1 (ko) | 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법 | |
| US9018698B2 (en) | Trench-based device with improved trench protection | |
| US11380787B2 (en) | Shielded gate trench MOSFET integrated with super barrier rectifier having short channel | |
| JP2017503353A (ja) | 複数電界緩和トレンチを備えた終端構造を有する高電圧用トレンチ型ｍｏｓデバイス | |
| JP2014508407A5 (zh) | ||
| TWI803288B (zh) | 集成的平面-溝道閘極功率mosfet | |
| JP2020167333A (ja) | 半導体装置 | |
| JP7284721B2 (ja) | ダイオード | |
| US20220293729A1 (en) | Field effect transistor including a downward-protruding gate electrode and methods for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |