CN102082117B - 通过自对准镶嵌工艺在半导体器件中形成侧接触的方法 - Google Patents

通过自对准镶嵌工艺在半导体器件中形成侧接触的方法 Download PDF

Info

Publication number
CN102082117B
CN102082117B CN201010195653.1A CN201010195653A CN102082117B CN 102082117 B CN102082117 B CN 102082117B CN 201010195653 A CN201010195653 A CN 201010195653A CN 102082117 B CN102082117 B CN 102082117B
Authority
CN
China
Prior art keywords
layer
sidewall
active area
etching
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010195653.1A
Other languages
English (en)
Other versions
CN102082117A (zh
Inventor
李相晤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102082117A publication Critical patent/CN102082117A/zh
Application granted granted Critical
Publication of CN102082117B publication Critical patent/CN102082117B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种制造半导体器件的方法，包括以下步骤：刻蚀半导体衬底以形成多个有源区，所述有源区的每一个都具有第一侧壁和第二侧壁；在所述第一侧壁和所述第二侧壁上形成绝缘层；形成对所述有源区之间的每个间隙的一部分进行填充的刻蚀停止层；形成使形成在所述第一侧壁和所述第二侧壁中的任一个侧壁上的所述绝缘层暴露的凹陷；以及选择性地去除所述绝缘层的一部分，以形成使所述第一侧壁和所述第二侧壁中的任一个侧壁的一部分暴露的侧接触。

Description

通过自对准镶嵌工艺在半导体器件中形成侧接触的方法
相关申请的交叉引用
本申请要求于2009年11月30日提交的韩国专利申请No.10-2009-0117437的优先权，其全部内容通过引用合并在本文中。
技术领域
本发明的示例性实施例涉及一种制造半导体器件的方法，更具体而言，涉及在半导体器件中形成侧接触的方法。
背景技术
图案缩小对于提高产量至关重要。图案缩小要求掩模变得越来越小。为此目的，在40nm以下的半导体器件的制造中引入了氟化氩(ArF)光致抗蚀剂(PR)层。然而，随着图案缩小的程度的提高，ArF光致抗蚀剂也达到了它的极限。
诸如动态随机存取存储器(DRAM)的存储器件需要新的图案化技术，因此，引入了三维(3D)单元形成技术。
在泄漏电流、导通电流、短沟道效应等方面，存储器件的缩小已经接近物理极限，因此传统的包含平面沟道的金属氧化物半导体场效应晶体管(MOSFET)无法再进一步缩小。为了克服所述问题，研究人员正尝试开发采用垂直沟道的半导体器件。
采用垂直沟道的半导体器件包括：被配置为垂直结构的沟道，所述垂直结构的沟道是通过形成从衬底垂直延伸的柱状有源区而形成的；以及环绕所述有源区的周围区域的环状栅电极，所述环状栅电极被称为垂直栅(VG)。所述半导体器件还包括在栅电极周围的有源区上部和下部中的结区(即，源区和漏区)。上述结区中的任一个与掩埋位线(BBL)耦合。
图1是根据现有技术的具有垂直沟道的半导体器件的截面图。
参见图1，多个柱结构中的每一个都包括从衬底11垂直延伸的柱状有源区12、以及硬掩模层13。有源区12的外壁被栅绝缘层14和垂直栅15所环绕。通过向衬底11中离子注入杂质来形成掩埋位线16。形成掩埋在沟槽17内的层间电介质层18，以将掩埋位线16与相邻的掩埋位线分隔开。
尽管图1所示的传统的采用垂直沟道的半导体器件是通过离子注入来注入掺杂剂以形成掩埋位线16的，但是当半导体器件缩小时，仅通过注入掺杂剂来降低掩埋位线16的电阻是有限制的。如果要在缩小的半导体器件中降低掩埋位线16的电阻，掺杂剂注入可能会使半导体器件的特性恶化。
为了克服所述缺点，近来提出了用金属形成掩埋位线来降低电阻的技术。根据所提出的这种技术，由于掩埋位线是金属层，因此在有源区与掩埋位线之间会实现类欧姆接触。
为了实现类欧姆接触，需要使有源区的任一个侧壁暴露的侧接触形成工艺。
因为掩埋位线的高度低，所以侧接触应形成在有源区的下部的任一个侧壁上，以使有源区与掩埋位线耦合。
然而，随着半导体器件的集成度越来越高，有源区的宽度减小而深度变得更深，因此难以形成选择性地使有源区的任一个侧壁暴露的侧接触。即使形成了这样的侧接触，在以一致的深度形成侧接触方面也存在限制。
发明内容
本发明的示例性实施例旨在解决传统技术的问题，提供了一种半导体器件的制造方法，所述半导体器件的制造方法可以形成侧接触以选择性地使有源区的任一个侧壁暴露，并且可以在期望的位置上以一致的深度形成侧接触。
根据本发明的一个示例性实施例，提供一种制造半导体器件的方法，包括以下步骤：刻蚀半导体衬底以形成多个有源区，所述多个有源区的每一个都具有第一侧壁和第二侧壁；在第一侧壁和第二侧壁上形成绝缘层；形成对有源区之间的每个间隙的一部分进行填充的刻蚀停止层；形成使形成在第一侧壁和第二侧壁中的任一个侧壁上的绝缘层暴露的凹陷；以及选择性地去除绝缘层的一部分，以形成使第一侧壁和第二侧壁中的任一个侧壁的一部分暴露的侧接触。
根据本发明的另一个示例性实施例，提供一种制造半导体器件的方法，包括以下步骤：使用硬掩模图案作为刻蚀阻挡层并刻蚀半导体衬底，以形成多个有源区，所述多个有源区的每一个都具有第一侧壁和第二侧壁；在第一侧壁和第二侧壁上形成绝缘层；形成对有源区之间的每个间隙的一部分进行填充的刻蚀停止层；形成对刻蚀停止层之上的间隙进行填充的牺牲层；刻蚀牺牲层的一部分，以形成提供第一凹陷的牺牲图案；形成填充第一凹陷的刻蚀阻挡层；去除牺牲图案，以形成使形成在第一侧壁和第二侧壁中的任一个侧壁上的绝缘层暴露的第二凹陷；以及选择性地去除绝缘层的一部分，以形成使第一侧壁和第二侧壁中的任一个侧壁的一部分暴露的侧接触。
附图说明
图1是根据现有技术的具有垂直沟道的半导体器件的截面图。
图2A至2O是表示根据本发明的一个示例性实施例的制造半导体器件的工艺的截面图。
图3是图2O所示的半导体器件的透视图。
图4是截面图，示出了在制造与根据本发明的一个示例性实施例而制造的半导体器件类似的半导体器件时出现的问题。
图5A至5D是根据本发明的一个示例性实施例的形成结区的工艺的截面图。
具体实施方式
下面结合附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，而不应当理解为局限于本文所描述的实施例。更确切地说，提供这些实施例，使得本说明书对于本领域的技术人员来说将是清楚和完整的，且充分表达本发明的范围。在整个说明书中，遍及本发明的各个附图和实施例，相同的附图标记表示相同的部件。
附图并非按比例绘制；在一些实例中，为了清楚地示出实施例的特征，可能夸大了比例。当提及第一层在第二层“上”或在衬底“上”时，不仅指第一层直接在第二层或衬底上形成的情况，也指第三层存在于第一层与第二层之间或第一层与衬底之间的情况。
图2A至2O是根据本发明的一个示例性实施例的制造半导体器件的工艺的截面图。
参见图2A，在半导体衬底21之上形成层叠图案结构，所述层叠图案结构包括堆叠在衬垫氧化物图案22上的第一硬掩模(HM)图案23。半导体衬底21包括硅衬底。第一硬掩模图案23可以包括氧化物层或氮化物层，或者第一硬掩模图案23可以包括堆叠有氮化物层和氧化物层的层叠结构。例如，可以顺序地堆叠硬掩模氮化物层和硬掩模氧化物层以形成第一硬掩模图案23。
通过使用第一光致抗蚀剂图案24的刻蚀工艺，形成第一硬掩模图案23和衬垫氧化物图案22。将第一光致抗蚀剂图案24图案化为线状图案，在所述线状图案24中，光致抗蚀剂形成以相同或不同的间隙分隔开的具有相同宽度或不同宽度的平行线。第一光致抗蚀剂图案24也可称为掩埋位线(BBL)掩模。
由于第一硬掩模图案23采用第一光致抗蚀剂图案24的形状，因此第一硬掩模图案23也被图案化为线状图案。
参见图2B，在剥离第一光致抗蚀剂图案24后，使用第一硬掩模图案23作为刻蚀阻挡层进行沟槽刻蚀工艺。具体地，使用第一硬掩模图案23作为刻蚀阻挡层，将半导体衬底21刻蚀至某个深度，以据此形成沟槽25。利用沟槽25形成多个有源区201，并由沟槽25将多个有源区201彼此隔离开。
沟槽刻蚀工艺也可称为掩埋位线(BBL)沟槽刻蚀。
由于沟槽25是使用第一硬掩模图案23来形成的，所述第一硬掩模图案23采用了第一光致抗蚀剂图案24的形状，因此沟槽25也被图案化为线状图案。
沟槽刻蚀工艺可以是各向异性刻蚀工艺。当半导体衬底21为硅衬底时，各向异性刻蚀工艺可以是使用氯(Cl2)气、溴化氢(HBr)气或它们的混合气体的等离子体干法刻蚀工艺。
由于有源区201是使用第一硬掩模图案23来形成的，所述第一硬掩模图案23具有第一光致抗蚀剂图案24的形状，因此有源区201也被图案化为线状图案。因此，有源区201为线状柱，并且相邻的有源区201由线状的沟槽25彼此隔离开。
通过沟槽刻蚀工艺，在经刻蚀的半导体衬底21A之上形成多个有源区201，所述多个有源区201在一个方向上延伸并且由沟槽25彼此隔离开。每个有源区201具有第一侧壁S1和第二侧壁S2。
参见图2C，形成覆盖每个有源区201的两个侧壁的绝缘层。在本实施例中，绝缘层具有层叠结构，其中顺序地堆叠了内衬氧化物层26和第一内衬氮化物层27。可以通过进行侧壁氧化工艺来形成内衬氧化物层26，以及可以在二氯硅烷(DCS)和氨(NH3)的气氛中、在约600℃至约800℃的温度和约0.1托至约6托的压强下形成第一内衬氮化物层27。
随后，在第一内衬氮化物层27之上形成第一未掺杂多晶硅层28，所述第一未掺杂多晶硅层28对有源区201之间的沟槽25进行间隙填充。此处，第一未掺杂多晶硅层28在随后的凹陷工艺中用作刻蚀停止层。
参见图2D，对第一未掺杂多晶硅层28顺序地进行化学机械抛光(CMP)工艺和回蚀工艺。具体地，使用CMP法进行第一平坦化，以将第一未掺杂多晶硅层28、以及第一内衬氮化物层27的覆盖在第一硬掩模图案23顶部的部分平坦化。于是，涂覆对于作为氮化物层的第一硬掩模图案23具有高选择性的浆料。接着，进行回蚀工艺，在所述回蚀工艺中使用基于溴化氢(HBr)、六氟化硫(SF6)或氯(Cl2)的化合物。所述化合物也可以另外包括氧(O2)、氮(N2)、氦(He)或氩(Ar)。进而，在回蚀工艺之后可以进行使用氢氧化铵(NH4OH)、硫酸(H2SO4)或过氧化氢(H2O2)的湿法清洗，来去除剩余的残留物。其结果，形成第一未掺杂多晶硅图案28A。下文中，第一未掺杂多晶硅图案28A被称为刻蚀停止层28A。另外，当在CMP工艺中去除第一内衬氮化物层27的覆盖在第一硬掩模图案23上部的部分时，得到第一内衬氮化物图案27A。
作为如上所述的顺序地进行CMP工艺和回蚀工艺的结果，在有源区201之间形成了具有第一高度H1的刻蚀停止层28A。更具体而言，第一高度H1是刻蚀停止层28A在垂直于经刻蚀的半导体衬底21A的表面的方向上高出第一内衬氮化物图案27A的高度。此处，第二高度H2是第一内衬氮化物图案27A的在每个有源区201的侧壁上暴露出的部分的高度。因此，第二高度H2取决于第一高度H1。第一高度H1可以小于第二高度H2。
利用如上述形成的刻蚀停止层28A，可以预先对随后要形成的侧接触的深度进行补偿。
参见图2E，在半导体衬底21A之上形成牺牲层，直到填充沟槽25为止。然后，为了平坦化，在牺牲层上进行CMP工艺直到暴露第一硬掩模图案23的表面为止。
因此，牺牲层29具有将有源区201之间的刻蚀停止层28A之上的空间间隙填充的结构。牺牲层29可以包括氧化物层。另外，由于有源区201的高宽比高，可以通过进行旋涂工艺形成氧化物层。
参见图2F，在所得到的包含牺牲层29的结构之上形成第二硬掩模层30，然后使用光致抗蚀剂层形成第二光致抗蚀剂图案31。第二硬掩模层30可以包括碳层。第二光致抗蚀剂图案31在随后的刻蚀工艺中被用作使每个有源区201的任一个侧壁暴露的掩模。可以将随后使有源区的任一个侧壁暴露的掩模称为单侧壁接触(OSC)掩模。
参见图2G，使用第二光致抗蚀剂图案31作为刻蚀阻挡层来刻蚀第二硬掩模层30，以形成第二硬掩模图案30A。随后，使用第二硬掩模图案30A作为刻蚀阻挡层来刻蚀牺牲层29。
作为刻蚀牺牲层29的结果，形成了第一凹陷R1，所述第一凹陷R1使有源区201的任一个侧壁上的第一内衬氮化物图案27A暴露。例如，如图2G所示，第一凹陷R1可以使第二侧壁S2上的第一内衬氮化物图案27A暴露。第一凹陷R1由第一内衬氮化物图案27A、刻蚀停止层28A和牺牲图案29A来限定。具体而言，第一凹陷R1包括第一侧壁、第二侧壁和底面。第一凹陷R1的第一侧壁由第一内衬氮化物图案27A提供，第一凹陷R1的第二侧壁由牺牲图案29A提供。第一凹陷R1的底面由刻蚀停止层28A提供。
用于形成第一凹陷R1的刻蚀工艺可以是干法刻蚀工艺。尤其地，当牺牲层29为氧化物层且第一硬掩模图案23和第一内衬氮化物图案27A为氮化物层时，可以进行自对准刻蚀工艺。另外，当刻蚀停止层28A为未掺杂多晶硅层时，自对准刻蚀工艺可以在刻蚀停止层28A的表面停止。因为牺牲层29为氧化物层，所以用于形成第一凹陷R1的刻蚀工艺也可以是使用诸如CxFy或CxHyF2的基于碳氟化合物的气体的等离子体刻蚀工艺。另外，通过加入另外的气体，诸如氧(O2)、氮(N2)、氦(He)或氩(Ar)，可以获得第一凹陷R1的垂直刻蚀轮廓。进而，为了去除干法刻蚀工艺后剩余的残留物，可以进行剥离工艺和湿法刻蚀工艺。剥离工艺可以使用微波来施加等离子体，并且可以使用N2、O2和氢(H2)的混合气体(即，N2/O2/H2)。湿法刻蚀工艺可以使用氢氧化铵(NH4OH)、硫酸(H2SO4)或过氧化氢(H2O2)。
如上所述，当以刻蚀工艺在刻蚀停止层28A处停止的方式进行自对准刻蚀工艺时，可以充分地进行刻蚀工艺。因此可以形成具有一致的深度D1的第一凹陷R1。
参见图2H，可以进行清洗工艺并去除第二硬掩模图案30A。
随后，使用第二未掺杂多晶硅层对第一凹陷R1进行间隙填充，然后可以进行CMP工艺以使第一硬掩模图案23暴露。CMP工艺使用对于第一硬掩模图案23具有高选择性的浆料。
另外，为了去除在CMP工艺之后剩余的残留物，可以进行使用NH4OH、H2SO4或H2O2的湿法清洗工艺。
这样，形成了对第一凹陷R1进行间隙填充的第二未掺杂多晶硅层32。下文中，将第二未掺杂多晶硅层32称为刻蚀阻挡层32。刻蚀阻挡层32由类似于刻蚀停止层28A的未掺杂多晶硅形成。刻蚀阻挡层32在随后去除牺牲层图案29A时用作刻蚀阻挡层。
参见图2I，去除牺牲图案29A以形成第二凹陷R2。例如，可以通过湿法清洗工艺来去除牺牲图案29A。
第二凹陷R2使在每个有源区201的任一个侧壁上的第一内衬氮化物图案暴露。例如，如图2I所示，第二凹陷R2使在第一侧壁S1上形成的第一内衬氮化物图案27A暴露。第二凹陷R2由第一内衬氮化物图案27A、刻蚀停止层28A和刻蚀阻挡层32来限定。具体而言，第二凹陷R2包括第一侧壁、第二侧壁和底面。第二凹陷R2的第一侧壁由第一内衬氮化物图案27A提供，第二凹陷R2的第二侧壁由刻蚀阻挡层32提供。第二凹陷R2的底面由刻蚀停止层28A提供。
用于去除牺牲图案29A的湿法清洗工艺可以使用氟化氢(HF)、或诸如缓冲氧化物刻蚀剂(BOE)的基于HF的化合物。在湿法清洗工艺过程中，由未掺杂多晶硅形成的刻蚀停止层28A和刻蚀阻挡层32不被去除。简言之，刻蚀阻挡层32和刻蚀停止层28A在去除牺牲图案29A的过程中用作刻蚀阻挡层。
如上所述，尽管没有牺牲图案29A的第二凹陷R2的宽度可能不一致，但是深度D2可以是一致的。第二凹陷R2的深度D2与第一凹陷R1的深度D1相同。由于可以通过镶嵌工艺得到一致的深度D2，因此可以获得第二凹陷R2的洁净的底面。换言之，因为可以充分地进行刻蚀工艺直到刻蚀工艺在刻蚀停止层28A停止为止，所以第二凹陷R2的底面可以充分洁净。
镶嵌工艺指的是通过形成牺牲图案29A、形成第一凹陷R1、形成刻蚀阻挡层32和去除牺牲层图案29A等步骤来形成所述第二凹陷R2的工艺。
参见图2J，通过清洗工艺去除第一内衬氮化物图案27A的由第二凹陷R2所暴露出的一部分。也就是说，第一内衬氮化物图案27A的未受刻蚀停止层28A和刻蚀阻挡层32保护的一部分被去除。下文中，将第一内衬氮化物图案27A在清洗工艺之后剩余的一部分称为洁净第一内衬氮化物图案27B。用于形成洁净第一内衬氮化物图案27B的清洗工艺可能会去除内衬氧化物层26。为了在每个有源区201的两个侧壁上都保留内衬氧化物层26，可以进行湿法清洗工艺，或者可以进行对于未掺杂多晶硅层具有选择性的干法清洗工艺。
当去除第一内衬氮化物层27的一部分时，第二凹陷R2的宽度扩大。下文中，具有扩大了的宽度的第二凹陷R2将称为拓宽第二凹陷R20。拓宽第二凹陷R20具有扩大了第一内衬氮化物图案27A的厚度的宽度。
参见图2K，在去除刻蚀停止层28A和刻蚀阻挡层32之后，在所获得的结构之上形成第三未掺杂多晶硅层33，以填充有源区201之间的空间。
参见图2L，可以通过诸如CMP的方法使第三未掺杂的多晶硅层33平坦化，直到使第一硬掩模图案23的表面暴露为止。以使第三未掺杂多晶硅层33保留并具有某个高度的方式回蚀第三未掺杂多晶硅层33。其结果，形成具有某个高度的第三未掺杂多晶硅图案33A。具体地，第三未掺杂多晶硅图案33A的高度被设置为使得第三未掺杂的多晶硅图案33A的一部分与内衬氧化物层26的一部分相接触，以便随后能够形成侧接触。
参见图2M，在所获得的结构之上形成第二内衬氮化物层，然后选择性地刻蚀第二内衬氮化物层以暴露第三未掺杂多晶硅图案33A的表面。下文中，经刻蚀的第二内衬氮化物层被称为第二内衬氮化物图案34。
其结果，在第三未掺杂多晶硅图案33A与内衬氧化物层26相接触处的上方，在有源区201的侧壁中的一个(例如，图2M中的第一侧壁S1)上形成具有内衬氧化物层26和第二内衬氮化物图案34的双层绝缘层结构。在有源区201的、第三未掺杂多晶硅图案33A不与内衬氧化物层26接触的另一个侧壁(例如，图2M中的第二侧壁S2)上形成具有内衬氧化物层26、洁净第一内衬氮化物图案27B和第二内衬氮化物图案34的三层绝缘层结构。在要形成侧接触的区域，只有内衬氧化物层26存在于有源区201和第三未掺杂多晶硅图案33A之间。
在回蚀第二内衬氮化物图案34时，第三未掺杂多晶硅图案33A用作刻蚀阻挡层。
参见图2N，第三未掺杂多晶硅图案33A被去除。因此，露出开口35以使得有源区201的侧壁中的一个(例如，图2N中的第一侧壁S1)的一部分开放。尽管图2N中未示出，但是开口35在垂直于图2N的截面的方向上沿着有源区201延伸。
此处，开口35是在洁净第一内衬氮化物图案27B与第二内衬氮化物图案34之间与内衬氧化物层26相接触的空间。
参见图2O，选择性地去除由开口35暴露的内衬氧化物层26。其结果，形成侧接触36，所述侧接触36使有源区201的任一个的一部分(例如，图2O中第一侧壁S1的一部分)暴露。尽管图2O中未示出，但是侧接触36在垂直于图2O的截面的方向上沿着有源区201延伸。为了形成侧接触36，可以通过清洗工艺去除内衬氧化物层26。例如，当使用HF或BOE来进行湿法清洗工艺时，可以选择性地去除内衬氧化物层26而不损伤相邻的内衬氮化物层(即，洁净第一内衬氮化物图案27B和第二内衬氮化物图案34)。在形成侧接触36之后，内衬氧化物层26的剩余的部分可以使有源区201侧壁中的一个(例如，图2O中的第一侧壁S1)的一部分暴露，所述内衬氧化物层26的剩余的部分被称为内衬氧化物图案26A。
图3是图2O所示的半导体器件的透视图。如图3所示，侧接触36是呈线状的开口，所述侧接触36以大致平行于半导体衬底21A的方向在每个有源区201的侧壁上延伸。侧接触36使有源区201的一个侧壁的一部分(例如，图3中第一侧壁S1的一部分)暴露。
如上所述，本发明的技术包括使有源区201的两个侧壁中的任一个侧壁暴露的侧接触36。
为了形成侧接触36，按形成牺牲图案29A、形成第一凹陷R1、形成刻蚀阻挡层32和形成第二凹陷R2的顺序来执行工艺。此处，通过用刻蚀阻挡层32填充第一凹陷R1并去除牺牲图案29A来形成第二凹陷R2的工艺被称为镶嵌工艺。另外，由于形成第一凹陷R1的工艺使用自对准刻蚀，因此所述工艺可以称作“自对准镶嵌工艺”。
当通过自对准镶嵌工艺形成第二凹陷R2时，第二凹陷R2的深度变得一致。相应地，要形成侧接触36的位置和侧接触36的深度可以一致。
同时，在制造与根据本发明的示例性实施例而制造的半导体器件类似的半导体器件的方法中，为了形成第二凹陷R2的形状，可以沉积未掺杂多晶硅层，并且可以进行掩模工艺和刻蚀工艺。
图4是截面图，示出了在制造与根据本发明的示例性实施例而制造的半导体器件类似的半导体器件时出现的问题。
根据图4描绘的类似的制造方法，在形成对有源区201之间的间隙进行填充的未掺杂多晶硅层301之后，可以使用掩模302和刻蚀工艺来刻蚀未掺杂多晶硅层301，来形成第二凹陷R31、R32和R33。此处，刻蚀工艺包括典型的干法刻蚀工艺。
然而，在图4所示的类似的制造方法中所进行的干法刻蚀工艺有以下问题：由于在掩模302工艺过程中的遮盖问题，可能无法形成第二凹陷；或者即使形成第二凹陷，第二凹陷的深度也可能不一致。如图所示，第二凹陷R31、R32和R33可能具有不同的深度。如果第二凹陷的深度不一致，那么随后形成的侧接触的位置会变得不规则。另外，由于图4所示的制造方法中没有用于在干法刻蚀工艺中限制刻蚀程度的刻蚀停止层，因此，不仅难以形成具有一致深度的第二凹陷，而且也难以获得具有垂直轮廓的第二凹陷。
有源区201的由根据本发明的示例性实施例的侧接触36所暴露的第一侧壁S1是要通过随后的工艺形成结区的区域，而侧接触36是所述结区与掩埋位线相接触的区域。用金属硅化物填充侧接触36，以据此在结区与掩埋位线之间形成类欧姆接触。
图5A至图5D是根据本发明的一个示例性实施例的形成结区的工艺的截面图。
如图5A所示，在将工艺一直进行到图2O所示的工艺以形成侧接触36后，形成掺杂剂供应层37以填充有源区201之间的空间。此处，利用用于形成结区的掺杂剂对掺杂剂供应层37进行掺杂。掺杂剂供应层37包括绝缘层或掺杂多晶硅层。绝缘层可以包括具有良好流动性并掺杂有预定浓度或更高浓度的掺杂剂的磷硅酸盐玻璃衬底。当流动性大时，可以进行无空洞的间隙填充。因此，所获得的结区的剂量一致性也很好。用来对掺杂剂供应层37进行掺杂的掺杂剂可以包括N型杂质，诸如磷(P)。可以通过化学气相沉积(CVD)工艺来形成掺杂剂供应层37。
随后，进行退火。此处，随着用来对掺杂剂供应层37进行掺杂的掺杂剂扩散进入有源区201的由侧接触36所暴露的侧壁(例如，图5A中的第一侧壁S1)的内部，形成了结区38。当用来对掺杂剂供应层37进行掺杂的掺杂剂为N型杂质时，结区38成为N型结。
可以在退火炉中进行上述退火工艺，并且可以在约500℃至约1200℃范围的温度下进行退火工艺。
如上所述，由于结区38是通过形成掺杂剂供应层37并通过退火工艺产生热扩散来形成的，因此易于控制结区38的深度和掺杂剂的浓度。
参见图5B，掺杂剂供应层37被去除。可以通过湿法刻蚀工艺或干法刻蚀工艺去除掺杂剂供应层37。当掺杂剂供应层37为多晶硅层时，可以使用HBr或基于Cl2的化合物进行干法刻蚀工艺。进而，为了获得更加垂直的轮廓，可以在化合物中加入O2、N2、He或Ar。当进行湿法刻蚀工艺时，利用相比于氮化物和氧化物对掺杂剂供应层37具有高选择性的清洗溶液。
参见图5C，在形成阻挡金属39之后，进行退火以据此形成金属硅化物40。可以通过堆叠钛(Ti)层和氮化钛(TiN)层来形成阻挡金属39。因此，金属硅化物40可以包括硅化钛(Ti-silicide)层。可替代地，例如，金属硅化物40可以包括硅化镍。金属硅化物40促进了掩埋位线和结区38之间的类欧姆接触。
参见图5D，在阻挡金属39之上沉积位线导电层以填充有源区201之间的间隙，并回蚀位线导电层。可以将位线导电层回蚀至各种高度，只要位线导电层与金属硅化物40相接触即可。因此，形成了经金属硅化物40耦合到结区38的掩埋位线41。此处，尽管未示出，但是掩埋位线41被配置为平行于有源区201。当位线导电层被回蚀时，阻挡金属39也同时被回蚀。下文中，剩余的阻挡金属39被称为阻挡金属图案39A。可以根据金属硅化物40的高度来控制掩埋位线41的高度。掩埋位线41的除耦合到金属硅化物40的部分以外的部分由内衬氧化物图案26A和洁净第一内衬氮化物图案27B而与半导体衬底21A绝缘。
如上所述，由于掩埋位线41由金属形成，因此电阻低。另外，由于只有一条掩埋位线41与一个结区38耦合，因此本发明的示例性实施例在高集成度方面是优选的。
上面结合示例性实施例所描述的本发明的技术可以形成侧接触，通过形成刻蚀停止层并通过自对准刻蚀工艺和镶嵌工艺形成具有良好的深度一致性的凹陷，所述侧接触选择性地使有源区201中的任一个在期望的位置上以一致的深度暴露。
因此，可以在侧接触所暴露的有源区的任一个侧壁上形成具有一致深度和剂量的结区。
尽管本发明是结合具体的实施例来描述的，然而对本领域的技术人员来说清楚的是，在不背离由所附的权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

Claims (19)

1.一种制造半导体器件的方法，包括以下步骤：
刻蚀半导体衬底以形成多个有源区，所述多个有源区的每一个都具有第一侧壁和第二侧壁，其中所述有源区沿一个方向延伸并且由线状沟槽将彼此隔离开；
在所述第一侧壁和所述第二侧壁上形成绝缘层；
形成对所述有源区之间的每个间隙的一部分进行填充的刻蚀停止层；
使形成在所述第一侧壁和所述第二侧壁中的任一个侧壁上的所述绝缘层暴露；
去除所述刻蚀停止层；
选择性地去除所述绝缘层的一部分，以形成使所述第一侧壁和所述第二侧壁中的任一个侧壁的一部分暴露的侧接触；
在通过所述侧接触所暴露的所述有源区内形成结区；以及
在形成所述结区之后在所述有源区之间形成掩埋位线，
其中所述侧接触是线状的开口，所述开口在所述有源区中每个有源区的所述第一侧壁或所述第二侧壁上延伸。
2.如权利要求1所述的方法，其中，使所述绝缘层暴露的步骤包括以下步骤：
形成对在所述刻蚀停止层之上的间隙进行填充的牺牲层；
以刻蚀工艺在所述刻蚀停止层处停止的方式对所述牺牲层的一部分进行刻蚀工艺，以形成第一凹陷；
形成填充所述第一凹陷的刻蚀阻挡层；以及
去除所述牺牲层，以形成使在所述第一侧壁和所述第二侧壁中的任一个侧壁上形成的所述绝缘层暴露的第二凹陷。
3.如权利要求2所述的方法，其中，对所述牺牲层的一部分进行的所述刻蚀工艺是自对准刻蚀。
4.如权利要求2所述的方法，其中，所述牺牲层是通过旋涂工艺来填充所述间隙的。
5.如权利要求2所述的方法，其中，所述牺牲层包括氧化物层，而所述刻蚀停止层包括未掺杂多晶硅层。
6.如权利要求5所述的方法，其中，形成所述第一凹陷的步骤包括以下步骤：
使用基于碳氟化合物的气体进行干法刻蚀工艺；以及
顺序地进行剥离工艺和湿法刻蚀工艺。
7.如权利要求6所述的方法，其中，通过加入另外的选自氧O2、氮N2、氦He和氩Ar中的任一种气体，来进行所述干法刻蚀工艺。
8.如权利要求5所述的方法，其中，通过使用基于HF的化合物的湿法清洗工艺，来形成所述第二凹陷。
9.如权利要求2所述的方法，其中，所述刻蚀停止层和所述刻蚀阻挡层包括未掺杂多晶硅层。
10.如权利要求2所述的方法，其中，通过顺序地形成内衬氧化物层和内衬氮化物层，来形成所述绝缘层。
11.一种制造半导体器件的方法，包括以下步骤：
使用硬掩模图案作为刻蚀阻挡层并刻蚀半导体衬底，来形成多个有源区，所述多个有源区的每一个都具有第一侧壁和第二侧壁，其中所述有源区沿一个方向延伸并且由线状沟槽将彼此隔离开；
在所述第一侧壁和所述第二侧壁上形成绝缘层；
形成对所述有源区之间的每个间隙的一部分进行填充的刻蚀停止层；
形成对所述刻蚀停止层之上的间隙进行填充的牺牲层；
刻蚀所述牺牲层的一部分，以形成提供第一凹陷的牺牲图案；
形成填充所述第一凹陷的刻蚀阻挡层；
去除所述牺牲图案，以形成使形成在所述第一侧壁和所述第二侧壁中的任一个侧壁上的所述绝缘层暴露的第二凹陷；
去除所述刻蚀停止层；
选择性地去除所述绝缘层的一部分，以形成使所述第一侧壁和所述第二侧壁中的任一个侧壁的一部分暴露的侧接触；
在通过所述侧接触所暴露的所述有源区内形成结区；以及
在形成所述结区之后在所述有源区之间形成掩埋位线，
其中所述侧接触是线状的开口，所述开口在所述有源区中每个有源区的所述第一侧壁或所述第二侧壁上延伸。
12.如权利要求11所述的方法，其中，在所述硬掩模图案与所述牺牲层之间，使用自对准刻蚀，形成提供所述第一凹陷的所述牺牲图案。
13.如权利要求12所述的方法，其中，所述牺牲层包括氧化物层，而所述硬掩模图案包括氮化物层。
14.如权利要求13所述的方法，其中，通过旋涂工艺形成所述氧化物层。
15.如权利要求13所述的方法，其中，形成提供所述第一凹陷的所述牺牲图案的步骤包括以下步骤：
使用基于碳氟化合物的气体进行干法刻蚀工艺；以及
顺序地进行剥离工艺和湿法刻蚀工艺。
16.如权利要求15所述的方法，其中，通过加入另外的选自氧O2、氮N2、氦He和氩Ar中的任一种气体，来进行所述干法刻蚀工艺。
17.如权利要求13所述的方法，其中，通过使用基于HF的化合物的湿法清洗工艺，来形成所述第二凹陷。
18.如权利要求11所述的方法，其中，所述刻蚀停止层和所述刻蚀阻挡层包括未掺杂多晶硅层。
19.如权利要求11所述的方法，其中，通过顺序地形成内衬氧化物层和内衬氮化物层，来形成所述绝缘层。
CN201010195653.1A 2009-11-30 2010-06-09 通过自对准镶嵌工艺在半导体器件中形成侧接触的方法 Expired - Fee Related CN102082117B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0117437 2009-11-30
KR1020090117437A KR101096184B1 (ko) 2009-11-30 2009-11-30 자기정렬된 다마신공정을 이용한 반도체장치의 측벽콘택 제조 방법

Publications (2)

Publication Number Publication Date
CN102082117A CN102082117A (zh) 2011-06-01
CN102082117B true CN102082117B (zh) 2015-02-11

Family

ID=44069220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010195653.1A Expired - Fee Related CN102082117B (zh) 2009-11-30 2010-06-09 通过自对准镶嵌工艺在半导体器件中形成侧接触的方法

Country Status (3)

Country Link
US (1) US8354345B2 (zh)
KR (1) KR101096184B1 (zh)
CN (1) CN102082117B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6761176B2 (en) * 1999-04-21 2004-07-13 Gi Yong Yoo Tobacco substitute composition
JP2011077185A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置の製造方法、半導体装置及びデータ処理システム
CN102881584B (zh) * 2011-07-12 2016-01-20 中芯国际集成电路制造(上海)有限公司 超低介电常数层的制作方法
KR20130065264A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 매립비트라인 형성 방법, 매립비트라인를 구비한 반도체장치 및 제조 방법
KR20130103973A (ko) * 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US10840150B2 (en) * 2017-01-10 2020-11-17 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
CN110690112A (zh) * 2018-07-05 2020-01-14 长鑫存储技术有限公司 利用反向间距加倍工艺形成表面平坦化结构及方法
KR102607331B1 (ko) * 2018-07-13 2023-11-29 에스케이하이닉스 주식회사 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법
CN114914243A (zh) * 2020-05-08 2022-08-16 福建省晋华集成电路有限公司 存储器
CN111653568B (zh) * 2020-06-01 2023-02-03 中国科学院微电子研究所 一种半导体结构及其制造方法、dram和半导体芯片
US11824099B2 (en) * 2020-06-15 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drains in semiconductor devices and methods of forming thereof
CN113506776B (zh) * 2021-07-12 2023-09-26 长鑫存储技术有限公司 半导体结构的制作方法
CN113658918B (zh) * 2021-08-17 2023-05-23 福建省晋华集成电路有限公司 半导体器件的制备方法及半导体器件
CN116959984A (zh) * 2022-04-18 2023-10-27 长鑫存储技术有限公司 半导体结构及其制备方法
EP4287241A4 (en) 2022-04-18 2023-12-27 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND PRODUCTION PROCESS THEREOF

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819205A (zh) * 2004-11-30 2006-08-16 因芬尼昂技术股份公司 晶体管阵列及制造垂直沟道晶体管阵列的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
JP3287322B2 (ja) * 1998-12-28 2002-06-04 日本電気株式会社 半導体装置の製造方法
US6339241B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
US6573137B1 (en) * 2000-06-23 2003-06-03 International Business Machines Corporation Single sided buried strap
DE10038728A1 (de) * 2000-07-31 2002-02-21 Infineon Technologies Ag Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung
US6566219B2 (en) * 2000-09-22 2003-05-20 Infineon Technologies Ag Method of forming a self aligned trench in a semiconductor using a patterned sacrificial layer for defining the trench opening
US6621112B2 (en) * 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
US7015145B2 (en) * 2001-01-08 2006-03-21 Infineon Technologies Ag Self-aligned collar and strap formation for semiconductor devices
US6809368B2 (en) * 2001-04-11 2004-10-26 International Business Machines Corporation TTO nitride liner for improved collar protection and TTO reliability
TWI225689B (en) * 2003-12-05 2004-12-21 Nanya Technology Corp Method for forming a self-aligned buried strap in a vertical memory cell
TWI235426B (en) * 2004-01-28 2005-07-01 Nanya Technology Corp Method for manufacturing single-sided buried strap
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US8138538B2 (en) * 2008-10-10 2012-03-20 Qimonda Ag Interconnect structure for semiconductor devices
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法
KR101164955B1 (ko) * 2009-09-30 2012-07-12 에스케이하이닉스 주식회사 단일 측벽 콘택을 갖는 반도체장치 및 제조 방법
KR101096223B1 (ko) * 2009-10-30 2011-12-22 주식회사 하이닉스반도체 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 제조 방법
KR101096164B1 (ko) * 2009-11-30 2011-12-22 주식회사 하이닉스반도체 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법
KR101164953B1 (ko) * 2009-12-22 2012-07-12 에스케이하이닉스 주식회사 반도체 장치 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819205A (zh) * 2004-11-30 2006-08-16 因芬尼昂技术股份公司 晶体管阵列及制造垂直沟道晶体管阵列的方法

Also Published As

Publication number Publication date
US8354345B2 (en) 2013-01-15
KR101096184B1 (ko) 2011-12-22
US20110130004A1 (en) 2011-06-02
KR20110060750A (ko) 2011-06-08
CN102082117A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
CN102082117B (zh) 通过自对准镶嵌工艺在半导体器件中形成侧接触的方法
CN102082116B (zh) 使用双沟槽工艺在半导体器件中制造侧接触的方法
CN102034759B (zh) 具有掩埋位线的半导体器件及其制造方法
CN102315162B (zh) 具有侧结的半导体器件及其制造方法
KR100881825B1 (ko) 반도체 소자 및 그 제조 방법
TWI553778B (zh) 具有埋入式位元線之半導體裝置
US20130011987A1 (en) Method for fabricating semiconductor device with vertical gate
KR101096976B1 (ko) 반도체 소자 및 그 형성방법
KR101133701B1 (ko) 매립비트라인을 구비한 반도체장치 제조 방법
CN102054704B (zh) 用于制造半导体装置的方法
US8546218B2 (en) Method for fabricating semiconductor device with buried word line
KR20190018085A (ko) 반도체 메모리 소자 및 그 제조 방법
TWI514514B (zh) 具有側接面之半導體裝置的製造方法
US8198674B2 (en) Semiconductor device and manufacturing method thereof
KR20120012593A (ko) 반도체 소자 및 그 제조 방법
US9269819B2 (en) Semiconductor device having a gate and a conductive line in a pillar pattern
KR101160036B1 (ko) 반도체 소자의 형성 방법
KR20140141299A (ko) 수직 채널 반도체 장치 및 그 제조 방법
KR101060767B1 (ko) 반도체장치의 접합 형성 방법
US7652323B2 (en) Semiconductor device having step gates and method of manufacturing the same
TWI505429B (zh) 半導體裝置及其製備方法
KR20140030793A (ko) 수직 채널 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150211

Termination date: 20160609