TWI514514B - 具有側接面之半導體裝置的製造方法 - Google Patents
具有側接面之半導體裝置的製造方法 Download PDFInfo
- Publication number
- TWI514514B TWI514514B TW100100457A TW100100457A TWI514514B TW I514514 B TWI514514 B TW I514514B TW 100100457 A TW100100457 A TW 100100457A TW 100100457 A TW100100457 A TW 100100457A TW I514514 B TWI514514 B TW I514514B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- forming
- layer
- junction region
- liner
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 110
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 26
- 239000002019 doping agent Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims 2
- 210000000877 corpus callosum Anatomy 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 100
- 125000006850 spacer group Chemical group 0.000 description 18
- 239000007789 gas Substances 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 150000002500 ions Chemical group 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Description
本專利申請案主張2010年7月7日提出申請之韓國第10-2010-0065443號專利申請案的優先權，而該案係以全文引用參考方式被併合於本申請案中。
本發明之諸示範性實施例係有關於一種用於製造此半導體裝置之方法，且尤其有關於一種用於製造一具有一側接面區域之半導體裝置的方法。
一般而言，一水平閘極具有一水平通道。近來，一具有一垂直通道之垂直閘極結構被發展來增加淨晶粒。在一DRAM(動態隨機存取記憶體)中，各具有一垂直閘極結構之單元可包括：一有效區域，其具有一主體與一柱體，一埋置位元線，及一垂直閘極(或一垂直字線)。在此，此柱體可為該主體的一部分。例如，埋置位元線被埋置在一位於諸有效區域之諸主體間的溝槽，且垂直閘極被形成在該有效區域位於此埋置位元線上方之柱體的一側壁處。此埋置位元線可被埋置在諸相鄰之有效區域間，以便使兩個單元可與一埋置位元線相鄰。一被執行來隔離諸相鄰有效區域中之一者並形成一位於另一者處之接觸窗的單側式接觸窗(OSC)製程可被用以經由一個埋置位元線驅動一個單元。此OSC製程被用以形成一位於該有效區域之側壁處的接面區域，而此接面區域則被電連接至該埋置位元線。
此OSC製程被執行用以暴露有效區域之一個側壁的一部分。之後，一摻雜物被離子植入至此有效區域之一個側壁的該部分內，以便形成側接面區域。一退火製程亦可被執行以形成此側接面區域。
本發明之諸示範性實施例係有關於一種用於製造此半導體裝置之方法。
根據本發明之一示範性實施例，一種半導體裝置的製造方法包括：蝕刻一基板以形成一溝槽；在位於此溝槽下方之基板中形成一接面區域；蝕刻此溝槽之底部至一定深度，以形成一側接面；及形成一被耦接至此側接面上之位元線。
根據本發明之另一示範性實施例，一種半導體裝置的製造方法包括：蝕刻一基板以形成複數個由一第一溝槽所隔離之主體；形成一內襯層，其暴露此第一溝槽之底部表面的一部分；在位於此第一溝槽之經暴露的底部表面下方之基板中形成一接面區域；蝕刻此接面區域之一部分以形成一側接面，並使得一側可被一第二溝槽所暴露；及形成一位元線，其被連接至此側接面並埋置該第二溝槽。
本發明之多個示範性實施例將配合參照多個附圖而被詳細說明於下文中。然而，本發明可用多個不同形式被體現且不應被推論成受限於本文中所提出之諸實施例。更確切地說，這些實施例被提供以使本揭示內容更為周密且完整，且將完全地將本發明之範圍傳達給所有熟習本技藝之人士。在本揭示內容之全文中，出現在本發明之多個不同實施例與圖式中之類似元件符號係指類似之部件。
諸圖式並不必然要按比例繪製，且在一些情形中，比例可能被誇大以便可清晰地顯示說明諸實施例之特徵。當一第一層被稱之為係位於一第二層「上」或在一基板「上」時，其不僅係指該第一層被直接地形成於該第二層或該基板上之情形，且還指一第三層存在於該第一層與該第二層或該基板間之情形。
第1圖係一顯示一用於形成一側接面區域的方法。
參照第1圖，複數個被若干溝槽12所隔離之有效區域13被形成在一基板11上。一內襯層20被形成於有效區域13之諸側壁上及溝槽12之表面上。此內襯層20被形成以暴露有效區域13之一個側壁的一部分。一硬罩圖案15被形成於有效區域13上。
在第1圖所示之方法中，該側接面區域可如下文中所述被形成。
首先，一經摻雜層16被形成以便填塞溝槽12之空隙，且一平坦化及回蝕刻製程被執行於其上。在此，此經摻雜層16可包括一經摻雜之多晶矽層。接著，一退火製程被執行以形成一側接面區域18。另外，由於形成此側接面區域18，使得一浮體結構19可被形成，而其將該基板11與該有效區域電絕緣。第2A至2L圖係顯示一根據本發明之一示範性實施例所實施之半導體裝置製造方法的剖面圖。
參照第2A圖，一硬罩圖案22被形成於一基板21上。此基板21可為一矽基板。硬罩圖案22之形成包括形成一硬罩層並藉利用一光阻圖案23作為一蝕刻障壁來蝕刻此硬罩層。此光阻圖案23可為一線與間隔圖案，其特徵在於複數個由一間隔所分隔之平行線狀結構。光阻圖案23亦可藉利用氧電漿而被剝離。此硬罩圖案22可由一氧化物層或一氮化物層、或一由一氧化物層或一氮化物層之疊置層所形成。此硬罩圖案22亦可藉由在光阻圖案23下方疊置一非晶碳層與一抗反射塗佈(ARC)層。此ARC層包括一氮氧化矽(SiON)層。
參照第2B圖，一第一蝕刻被執行。例如，利用硬罩圖案22作為一蝕刻障壁，基板21被蝕刻至一定厚度以便形成若干第一溝槽24及若干主體201。此最後所得之經蝕刻基板被標示為元件符號21A。各主體201係一用於形成一垂直電晶體之通道、源極與汲極的區域。
此主體201之諸側壁可具有一直立外形。此蝕刻製程可透過一異方性蝕刻製程而被執行。如果基板21係一矽基板，則此異方性蝕刻製程可透過一利用氯(Cl2
)氣、溴化氫(HBr)氣、或一由其等所組成之混合物的電漿乾蝕刻而被執行。
參照第2C圖，一第一內襯層25被形成於包括主體201之整個結構上。第一內襯層25可包括一內襯氮化物層。此內襯氮化物層可包括一氮化物層，諸如一氮化矽層。例如，在一氮化矽層被用作為第一內襯層25之情形中，其可經由一化學汽相沉積(CVD)製程而被形成。如果此氮化矽層係經由此CVD製程而被形成，則其將在大約1.0 Torr或更小之壓力下並在一大約750℃或更低之溫度處，藉由使得SiH2
Cl2
與NH3
起反應而被形成至一大約100或更小之厚度。
一第二內襯層26被形成於第一內襯層25上。第二內襯層26可包括一內襯氧化物層。此內襯氧化物層可包括一氧化物層，諸如一氧化矽層。此被用作第二內襯層26之氧化層係一未經摻雜層。第二內襯層26可包含一由四乙基正矽酸鹽(TEOS)所形成之氧化物層，其被稱為TEOS氧化物層。此TEOS氧化物層可經由CVD(化學汽相沉積)製程而被形成。如果此TEOS氧化物層係經由此CVD製程而被形成，則其將在大約1.0 Torr或更小之壓力下並在一大約700℃或更低之溫度處，藉由使得TEOS與O2
起反應而被形成至一大約100或更小之厚度。
參照第2D圖，一離子植入製程27被執行以便離子植入一摻雜物。此離子植入製程27例如可為一傾斜離子植入製程，其以一定斜角植入一摻雜物。因此，此摻雜物可被植入第二內襯層26之一部分內。
在此，該斜角可為大約5°至大約30°。在此離子植入製程27，一部分離子束被硬罩圖案22所阻擋。因此，第二內襯層26之一部分被摻雜，而其他之部分則保持未經摻雜。例如，此經離子植入之摻雜物可為一P型摻雜物，諸如硼，且二氟化硼(BF2
)可被使用作為一用於植入硼離子之摻雜物源極。當此傾斜離子植入製程27利用二氟化硼(BF2
)而被執行時，離子植入能量係大約5 keV。
由於離子植入製程27，使得一部分第二內襯層26可保留未經摻雜。例如，由於被以一斜角執行之離子植入製程27，使得被暴露在離子植入製程27中所發射之離子束的該第二內襯層26之一部分，變成一經摻雜之第二內襯層26B。第二內襯層26之其他未被暴露在離子束的部分則保持成一未經摻雜之第二內襯層26A。
如上所述，由於離子植入製程27，使得第二內襯層26被區分成經摻雜之第二內襯層26B與未經摻雜之第二內襯層26A。此經摻雜之第二內襯層26B可因為離子植入製程27所造成之晶格崩潰而被破壞。
參照第2E圖，經摻雜之第二內襯層26B被移除。一般而言，一氧化物層在一濕蝕刻製程中根據其是否被摻雜而具有一蝕刻率差異。亦即，一具有因摻雜所造成晶格崩潰的氧化物層具有一較高之濕蝕刻率。
因此。因為經摻雜之第二內襯層26B具有一較高之濕蝕刻速率，故此經摻雜之第二內襯層26B可在不必移除該未經摻雜之第二內襯層26A經由一濕蝕刻製程或一濕清洗製程而被移除。如果此經摻雜之第二內襯層26B係一氧化物層，則其可藉由一包含氫氟酸(HF)之緩衝氧化物蝕刻劑(BOE)而被移除。
在經摻雜之第二內襯層26B被如上述般地被移除後，未經摻雜之第二內襯層26A則保留。
參照第2F圖，第一內襯層25之一部分透過一無圖案蝕刻製程(諸如回蝕製程)而被移除。因此，諸第一溝槽24之底部表面的一部分被暴露。第一內襯層25之保留部分係以元件符號「25A」及「25B」代表。更具體而言，第一內襯層25之諸保留部分形成一位於主體201之一個側壁處之直線間隔件25A及一位於此主體201之另一側壁處之L形間隔件25B。此L形間隔件25B暴露該第一溝槽24之底部表面的一角落部分。亦即，此L形間隔件25B並不覆蓋諸第一溝槽24之整個底部表面。
參照第2G圖，一接面區域29被形成於諸第一溝槽24中之每一者之底部表面的一部分下方。此接面區域29藉由在基板21A中擴散摻雜物而被形成。尤其，諸摻雜物係以諸相鄰主體201之方向成側向地擴散。因此，此接面區域29側向地伸展，以致使得此接面區域29之一部分係為諸相鄰主體201中之一者的下方。
在一示範性實施例中，一退火製程202可被執行以形成接面區域29。此退火製程202可在一含摻雜物氣體之周圍氣體中執行。此退火製程202可包括一在一含摻雜物氣體之周圍氣體中所執行之第一退火製程，及一在一較高於第一退火製程之溫度所執行第二退火製程。
在另一示範性實施例中，退火製程係在利用一摻雜物而執行一直線離子植入製程之後才被執行以形成接面區域29。
退火製程202可為一爐退火或一快速熱退火中之一者或其兩者。此退火製程可在一大約100 Torr或更小之壓力下及在一大約700°之溫度被執行，且此摻雜物包含N型雜質，諸如砷(As)與磷(Ph)。例如，一包括AsH3
與PH3
之含摻雜物氣體可被使用。接面區域29可具有一至少1×1020
atoms/cm3
(原子/立方公分)之摻雜濃度。
介於諸接面區域29之間的間隔距離甚至在該退火製程被執行時仍可被確保。亦即，雖然退火製程被執行，但擴散不會發生到使諸相鄰接面區域29重疊之程度。
參照第2H圖，一清洗製程被執行以移除該未經摻雜之第二內襯層26A。根據一示範性實施例，因為此未經摻雜之第二內襯層26A係一氧化物層，所以該清洗製程係利用氫氟酸(HF)與緩衝氧化物蝕刻劑(BOE)溶液而執行的。因此，此未經摻雜之第二內襯層26A可在對由一氮化物層所形成之直線間隔件25A及L形間隔件25B造成最小破壞之下被移除。
參照第2I圖，一第二蝕刻被執行以形成一第二溝槽30。基板21A被蝕刻以致使得第二溝槽30具有一用以將接面29分成一側接面29A之深度。因此，一側接面區域29A被形成在第二溝槽30之一側壁處。另外，此側接面區域29A之一側藉第二蝕刻而被暴露。理想地，此側接面區域29A僅被形成在第二溝槽30之諸側壁中之一者處。該第二蝕刻可經由一異向性蝕刻製程而被執行。此異向性蝕刻製程係可經由利用氯(Cl2
)氣、溴化氫(HBr)氣或其等之混合物的電漿乾蝕刻製程而被執行。由於此第二蝕刻，使得被形成在第一溝槽24之底部表面上之L形間隔件25B的一部分被蝕刻，且因此使得此L形間隔件變為一直線間隔件25C。
在形成上述第二溝槽30時，主體201之高度增加，且最後所得之主體以元件符號「201A」標示，另外，在第二蝕刻後保留之基板21A係以元件符號「21B」標示。
參照第2J圖，一絕緣層31被形成在第二溝槽30之表面處。此絕緣層31被形成以電絕緣諸相鄰主體201A之底部。此絕緣層31可包括一氧化物層，諸如氧化矽層。此絕緣層31被形成在第二溝槽30之表面處，以便使一在側接面區域29A處之厚度d1小於在第二溝槽30之其他表面處的厚度d2與d3。此絕緣層31可經由一電漿氧化製程而被形成。藉由例如在此電漿氧化製程中施加一底部偏壓，將使得絕緣層31在第二溝槽30之其他表面處可被形成為較厚，而在此處並不形成側接面區域29A。當此底部偏壓被施加時，離子可藉由一電場而被加速以便直線運行，從而使一在側接面區域29A並不被形成之諸部分處的厚度因此可增加。
根據一示範性實施例，電漿氧化製程可在大約0.1 Torr之壓力下於一氧氣周圍氣體中被執行。另外，底部偏壓可為100W。在此情形中，厚度d2與d3係大約50，且厚度d1係係小於50。主體201A之頂部與諸側壁在此電漿氧化製程中並不被氧化，因為它們被諸由一氮化物層所形成之直線間隔件25A與25C所保護。
參照第2K圖，一清洗製程被執行以移除絕緣層31之一部分。因此，側接面區域29A之側面可被暴露。此絕緣層31在該側接面區域29A之側面係較薄於第二溝槽30之諸其他表面。因此，當一清洗製程係以一可供暴露側接面區域29A之目標而被執行時，一絕緣層圖案31A將保留成在第二溝槽30之諸其他表面處具有一定厚度者。在此，側接面區域29A之一經暴露之部分被稱為一側接觸窗32。此清洗製程可藉利用氫氟酸(HF)與緩衝氧化物蝕刻劑(BOE)溶液而被執行。
參照第2L圖，一被連接至側接面區域29A處之埋置位元線33被形成。根據一示範性實施例，為了形成此埋置位元線33，一位元線傳導層被填隙，且最後所得之結構經由一化學機械研磨(CMP)製程而被平坦化。之後，此位元線傳導層被回蝕至與側接面區域29A接觸之高度，藉以形成被連接至側接面區域29A之埋置位元線33。例如，此埋置位元線33係一由諸如鈦(Ti)與鎢(W)之金屬材料所形成。
之後，一位元線保護層34可被形成在一包含此埋置位元線33的整個結構上。此位元線保護層34可包括一氮化物層，諸如一氮化矽層。
第3圖係一顯示另一用於形成一埋置位元線之方法的剖面圖。在此，一障壁金屬35可在形成埋置位元線33前先被形成。此障壁金屬35可藉由疊置一鈦(Ti)層與一氮化鈦(TiN)層而被形成。此障壁金屬35可在該用於形成埋置位元線33之回蝕製程中被同時地回蝕。
第4A至4E圖係顯示一在一埋置位元線形成後之製造方法的剖面圖，其係沿著第2L圖中之B-B’與C-C’線所取者。
參照第4A圖，一第一電介質中間層41被形成於包含位元線保護層34之整個結構上。之後，此第一電介質中間層41被平坦化，直到硬罩圖案22之表面被暴露。
參照第4B圖，一字線溝槽42係藉利用一光阻圖案(未示於圖)而被形成。利用此光阻圖案作為一蝕刻障壁而蝕刻第一電介質中間層41至一定厚度。在此，硬罩圖案22與主體201A亦被蝕刻至一定厚度。因此，一柱體201C被形成在一主體201B上。主體201B與柱體201C構成一有效區域。主體201B係一在其中形成側接面區域29A之部分，其具有一延伸在一與埋置位元線33相同之方向上的線狀形狀。柱體201C被直立地配置在主體201B上。此柱體201C係針對各單元而被形成。第一電介質中間層41之其餘厚度R1當作一介於埋置位元線33與垂直字線間之絕緣層。
參照第4C圖，一字線傳導層44被形成用以填塞第4B圖中所示之字線溝槽42的空隙。之後，一平坦化及回蝕刻製程可被執行。此外，一閘極絕緣層43在形成該字線傳導層44之前先被形成。
參照第4D圖，一氮化層被形成且一回蝕刻製程被執行以形成一間隔件45。利用此間隔件45作為一蝕刻障壁，使得字線傳導層44可被蝕刻以形成一與柱體201C之側壁相鄰之垂直字線44A。此垂直字線44A亦當作一垂直閘極。在另一示範性實施例中，一環狀垂直閘極被形成以封圍柱體201C，且一垂直字線44A接著被形成以便將諸相鄰之垂直閘極相互連接。此垂直字線44A被形成為可與埋置位元線33相交。
參照第4E圖，一第二電介質中間層46被形成於包含垂直字線44A之整個結構上。
一儲存節點接觸窗蝕刻被執行以便暴露柱體201C之頂部。之後，一儲存節點接觸窗(SNC)插栓48被形成。一離子植入可在形成該儲存節點接觸窗插栓48前，先被執行以便形成一源極/汲極47。一垂直通道係藉由位於側接面區域29B與源極/汲極47間之垂直字線44A而被形成。
一儲存節點49被形成在儲存節點接觸窗插栓48上。此儲存節點49可為圓柱狀。在另一示範性實施例中，此儲存節點49可具有一柱體或凹狀。之後，一電介質層及一頂部電極被形成。
如上所述，本發明執行兩個溝槽蝕刻製程，且在此兩個溝槽蝕刻製程之間執行一個側接觸窗形成製程與一個側接面區域形成製程，因此藉由製程簡化來降低開發成本。
同時，本發明經由一第一溝槽蝕刻、一退火製程、及一第二溝槽蝕刻而形成一側接面區域。因此，一體約束結構可被穩固地形成，且一浮體結構可被抑制。因此，一臨界電壓下降現象可被抑制，且半導體裝置之關斷狀態特性可被改良。
雖然本發明已針對多個示範性實施例予以說明，但對於熟習本技藝之人士而言顯而易知的是各種不同之變更與修改均可在不脫離如後附申請專利範圍中所界定之本發明的精神與範圍下做到。
11．．．基板
12．．．溝槽
13．．．有效區域
15．．．硬罩圖案
16．．．經摻雜層
18．．．側接面區域
19．．．浮體結構
20．．．內襯層
21．．．基板
21A．．．經蝕刻基板
21B．．．基板
22．．．硬罩圖案
23．．．光阻圖案
24．．．第一溝槽
25．．．第一內襯層
25A．．．直線間隔件
25B．．．L形間隔件
25C．．．直線間隔件
26．．．第二內襯層
26A．．．未經摻雜之第二內襯層
26B．．．經摻雜之第二內襯層
27．．．離子植入製程
29．．．接面區域
29A．．．側接面區域
29B．．．側接面區域
30．．．第二溝槽
31．．．絕緣層
31A．．．絕緣層圖案
32．．．側接觸窗
33．．．埋置位元線
34．．．位元線保護層
35．．．障壁金屬
41．．．第一電介質中間層
42．．．字線溝槽
43．．．閘極絕緣層
44．．．字線傳導層
44A．．．垂直字線
45．．．間隔件
46．．．第二電介質中間層
47．．．源極/汲極
48．．．儲存節點接觸窗插栓
49．．．儲存節點
201．．．主體
201A．．．主體
201B．．．主體
201C．．．柱體
202．．．退火製程
R1．．．厚度
d1,d2,d3．．．厚度
第1圖係一顯示一藉利用一經摻雜層及一退火製程而形成一側接面的方法。
第2A至2L圖係顯示一根據本發明之一示範性實施例所實施之半導體裝置製造方法的剖面圖。
第3圖係一顯示另一用於形成一埋置位元線之方法的剖面圖。
第4A至4E圖係顯示一在一埋置位元線形成後之製造方法的剖面圖。
21B．．．基板
22．．．硬罩圖案
25A．．．直線間隔件
25C．．．直線間隔件
29A．．．側接面區域
30．．．第二溝槽
201A．．．主體
Claims (23)
- 一種半導體裝置的製造方法，其包括：蝕刻一基板以形成一溝槽，該溝槽係以一對側壁界定；在位於該溝槽下方之該基板中形成一接面區域；蝕刻該溝槽之底部至穿透該接面區域的深度，以形成一側接面，該側接面係位於該對側壁之一者中；及在該溝槽中形成一被耦接至該側接面之位元線。
- 如申請專利範圍第1項之方法，其中該接面區域之形成包括在該溝槽之底部中擴散一摻雜物。
- 如申請專利範圍第1項之方法，其中該接面區域之形成包括在一含摻雜物氣體之周圍氣體中執行一退火製程。
- 如申請專利範圍第1項之方法，其中該接面區域之形成包括：在一含摻雜物氣體之周圍氣體中執行一第一退火製程；及在一比該第一退火製程高之溫度處執行一第二退火製程。
- 如申請專利範圍第1項之方法，其中該接面區域之形成包括：將一摻雜物植入至該溝槽之底部內；及執行一退火製程。
- 如申請專利範圍第3項之方法，其中該摻雜物包括N型 雜質。
- 一種半導體裝置的製造方法，其包括：蝕刻一基板以形成一第一溝槽，其隔離複數個界定由該第一溝槽之主體；在該第一溝槽中形成一內襯層，該內襯層部份地暴露該基板的一部分，該基板的一部分界定該第一溝槽之底部表面；在經暴露的該基板的一部分中，於該第一溝槽的下方形成一接面區域；蝕刻該接面區域之一部分以形成一第二溝槽及一側接面，該第二溝槽以一對側壁界定，該側接面係位於該對側壁之一者；及形成一位元線，其被連接至該側接面並埋置該第二溝槽。
- 如申請專利範圍第7項之方法，其中在形成該內襯層之過程中，該第一溝槽之該底部表面的該部分包括一與該第一溝槽之一底部隅角相鄰之底部表面。
- 如申請專利範圍第7項之方法，其中該內襯層之形成包括：在包括該第一溝槽之整個結構上面形成一內襯氮化物層；在該內襯氮化物層上面形成一內襯氧化物層，其被分成一經摻雜層及一未經摻雜層； 移除該內襯氧化物層之該經摻雜層，以便暴露該內襯氮化物層之一部分；及移除該內襯氮化物層之該經暴露部分，以便暴露該第一溝槽之底部表面的該部分。
- 如申請專利範圍第9項之方法，其中該內襯氧化物層之形成包括：形成一氧化物層；及經由一傾斜離子植入製程而將一摻雜物植入至該氧化物層之一部分內。
- 如申請專利範圍第9項之方法，其中該內襯氧化物層包括一TEOS(四乙基正矽酸鹽)氧化物層。
- 如申請專利範圍第9項之方法，其中該內襯氧化物層之該經摻雜區域的移除包括一濕蝕刻製程。
- 如申請專利範圍第7項之方法，其另包括：在暴露該接面區域之該第二溝槽上面形成一隔離層。
- 如申請專利範圍第13項之方法，其中該隔離層之形成包括：在該第二溝槽之表面上面形成一氧化物層，使得位於一側壁中之該接面區域處的厚度小於另一表面之厚度；及經由一清洗製程而移除該氧化物層的一部分，以便暴露位於一側壁中之該接面區域。
- 如申請專利範圍第14項之方法，其中該氧化物層之形成包括一電漿氧化製程。
- 如申請專利範圍第15項之方法，其中該電漿氧化製程係藉由施加一底部偏壓以造成厚度差異而被執行。
- 如申請專利範圍第7項之方法，其中該接面區域之形成包括在該第一溝槽之底部中擴散一摻雜物。
- 如申請專利範圍第7項之方法，其在形成該位元線之後另包括：蝕刻該主體之頂部以形成一柱體；及在該柱體之一側壁上面形成一垂直字線。
- 如申請專利範圍第7項之方法，其中該主體包括一矽體。
- 如申請專利範圍第7項之方法，其中該接面區域之形成包括在一含摻雜物氣體之周圍氣體中執行一退火製程。
- 如申請專利範圍第7項之方法，其中該接面區域之形成包括：在一含摻雜物氣體之周圍氣體中執行一第一退火製程；及在一比該第一退火製程高之溫度處執行一第二退火製程。
- 如申請專利範圍第7項之方法，其中該接面區域之形成包括：將一摻雜物植入至該第一溝槽之底部內；及執行一退火製程。
- 如申請專利範圍第20項之方法，其中該摻雜物包括N型雜質。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100065443A KR101062862B1 (ko) | 2010-07-07 | 2010-07-07 | 측벽접합을 구비한 반도체장치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201203458A TW201203458A (en) | 2012-01-16 |
| TWI514514B true TWI514514B (zh) | 2015-12-21 |
Family
ID=44957017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100100457A TWI514514B (zh) | 2010-07-07 | 2011-01-06 | 具有側接面之半導體裝置的製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8455339B2 (zh) |
| JP (1) | JP2012019197A (zh) |
| KR (1) | KR101062862B1 (zh) |
| CN (1) | CN102315161B (zh) |
| TW (1) | TWI514514B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077185A (ja) * | 2009-09-29 | 2011-04-14 | Elpida Memory Inc | 半導体装置の製造方法、半導体装置及びデータ処理システム |
| KR101388706B1 (ko) | 2012-08-30 | 2014-04-24 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조방법 |
| TWI497574B (zh) | 2012-11-01 | 2015-08-21 | Inotera Memories Inc | 半導體結構 |
| US9245986B2 (en) | 2012-11-29 | 2016-01-26 | Samsung Electro-Mechanics Co., Ltd. | Power semiconductor device and method of manufacturing the same |
| US9786770B1 (en) * | 2016-10-06 | 2017-10-10 | Nxp Usa, Inc. | Semiconductor device structure with non planar slide wall |
| US11018138B2 (en) * | 2019-10-25 | 2021-05-25 | Applied Materials, Inc. | Methods for forming dynamic random-access devices by implanting a drain through a spacer opening at the bottom of angled structures |
| US11152373B1 (en) | 2020-05-07 | 2021-10-19 | Applied Materials, Inc. | Structures and methods for forming dynamic random-access devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040235282A1 (en) * | 2003-05-21 | 2004-11-25 | Seok Kiu Lee | Method of manufacturing semiconductor device |
| US20060097304A1 (en) * | 2004-11-08 | 2006-05-11 | Jae-Man Yoon | Semiconductor memory devices including a vertical channel transistor and methods of manufacturing the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218236B1 (en) * | 1999-01-28 | 2001-04-17 | International Business Machines Corporation | Method of forming a buried bitline in a vertical DRAM device |
| US6184091B1 (en) * | 1999-02-01 | 2001-02-06 | Infineon Technologies North America Corp. | Formation of controlled trench top isolation layers for vertical transistors |
| KR100688056B1 (ko) * | 2005-01-31 | 2007-03-02 | 주식회사 하이닉스반도체 | 오메가 게이트를 갖는 반도체소자 및 그의 제조 방법 |
| KR100723527B1 (ko) * | 2006-02-13 | 2007-05-30 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자 |
| KR101060692B1 (ko) | 2008-12-19 | 2011-08-31 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| KR101060694B1 (ko) | 2008-12-19 | 2011-08-31 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| KR101077445B1 (ko) * | 2009-05-28 | 2011-10-26 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
-
2010
- 2010-07-07 KR KR1020100065443A patent/KR101062862B1/ko active IP Right Grant
- 2010-12-06 US US12/960,790 patent/US8455339B2/en active Active
-
2011
- 2011-01-06 TW TW100100457A patent/TWI514514B/zh not_active IP Right Cessation
- 2011-02-16 CN CN201110038956.7A patent/CN102315161B/zh not_active Expired - Fee Related
- 2011-04-22 JP JP2011096079A patent/JP2012019197A/ja not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040235282A1 (en) * | 2003-05-21 | 2004-11-25 | Seok Kiu Lee | Method of manufacturing semiconductor device |
| US20060097304A1 (en) * | 2004-11-08 | 2006-05-11 | Jae-Man Yoon | Semiconductor memory devices including a vertical channel transistor and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120009748A1 (en) | 2012-01-12 |
| KR101062862B1 (ko) | 2011-09-07 |
| US8455339B2 (en) | 2013-06-04 |
| CN102315161A (zh) | 2012-01-11 |
| CN102315161B (zh) | 2015-03-25 |
| JP2012019197A (ja) | 2012-01-26 |
| TW201203458A (en) | 2012-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8354342B2 (en) | Semiconductor device with side-junction and method for fabricating the same | |
| US9153654B2 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| US8557662B2 (en) | Method for fabricating side contact in semiconductor device using double trench process | |
| US8399342B2 (en) | Method for fabricating semiconductor device with buried bit lines | |
| TWI514514B (zh) | 具有側接面之半導體裝置的製造方法 | |
| US20130011987A1 (en) | Method for fabricating semiconductor device with vertical gate | |
| US8129244B2 (en) | Method for fabricating semiconductor device | |
| US8211769B2 (en) | Method for forming junctions of vertical cells in semiconductor device | |
| US8546218B2 (en) | Method for fabricating semiconductor device with buried word line | |
| JP2011129565A (ja) | 半導体装置およびその製造方法 | |
| US9054128B2 (en) | Plasma doping method and method for fabricating semiconductor device using the same | |
| JP2010050133A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20120153380A1 (en) | Method for fabricating semiconductor device | |
| US20120135605A1 (en) | Method for forming side-contact region in semiconductor device | |
| US8883587B2 (en) | Method of manufacturing semiconductor device | |
| JP2012059781A (ja) | 半導体装置及びその製造方法 | |
| KR20130023767A (ko) | 싱글사이드콘택을 이용한 반도체장치 제조 방법 | |
| JP2011103436A (ja) | 半導体素子及びその製造方法 | |
| KR20130022337A (ko) | 싱글사이드콘택을 이용한 반도체장치 제조 방법 | |
| KR20120045407A (ko) | 측벽접합을 구비한 반도체장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |