CN105940492A - 利用具有不同特征的电极层和/或层间绝缘层的三维闪存及其制造方法 - Google Patents

利用具有不同特征的电极层和/或层间绝缘层的三维闪存及其制造方法 Download PDF

Info

Publication number
CN105940492A
CN105940492A CN201480074446.7A CN201480074446A CN105940492A CN 105940492 A CN105940492 A CN 105940492A CN 201480074446 A CN201480074446 A CN 201480074446A CN 105940492 A CN105940492 A CN 105940492A
Authority
CN
China
Prior art keywords
interlayer insulating
electrode layer
flash memory
insulating film
dimensional flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480074446.7A
Other languages
English (en)
Other versions
CN105940492B (zh
Inventor
宋润洽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hanyang Hak Won Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hanyang Hak Won Co Ltd filed Critical Hanyang Hak Won Co Ltd
Priority to CN201811575987.4A priority Critical patent/CN110085597B/zh
Priority claimed from PCT/KR2014/013095 external-priority patent/WO2015115739A1/ko
Publication of CN105940492A publication Critical patent/CN105940492A/zh
Application granted granted Critical
Publication of CN105940492B publication Critical patent/CN105940492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明的实施例通过使多个电极层每一个的物理性结构或材料等互不相同，可改善多个电极层的阈值电压散布，且因此能提高存储数据维持过程和读写过程中的信任度。

Description

利用具有不同特征的电极层和/或层间绝缘层的三维闪存及其制造方法
技术领域
本发明涉及一种利用具有不同特征的电极层和/或层间绝缘层的三维闪存及其制造方法，更具体来讲，涉及一种通过使多个电极层分别具有不同的特征或使多个层间绝缘层分别具有不同的特征，计算多个电极层的阈值电压分布(Threshold Voltage Distribution)且使施加于多个层间绝缘层每一个的压力等级平均的三维闪存及其制造相关的技术。
背景技术
闪存元件作为电可擦可编程只读存储器(EEPROM，Electrically ErasableProgrammable Read Only Memory)，其存储器可被共同应用于例如计算机、数码照相机、MP3播放器、游戏系统、记忆棒(memory stick)等。所述闪存元件根据F-N隧道效应(Fowler-Nordheim tunneling)或热电子注入(hot electron injection)电控制数据的输入/输出。
若从电路性的观点看所述闪存元件，存在NAND型闪存元件和NOR型闪存元件，所述NAND型闪存元件具有如下结构：N个单元晶体管(cell transistor)串联形成单位串(string)且这种单位串(string)在位线(bit line)与接地线(ground line)之间并联，NOR型闪存元件具有如下结构：各个单元晶体管在位线和接地线之间并联。
所述闪存元件必须设计为能存储高容量的数据。因此，在单位芯片内必须形成多个单元晶体管。但在限定水平面积内高度集成单元晶体管并不容易。
三维存储器结构改善了NAND闪存的二维缩放(Scaling)的限度。三维NAND闪存的结构包括例如嵌入式电流传感器(BICS，Built-In Current Sensor)结构以及改善BICS结构的管道式(Piped Typed)的位成本可扩展(BiCS，Bit CostScalable)NAND闪存结构。
本发明的实施例通过使多个电极层的物理结构或材料等互不相同，提供一种改善多个电极层的阈值电压分布的三维闪存及其制造方法。
并且，本发明的实施例通过不仅使多个电极层而且使层间绝缘层的物理结构或材料等互不相同，提供一种使施加于每个层间绝缘层的压力等级平均的三维闪存及其制造方法。
发明内容
根据本发明的一个实施例的三维闪存，包括：通道层；多个电极层，与所述通道层连接，且垂直层叠；和多个层间绝缘层，与所述通道层连接，且与所述多个电极层交替配置，并且垂直层叠，其中，所述多个电极层的每一个具有互不相同的物理性结构，或由互不相同的物质形成。
所述多个电极层中第一电极层的厚度相比存在于所述第一电极层的上层的第二电极层的厚度形成为更厚。
所述多个电极层每一个的长度或形成在所述多个电极层每一个表面上的图案互不相同。
所述多个电极层中形成第一电极层的材料相比存在于所述第一电极层的上层的第二电极层的材料具有更优良的电传导特性。
所述多个电极层中至少两个电极层由互不相同的物质形成。
所述多个电极层的每一个与所述通道层之间配置有层间氧化膜、氧化硅膜和隧道氧化膜。
根据本发明另一实施例的三维闪存，包括：通道层；多个电极层，与所述通道层连接，且垂直层叠；和多个层间绝缘层，与所述通道层连接，且与所述多个电极层交替配置，并且垂直层叠，其中，所述多个层间绝缘层的每一个由互不相同的物质形成或具有互不相同的物理性结构。
所述多个层间绝缘层中形成第一层间绝缘层的材料相比存在于所述第一层间绝缘层的上层的第二层间绝缘层的材料具有更强的抗压特性。
所述多个层间绝缘层中至少两个层间绝缘层由互不相同的物质形成。
所述多个层间绝缘层中第一层间绝缘层的厚度相比存在于所述第一层间绝缘层的上层的第二层间绝缘层的厚度形成为更厚。
所述多个层间绝缘层每一个的长度或形成在所述多个层间绝缘层每一个表面上的图案互不相同。
所述多个电极层的每一个与所述通道层之间配置有层间氧化膜、氧化硅膜和隧道氧化膜。
根据本发明另一实施例的三维闪存，包括：通道层；多个电极层，与所述通道层连接，且垂直层叠；和多个层间绝缘层，与所述通道层连接，且与所述多个电极层交替配置，并且垂直层叠，其中，所述多个层间绝缘层的每一个由互不相同的物质形成或具有互不相同的物理性结构，且所述多个电极层的每一个由互不相同的物质形成或具有互不相同的物理性结构。
本发明的实施例通过使多个电极层的物理结构或材料等互不相同，可提供一种改善多个电极层的阈值电压分布的三维闪存及其制造方法。因此，可提高存储在三维闪存中的数据的信任度。
并且，本发明的实施例通过不仅使多个电极层而且使层间绝缘层的物理结构或材料等互不相同，可提供一种使施加于每个层间绝缘层的压力等级平均的三维闪存及其制造方法。
附图说明
图1示出三维闪存的一般性剖视图。
图2示出包括由同一物质形成且具有均一物理性结构的多个层间绝缘层的三维闪存的剖视图。
图3示出根据本发明的实施例包括由互不相同的物质形成且具有均一物理性结构的多个层间绝缘层的三维闪存的剖视图。
图4示出根据本发明的实施例包括由互不相同的物质形成且具有互不相同物理性结构的多个层间绝缘层的三维闪存的剖视图。
图5示出包括具有均一物理性结构且由同一物质形成的多个电极层的三维闪存的剖视图。
图6示出根据本发明的实施例包括具有互不相同的物理性结构且由同一物质形成的多个电极层的三维闪存的剖视图。
图7示出根据本发明的实施例包括具有互不相同的物理性结构且由互不相同的物质形成的多个电极层的三维闪存的剖视图。
图8是示出根据本发明一个实施例的包括三维闪存的存储装置的示图。
图9是示出包括具有均一物理性结构且由同一物质形成的多个电极层的三维闪存的结构的示图。
图10是示出图9所示的三维闪存中阈值电压分布的图表。
图11是示出根据多个电极层的每一个厚度的三维闪存中阈值电压分布的图表。
具体实施方式
以下，参考附图对本发明的实施例进行详细说明。但，本发明不局限或限定于实施例。并且，各附图中显示的同一参考符号表示同一部件。
图1示出三维闪存的一般性剖视图。
参考图1，三维闪存包括作为垂直结构物的通道层110。即，通道层110针对基板(未图示)垂直形成。在此，通道层可由单晶硅形成，例如可通过片状利用基板的选择性外延生长工艺或相转移外延工艺等而形成。
在通道层110周边可形成有隧道氧化膜120、氧化硅膜130和层间氧化膜140，且多个电极层150垂直层叠。并且，在图1中虽未示出，但在多个电极层150之间可交替配置多个层间绝缘层。
虽然下面将进行详细说明，但形成在通道层110周边的隧道氧化膜120、氧化硅膜130和层间氧化膜140通过俘获电荷可存储数据。但，在俘获电荷的过程中发生的外在压力或内在压力或随着时间的经过电荷的扩散将会发生数据干扰。此时，在俘获电荷的过程中发生的外在压力或内在压力分别不同地作用于多个层间绝缘层。例如，存在于上层部的层间绝缘层会受到低等级的压力，存在于下层部的层间绝缘层会受到高等级的压力。
并且，由于三维闪存的通道层110的电阻率根据位置而不同，因此多个电极层150每一个的阈值电压的差异发生，从而阈值电压分布会扩散。这种阈值电压分布的扩散会使存储的数据维持过程和读取过程中的信任度下降。此时，由于在多个电极层150每一个中流过的电流密度不同，因此多个电极层150每一个的阈值电压会发生差异。例如，存在于上层部的电极层具有高的电流密度，且存在于下层部的电极层具有相对低的电流密度。
图2示出包括由同一物质形成且具有均一物理性结构的多个层间绝缘层的三维闪存的剖视图。
参考图2，由于三维闪存的结构问题，在与多个电极层210交替配置的多个层间绝缘层220中上层部的层间绝缘层受到低等级的压力，相反在下层部的层间绝缘层受到高等级的压力。
如此，多个层间绝缘层220的每一个受到互不相同等级的压力可成为降低存储数据的信任度的原因。因此，本发明的实施例为了使多个层间绝缘层220的每一个实际上受到均一等级的压力而建议了多个层间绝缘层220的材料或物理性结构。
图3示出根据本发明的实施例包括由互不相同的物质形成且具有均一物理性结构的多个层间绝缘层的三维闪存的剖视图。
参考图3，在本发明的实施例中利用互不相同的物质形成分别配置在多个电极层310之间的多个层间绝缘层320。例如，多个层间绝缘层320可包括物质1的层间绝缘层330、物质2的层间绝缘层331、物质3的层间绝缘层332和物质4的层间绝缘层333。
多个层间绝缘层320以平坦化或绝缘为目的进行使用，且可包括以SiO2、DSG(SiOF)、TFOS、BPSG等CVD成膜的气体材料以及以旋涂玻璃(SOG，Spin-On-Glass/Shiroki Acid)为代表的涂布材料(SOD)。这些多样的材料在机械性强度、介电常数、介电损耗、化学性安全度、热安全性、导电率等具有多样化材料性的特征，这种特征决定与内在压力或外在压力相关的耐久度。
此时，在本发明的实施例中，为了多个层间绝缘层320中存在于上层部的层间绝缘层，可使用对于压力相对较弱的材料，为了存在于下层部的层间绝缘层，可使用对于压力相对较强的材料。因此，可使分别施加于多个层间绝缘层320的压力的等级平均。
图4示出根据本发明的实施例包括由互不相同的物质形成且具有互不相同物理性结构的多个层间绝缘层的三维闪存的剖视图。
参考图4，在本发明的实施例中，如图3所示，为了多个层间绝缘层的每一个，可使用互不相同的物质，且也可将多个层间绝缘层的每一个物理性结构设计为互不相同。在此，物理性结构由多个层间绝缘层每一个的厚度、长度等而被决定。此时，多个层间绝缘层包括最上位层间绝缘层、最下位层间绝缘层和中间层间绝缘层。因此，将多个层间绝缘层每一个的物理性结构设计为互不相同意味着将多个中间层间绝缘层每一个的物理性结构设计为互不相同。
再参考图4，在本发明的实施例中，分别存在于多个电极层410之间的多个层间绝缘层420可包括物质1的层间绝缘层430、物质2的层间绝缘层431、物质3的层间绝缘层432和物质4的层间绝缘层433。此时，物质1的层间绝缘层430、物质2的层间绝缘层431、物质3的层间绝缘层432和物质4的层间绝缘层433每一个的厚度可被决定为互不相同。例如，物质1的层间绝缘层430的厚度可形成为相比物质2的层间绝缘层431、物质3的层间绝缘层432和物质4的层间绝缘层433的厚度更厚，其能使分别施加于多个层间绝缘层420的压力的等级平均。
在图4中虽然通过多个层间绝缘层420每一个厚度的变化对物理性结构的变更进行了说明，但本发明的实施例可包括多种长度、形成在多个层间绝缘层420每一个表面上的图案等的变化。
如此，在本发明的实施例中，虽然建议了不仅按互不相同物质形成而且具有互不相同物理性结构的多个层间绝缘层420，但其并不局限或限定于此，也可建议按同一物质形成且仅具有互不相同物理性结构的多个层间绝缘层420。
图5示出包括具有均一物理性结构且由同一物质形成的多个电极层的三维闪存的剖视图。
参考图5，由于三维闪存的结构问题(例如，三维闪存包含的通道层的电阻率基于位置而变化的问题)，在多个电极层510中流过上层部的电极层的电流密度与流过下层部的电极层的电流密度不同，因此多个电极层150每一个的阈值电压会发生差异。
如此，多个电极层510每一个的阈值电压的差异带来阈值电压分布的扩散，且阈值电压的扩散会成为使存储的数据维持过程和读取过程中的信任度下降的原因。因此，本发明的实施例为了使多个电极层510的每一个实质上具有均一的阈值电压，建议了多个电极层510的材料或物理性结构。此时，与多个电极层510交替配置的多个层间绝缘层520也可具有上述分别实质性适用均一等级的压力的材料或物理性结构。
图6示出根据本发明的实施例具有互不相同的物理性结构且包括由同一物质形成的多个电极层的三维闪存的剖视图。
参考图6，在本发明的实施例中，可设计使多个电极层610每一个的物理性结构互不相同。在此，物理性结构由多个电极层610每一个的厚度、长度等决定。此时，多个电极层610包括最上位电极层、最下位电极层和中间电极层。因此，以下，将多个电极层610每一个的物理性结构设计为互不相同意味着将多个中间电极层每一个的物理性结构设计为互不相同。
例如，多个电极层610可包括具有互不相同厚度的电极层1(620)、电极层2(621)、电极层3(622)和电极层4(623)。此时，电极层1(620)的厚度可形成为相比电极层2(621)、电极层3(622)和电极层4(623)的厚度更厚，其能使多个电极层610每一个的阈值电压平均。
在图6中虽然通过多个电极层610每一个厚度的变化对物理性结构的变更进行了说明，但本发明的实施例可包括多种长度、形成在多个电极层610每一个表面上的图案等的变化。
此时，与多个电极层610交替配置的多个层间绝缘层630也可具有上述分别实质性适用均一等级的压力的材料或物理性结构。
图7示出根据本发明的实施例包括具有互不相同的物理性结构且由互不相同的物质形成的多个电极层的三维闪存的剖视图。
参考图7，在本发明的实施例中，如图6所示，可将多个电极层每一个的物理性结构设计为互不相同，且同时为了多个电极层的每一个，可适用互不相同的物质。
再参考图7，在本发明的实施例中，多个电极层710可包括物质1的电极层720、物质2的电极层721、物质3的电极层722和物质4的电极层723。
在此，在本发明的实施例中，在多个电极层710中为了存在于上层部的电极层，可使用电传导特性相对较弱的材料，为了存在于下层部的电极层，可使用电传导特性相对较好的材料。例如，物质1的电极层720的电传导特性好于物质4的电极层723的电传导特性。因此，多个电极层710每一个的阈值电压可变均一。
此时，与多个电极层710交替配置的多个层间绝缘层730也可具有上述分别实质性适用均一等级的压力的材料或物理性结构。
并且，在本发明的实施例中，虽然建议了具有互不相同物理性结构且按互不相同物质形成的多个电极层710，但其并不局限或限定于此，也可建议具有均一物理性结构且仅按互不相同物质形成的多个电极层710。
图8是示出根据本发明一个实施例的包括三维闪存的存储装置的示图。
参考图8，系统800中存储器810与存储器控制器820连接。此时，存储器810意味着上述三维闪存。存储器810不仅可是NAND闪存，也可是应用本发明思想的NOR闪存。
存储器控制器820为了控制存储器810的动作提供输入信号。
系统例如当是写入存储卡的存储器控制器和存储器的关系时传达主机的命令进而控制输入/输出数据，或基于施加的控制信号控制存储器的多种数据。
这种结构不仅可应用于简单的存储卡而且可应用于不使用存储器的数码设备，从而可适用于携带用数码相机、手机等需要存储器的所有数码设备中。
图9是示出具有均一物理性结构且包括由同一物质形成的多个电极层的三维闪存的结构的示图。
参考图9，三维闪存按具有如下结构的NAND闪存之情况进行了说明，NAND闪存具有如下结构：单元晶体管(cell transistor)串联形成单位串(string)且这种单位串(string)在位线(bit line)与接地线(ground line)之间并联。此时，参考图9a可知，串的长度越长，通道层的电阻增加，施加于位线的读写电流根据通道层流动，电流密度越朝向串的下层部越变弱。以下，在图10中，如图9b所示，对如下试验进行记载：将串中包含的单元的层叠数按10层、30层和50层进行不同的区分，且向上部的单元和下部的单元分别施加10V的程序BIOS，在执行存储数据的读写动作时，确认根据栅压的漏极电流。
图10是示出图9所示的三维闪存中阈值电压分布的图表。
参考图10，可以得知，单元的层叠数为30层时的顶部(top)与底部(bottom)的漏极电流1030、1040相比单元的层叠数为10层时的顶部(top)与底部(bottom)的漏极电流1010、1020减少，且可以得知单元的层叠数为50层时的顶部(top)与底部(bottom)的漏极电流1050、1060相比单元的层叠数为30层时的顶部(top)与底部(bottom)的漏极电流1030、1040减少。
并且，基于单元层叠数的栅压差异如下表1所示。
表1
察看表1可以得知，随着三维NAND闪存的层叠数增加，位于上部的单元和位于下部的单元之间的阈值电压的差异有变大的趋势。也就是说，单元层数小时，基于单元位置的阈值电压的差异甚微，但若单元的层数变大，阈值电压的散布就会扩散。这种结果，尤其，将会降低存储每单元两位以上信息的多层单元(MLC，Multi Level Cell)中所存储的数据读写过程中的信任度。
图11是示出根据多个电极层的每一个厚度的三维闪存中阈值电压分布的图表。
参考图11，通过调整三维闪存的栅层即多个电极层每一个的厚度，比较基于变化之厚度的阈值电压散布。
如a所示，可以得知，当将多个电极层每一个的厚度按40nm固定设定时，多个电极层中上部的电极层和下部的电极层之间的阈值电压1110、1120的差异是0.2082。
并且，如b所示，可以得知，针对多个电极层每一个的厚度，当将上部的电极层按70nm进行设定且将下部的电极层按40nm进行设定，越向上厚度越增加时，多个电极层中上部的电极层和下部的电极层之间的阈值电压1130、1140的差异是0.3918。
并且，如c所示，可以得知，针对多个电极层每一个的厚度，当将上部的电极层按10nm进行设定且将下部的电极层按40nm进行设定，越向上厚度越减小时，多个电极层中上部的电极层和下部的电极层之间的阈值电压1150、1160的差异是-0.2198。
并且，如d所示，可以得知，针对多个电极层每一个的厚度，当将上部的电极层按20nm进行设定且将下部的电极层按40nm进行设定，越向上厚度越减小时，多个电极层中上部的电极层和下部的电极层之间的阈值电压1170、1180的差异是0.0039。
即，可以得知，通过将多个电极层每一个的厚度按朝向下部逐渐变厚而形成，可改善阈值电压散布。因此，正如将多个电极层中第一电极层的厚度相比存在于第一电极层的上层的第二电极层的厚度形成为更厚，通过将多个电极层每一个的物理性结构进行互不相同地设计，可改善多个电极层的阈值电压散布。
如上所述，虽然根据实施例所限定的实施例和附图进行了说明，但对本技术领域具有一般知识的技术人员来说能从上述的记载中进行各种修改和变形。例如，根据与说明的技术中所说明的方法相不同的顺序来进行，和/或根据与说明的系统、结构、装置、电路等构成要素所说明的方法相不同的形态进行结合或组合，或根据其他构成要素或均等物进行替换或置换也可达成适当的效果。
因此，其他具体体现、其他实施例以及与权利要求范围相均等的都属于所述的权利要求所保护的范围。

Claims (13)

1.一种三维闪存，包括：
通道层；
多个电极层，与所述通道层连接，且垂直层叠；和
多个层间绝缘层，与所述通道层连接，且与所述多个电极层交替配置，并且垂直层叠，
其中，所述多个电极层的每一个具有互不相同的物理性结构，或由互不相同的物质形成。
2.如权利要求1所述的三维闪存，其特征在于，所述多个电极层中第一电极层的厚度相比存在于所述第一电极层的上层的第二电极层的厚度形成为更厚。
3.如权利要求1所述的三维闪存，其特征在于，所述多个电极层每一个的长度或形成在所述多个电极层每一个表面上的图案互不相同。
4.如权利要求1所述的三维闪存，其特征在于，所述多个电极层中形成第一电极层的材料相比存在于所述第一电极层的上层的第二电极层的材料具有更优良的电传导特性。
5.如权利要求1所述的三维闪存，其特征在于，所述多个电极层中至少两个电极层由互不相同的物质形成。
6.如权利要求1所述的三维闪存，其特征在于，所述多个电极层的每一个与所述通道层之间配置有层间氧化膜、氧化硅膜和隧道氧化膜。
7.一种三维闪存，包括：
通道层；
多个电极层，与所述通道层连接，且垂直层叠；和
多个层间绝缘层，与所述通道层连接，且与所述多个电极层交替配置，并且垂直层叠，
其中，所述多个层间绝缘层的每一个由互不相同的物质形成或具有互不相同的物理性结构。
8.如权利要求7所述的三维闪存，其特征在于，所述多个层间绝缘层中形成第一层间绝缘层的材料相比存在于所述第一层间绝缘层的上层的第二层间绝缘层的材料具有更强的抗压特性。
9.如权利要求7所述的三维闪存，其特征在于，所述多个层间绝缘层中至少两个层间绝缘层由互不相同的物质形成。
10.如权利要求7所述的三维闪存，其特征在于，所述多个层间绝缘层中第一层间绝缘层的厚度相比存在于所述第一层间绝缘层的上层的第二层间绝缘层的厚度形成为更厚。
11.如权利要求7所述的三维闪存，其特征在于，所述多个层间绝缘层每一个的长度或形成在所述多个层间绝缘层每一个表面上的图案互不相同。
12.如权利要求7所述的三维闪存，其特征在于，所述多个电极层的每一个与所述通道层之间配置有层间氧化膜、氧化硅膜和隧道氧化膜。
13.一种三维闪存，包括：
通道层；
多个电极层，与所述通道层连接，且垂直层叠；和
多个层间绝缘层，与所述通道层连接，且与所述多个电极层交替配置，并且垂直层叠，
其中，所述多个层间绝缘层的每一个由互不相同的物质形成或具有互不相同的物理性结构，且
所述多个电极层的每一个由互不相同的物质形成或具有互不相同的物理性结构。
CN201480074446.7A 2014-01-28 2014-12-31 利用具有不同特征的电极层和/或层间绝缘层的三维闪存及其制造方法 Active CN105940492B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811575987.4A CN110085597B (zh) 2014-01-28 2014-12-31 利用具有不同特征的电极层和/或层间绝缘层的三维闪存

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2014-0010744 2014-01-28
KR20140010744 2014-01-28
KR1020140122650A KR101622036B1 (ko) 2014-01-28 2014-09-16 서로 다른 특성을 갖는 전극층 및/또는 층간 절연층을 이용하는 3차원 플래시 메모리
KR10-2014-0122650 2014-09-16
PCT/KR2014/013095 WO2015115739A1 (ko) 2014-01-28 2014-12-31 서로 다른 특성을 갖는 전극층 및/또는 층간 절연층을 이용하는 3차원 플래시 메모리 및 그 제작 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811575987.4A Division CN110085597B (zh) 2014-01-28 2014-12-31 利用具有不同特征的电极层和/或层间绝缘层的三维闪存

Publications (2)

Publication Number Publication Date
CN105940492A true CN105940492A (zh) 2016-09-14
CN105940492B CN105940492B (zh) 2019-02-01

Family

ID=53885446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480074446.7A Active CN105940492B (zh) 2014-01-28 2014-12-31 利用具有不同特征的电极层和/或层间绝缘层的三维闪存及其制造方法

Country Status (3)

Country Link
US (1) US9922990B2 (zh)
KR (2) KR101622036B1 (zh)
CN (1) CN105940492B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019041906A1 (en) * 2017-08-31 2019-03-07 Yangtze Memory Technologies Co., Ltd. TUNNEL FIELD EFFECT TRANSISTOR NAND DATASED 3D CELL STRUCTURE AND METHOD OF FORMING THE SAME
CN109461741A (zh) * 2017-09-06 2019-03-12 旺宏电子股份有限公司 立体存储器元件及其制作方法
CN110289259A (zh) * 2019-06-27 2019-09-27 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110379812A (zh) * 2019-06-27 2019-10-25 长江存储科技有限责任公司 3d存储器件及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659958B2 (en) * 2015-10-13 2017-05-23 Samsung Elctronics Co., Ltd. Three-dimensional semiconductor memory device
US9947721B2 (en) * 2016-04-01 2018-04-17 Micron Technology, Inc. Thermal insulation for three-dimensional memory arrays
KR102512819B1 (ko) 2016-04-19 2023-03-23 삼성전자주식회사 딜레이 코드를 발생하는 전압 모니터
KR102630925B1 (ko) 2016-09-09 2024-01-30 삼성전자주식회사 적층 구조체를 포함하는 반도체 소자
KR20180046964A (ko) 2016-10-28 2018-05-10 삼성전자주식회사 반도체 메모리 소자
KR102356741B1 (ko) 2017-05-31 2022-01-28 삼성전자주식회사 절연층들을 갖는 반도체 소자 및 그 제조 방법
KR102399462B1 (ko) 2017-07-25 2022-05-18 삼성전자주식회사 수직형 메모리 장치
KR102518371B1 (ko) 2018-02-02 2023-04-05 삼성전자주식회사 수직형 메모리 장치
KR102589791B1 (ko) * 2018-12-31 2023-10-13 에스케이하이닉스 주식회사 3 차원 반도체 소자의 제조를 위한 웨이퍼-레벨 변형 예측 방법
KR20200134577A (ko) 2019-05-22 2020-12-02 삼성전자주식회사 3차원 반도체 메모리 소자
KR102210331B1 (ko) * 2019-06-26 2021-02-01 삼성전자주식회사 비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법
KR102352361B1 (ko) * 2019-12-26 2022-01-18 한양대학교 산학협력단 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법
KR20210099344A (ko) 2020-02-04 2021-08-12 삼성전자주식회사 적층 구조체들을 갖는 반도체 소자들
JP2021150564A (ja) 2020-03-23 2021-09-27 キオクシア株式会社 半導体記憶装置
US11264404B2 (en) 2020-06-17 2022-03-01 Micron Technology, Inc. Microelectronic devices including a varying tier pitch, and related electronic systems and methods
US11398486B2 (en) * 2020-06-17 2022-07-26 Micron Technology, Inc. Microelectronic devices with tier stacks with varied tier thicknesses, and related methods and systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078701A1 (en) * 2008-09-30 2010-04-01 Samsung Electronics Co., Ltd. Three-dimensional microelectronic devices including repeating layer patterns of different thicknesses
US20110065270A1 (en) * 2009-09-15 2011-03-17 Sunil Shim Three-dimensional semiconductor memory device and a method of fabricating the same
US20120276702A1 (en) * 2011-04-27 2012-11-01 Yang Jun-Kyu Method of manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378412B2 (en) * 2010-10-13 2013-02-19 Micron Technology, Inc. Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof
KR101855437B1 (ko) * 2010-12-02 2018-05-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR101916222B1 (ko) * 2011-04-29 2018-11-08 삼성전자 주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20130127791A (ko) 2012-05-15 2013-11-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078701A1 (en) * 2008-09-30 2010-04-01 Samsung Electronics Co., Ltd. Three-dimensional microelectronic devices including repeating layer patterns of different thicknesses
US20110065270A1 (en) * 2009-09-15 2011-03-17 Sunil Shim Three-dimensional semiconductor memory device and a method of fabricating the same
US20120276702A1 (en) * 2011-04-27 2012-11-01 Yang Jun-Kyu Method of manufacturing semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019041906A1 (en) * 2017-08-31 2019-03-07 Yangtze Memory Technologies Co., Ltd. TUNNEL FIELD EFFECT TRANSISTOR NAND DATASED 3D CELL STRUCTURE AND METHOD OF FORMING THE SAME
US10720442B2 (en) 2017-08-31 2020-07-21 Yangtze Memory Technologies Co., Ltd. Tunneling field effect transistor 3D NAND data cell structure and method for forming the same
CN109461741A (zh) * 2017-09-06 2019-03-12 旺宏电子股份有限公司 立体存储器元件及其制作方法
CN109461741B (zh) * 2017-09-06 2021-03-12 旺宏电子股份有限公司 立体存储器元件及其制作方法
CN110289259A (zh) * 2019-06-27 2019-09-27 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110379812A (zh) * 2019-06-27 2019-10-25 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110289259B (zh) * 2019-06-27 2020-09-29 长江存储科技有限责任公司 3d存储器件及其制造方法

Also Published As

Publication number Publication date
KR102105062B1 (ko) 2020-04-27
CN105940492B (zh) 2019-02-01
KR20160055744A (ko) 2016-05-18
KR101622036B1 (ko) 2016-05-19
US20160343728A1 (en) 2016-11-24
KR20150090814A (ko) 2015-08-06
US9922990B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
CN105940492A (zh) 利用具有不同特征的电极层和/或层间绝缘层的三维闪存及其制造方法
US9721668B2 (en) 3D non-volatile memory array with sub-block erase architecture
US8724390B2 (en) Architecture for a 3D memory array
KR102067113B1 (ko) 중간 배선층을 갖는 3차원 플래시 메모리 소자 및 그 제조 방법
CN101015060B (zh) 用于限制浮动栅极之间的交叉耦合的屏蔽板
CN102386188B (zh) 具有二极管于存储串行中的三维阵列存储器架构
US9711520B2 (en) Three dimensional semiconductor memory devices
CN107039451A (zh) 数据储存装置及其驱动方法
US20150098274A1 (en) Cell Array with a Manufacturable Select Gate for a Nonvolatile Semiconductor Memory Device
US9553103B2 (en) Memory cell profiles
CN105453266A (zh) 包含阶梯结构的半导体装置及相关方法
US9177649B2 (en) Flash memory circuit
CN204966056U (zh) 非易失性存储器以及在半导体芯片上的集成电路
US9263143B2 (en) Three dimensional memory device and data erase method thereof
Noh et al. A new metal control gate last process (MCGL process) for high performance DC-SF (dual control gate with surrounding floating gate) 3D NAND flash memory
KR20090070344A (ko) 싱글 폴리형 이이피롬 및 그의 제조 방법
Grossi et al. Reliability of 3D NAND flash memories
KR102142591B1 (ko) 필드 소거 방식을 지원하는 3차원 플래시 메모리 및 그 제조 방법
CN110085597A (zh) 利用具有不同特征的电极层和/或层间绝缘层的三维闪存及其制造方法
US20140084354A1 (en) Flash memory with p-type floating gate
KR20100087806A (ko) 플래시 메모리 소자의 데이터 독출방법
KR20150089757A (ko) 단결정질의 부유 게이트를 갖는 3차원 플래시 메모리 및 그 제조 방법
KR102254032B1 (ko) 정공 주입 소거 방식을 지원하는 3차원 플래시 메모리 및 그 제조 방법
CN103646949B (zh) 浮栅晶体管阵列及其制备方法
US11901008B2 (en) Three-dimensional flash memory and operation method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190418

Address after: Gyeonggi Do Korea Suwon

Patentee after: SAMSUNG ELECTRONICS CO., LTD.

Address before: 222 Shili Road, Chengdong District, Seoul, Korea

Patentee before: Hanyang Hak Won Co., Ltd.