KR102210331B1 - 비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 - Google Patents
비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 Download PDFInfo
- Publication number
- KR102210331B1 KR102210331B1 KR1020190076373A KR20190076373A KR102210331B1 KR 102210331 B1 KR102210331 B1 KR 102210331B1 KR 1020190076373 A KR1020190076373 A KR 1020190076373A KR 20190076373 A KR20190076373 A KR 20190076373A KR 102210331 B1 KR102210331 B1 KR 102210331B1
- Authority
- KR
- South Korea
- Prior art keywords
- layers
- interlayer insulating
- charge storage
- horizontal charge
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000005641 tunneling Effects 0.000 claims abstract description 19
- 230000000694 effects Effects 0.000 claims abstract description 14
- 230000005684 electric field Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 548
- 239000011229 interlayer Substances 0.000 claims description 169
- 239000011810 insulating material Substances 0.000 claims description 27
- 238000000926 separation method Methods 0.000 claims description 11
- 239000002105 nanoparticle Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000002096 quantum dot Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H01L27/11582—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H01L27/11524—
-
- H01L27/11551—
-
- H01L27/1157—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
비대칭 구조를 갖는 수평 저장층 기반 3차원 플래시 메모리 및 그 동작 방법이 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 및 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하고, 상기 복수의 수평 전하 저장층들 각각은, 상기 복수의 수평 전하 저장층들 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 하는 비대칭 구조를 갖는 것을 특징으로 한다.
Description
아래의 실시예들은 3차원 플래시 메모리 및 그 동작 방법에 관한 것으로, 보다 상세하게는, 수평 전하 저장층을 갖는 3차원 플래시 메모리에 대한 기술이다.
플래시 메모리는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, FN 터널링(Fowler-Nordheim tunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.
특히, 플래시 메모리와 관련하여, 최근 반도체 공정 기술의 발달로 인하여 저장 능력이 대용량화되고 있으며, 2차원을 벗어나 수직으로 메모리 셀들이 적층되는 3차원 구조에 대한 연구가 활발히 진행되고 있다.
현재 연구 개발된 3차원 구조의 플래시 메모리는, 수직 방향으로 연장 형성되는 채널층과 채널층을 감싸며 수직 방향으로 연장 형성되는 ONO(Oxide-Nitride-Oxide) 구조의 전하 저장층을 포함하고 있다. 하지만, 상술한 구조의 3차원 플래시 메모리에서는 고집적을 위해 스케일이 다운된 수직 홀 내에 ONO 구조의 전하 저장층이 형성되어야 하기 때문에, 공정 복잡도가 증가하고, ONO 구조의 불균형으로 인해 메모리 셀의 문턱 전압의 균일도가 저하되는 문제가 발생될 수 있다.
이에, 기존의 3차원 플래시 메모리를 나타낸 도 1과 같은 수평 방향으로 형성되는 수평 전하 저장층을 포함하는 구조가 제안되었다. 도 1을 참조하면, 기존의 3차원 플래시 메모리(100)는 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층(110), 적어도 하나의 채널층에 연결되는 복수의 전극층들(120) 및 복수의 전극층들(120, 121) 사이에 교번하며 개재되는 복수의 수평 전하 저장층들(130, 131)을 포함한다.
그러나 수평 전하 저장층을 포함하는 기존의 구조는, 대상 수평 전하 저장층(130)에 대한 프로그램 동작을 수행하기 위해 대상 수평 전하 저장층(130)을 사이에 두는 두 개의 전극층들(120, 121) 모두에 프로그램 전압을 인가해야 하기 때문에, 회로 설계 구현의 복잡도가 증가되는 단점을 가지며, 두 개의 전극층들(120, 121) 모두에 프로그램 전압이 인가됨에 따라 대상 수평 전하 저장층(130)이 아닌 두 개의 전극층들(120, 121)에 다른 방향으로 인접한 나머지 수평 전하 저장층(131)에도 전자가 주입되는 문제가 발생될 수 있다.
따라서, 상기 단점 및 문제를 해결하고 방지하기 위한 수평 전하 저장층에 대한 새로운 구조가 제안될 필요가 있다.
일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조의 전하 저장층을 포함하는 3차원 플래시 메모리가 야기하는 문제점 및 수평 전하 저장층을 포함하는 기존의 구조가 적용된 3차원 플래시 메모리가 갖게 되는 단점과 문제점을 방지하고, 극복 및 해결하는 3차원 플래시 메모리 및 그 동작 방법을 제안한다.
보다 상세하게, 일 실시예들은 복수의 수평 전하 저장층들 각각을 비대칭 구조로 형성하거나, 복수의 수평 전하 저장층들 각각이 내부에 형성된 복수의 층간 절연층들 각각을 비대칭 구조로 형성함으로써, 대상 수평 전하 저장층에 대한 프로그램 동작을 수행하는 과정에서 대상 수평 전하 저장층을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 프로그램 전압을 인가하는 3차원 플래시 메모리 및 그 동작 방법을 제안한다.
일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 및 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하고, 상기 복수의 수평 전하 저장층들 각각은, 상기 복수의 수평 전하 저장층들 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 하는 비대칭 구조를 갖는 것을 특징으로 한다.
일 측면에 따르면, 상기 복수의 수평 전하 저장층들 각각은, 상기 복수의 수평 전하 저장층들 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 복수의 수평 전하 저장층들 각각은, 상기 복수의 수평 전하 저장층들 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층과의 이격 거리가 상기 어느 하나의 대응 전극층을 제외한 나머지 전극층과의 이격 거리보다 상대적으로 가깝게 배치되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및 상기 복수의 층간 절연층들 내부에 각각 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하고, 상기 복수의 층간 절연층들 각각은, 상기 복수의 수평 전하 저장층들 각각에 의해 상부 층간 절연층 및 하부 층간 절연층으로 분할된 채, 상기 복수의 층간 절연층들 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 하는 비대칭 구조를 갖는 것을 특징으로 한다.
일 측면에 따르면, 상기 복수의 층간 절연층들 각각은, 상기 상부 층간 절연층 및 상기 하부 층간 절연층 각각의 두께가 서로 상이한 비대칭 구조를 갖는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 복수의 층간 절연층들 각각은, 상기 상부 층간 절연층 및 상기 하부 층간 절연층 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및 상기 복수의 층간 절연층들 내부에 각각 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하고, 상기 복수의 수평 전하 저장층들 각각 및 상기 복수의 층간 절연층들 각각은, 상기 복수의 수평 전하 저장층들 각각이 내부에 형성된 상기 복수의 층간 절연층들 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 하는 비대칭 구조를 갖는 것을 특징으로 한다.
일 측면에 따르면, 상기 복수의 층간 절연층들 각각은, 상기 복수의 수평 전하 저장층들 각각에 의해 분할된 상부 층간 절연층 및 하부 층간 절연층 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖고, 상기 복수의 수평 전하 저장층들 각각은, 상기 복수의 층간 절연층들 각각에서 상기 상부 층간 절연층 및 상기 하부 층간 절연층 각각의 두께가 서로 상이함에 따라, 상기 복수의 수평 전하 저장층들 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 및 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 복수의 수평 전하 저장층들 중 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층을 사이에 두는 전극층들 중 어느 하나의 대응 전극층-상기 어느 하나의 대응 전극층은 상기 복수의 수평 전하 저장층들 각각이 비대칭 구조를 갖게 됨에 따라 결정됨-에만 프로그램 전압을 인가하는 단계; 및 상기 적어도 하나의 채널층에 접지 전압을 인가하여, 상기 어느 하나의 수평 전하 저장층에 대한 프로그램 동작을 수행하는 단계를 포함한다.
일 측면에 따르면, 상기 어느 하나의 대응 전극층은, 상기 복수의 수평 전하 저장층들 각각이 상기 복수의 수평 전하 저장층들 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖게 됨에 따라 결정되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및 상기 복수의 층간 절연층들 내부에 각각 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 복수의 수평 전하 저장층들 중 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층을 사이에 두는 전극층들 중 어느 하나의 대응 전극층-상기 어느 하나의 대응 전극층은 상기 복수의 수평 전하 저장층들 각각에 의해 상부 층간 절연층 및 하부 층간 절연층으로 분할되는 상기 복수의 층간 절연층들 각각이 비대칭 구조를 갖게 됨에 따라 결정됨-에만 프로그램 전압을 인가하는 단계; 및 상기 적어도 하나의 채널층에 접지 전압을 인가하여, 상기 어느 하나의 수평 전하 저장층에 대한 프로그램 동작을 수행하는 단계를 포함한다.
일 측면에 따르면, 상기 어느 하나의 대응 전극층은, 상기 복수의 층간 절연층들 각각이 상기 상부 층간 절연층 및 상기 하부 층간 절연층 각각의 두께가 서로 상이한 비대칭 구조를 갖게 됨에 따라 결정되는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 어느 하나의 대응 전극층은, 상기 복수의 층간 절연층들 각각이 상기 상부 층간 절연층 및 상기 하부 층간 절연층 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖게 됨에 따라 결정되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및 상기 복수의 층간 절연층들 내부에 각각 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 복수의 수평 전하 저장층들 중 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층을 사이에 두는 전극층들 중 어느 하나의 대응 전극층-상기 어느 하나의 대응 전극층은 상기 복수의 수평 전하 저장층들 각각에 의해 상부 층간 절연층 및 하부 층간 절연층으로 분할되는 상기 복수의 층간 절연층들 각각 및 상기 복수의 수평 전하 저장층들 각각이 비대칭 구조를 갖게 됨에 따라 결정됨-에만 프로그램 전압을 인가하는 단계; 및 상기 적어도 하나의 채널층에 접지 전압을 인가하여, 상기 어느 하나의 수평 전하 저장층에 대한 프로그램 동작을 수행하는 단계를 포함한다.
일 측면에 따르면, 상기 어느 하나의 대응 전극층은, 상기 복수의 층간 절연층들 각각이 상기 복수의 수평 전하 저장층들 각각에 의해 분할된 상부 층간 절연층 및 하부 층간 절연층 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖게 되는 것 및 상기 복수의 수평 전하 저장층들 각각이 상기 복수의 수평 전하 저장층들 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖게 되는 것에 따라 결정됨을 특징으로 할 수 있다.
일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조의 전하 저장층을 포함하는 3차원 플래시 메모리가 야기하는 문제점 및 수평 전하 저장층을 포함하는 기존의 구조가 적용된 3차원 플래시 메모리가 갖게 되는 단점과 문제점을 방지하고, 극복 및 해결하는 3차원 플래시 메모리 및 그 동작 방법을 제안할 수 있다.
보다 상세하게, 일 실시예들은 복수의 수평 전하 저장층들 각각을 비대칭 구조로 형성하거나, 복수의 수평 전하 저장층들 각각이 내부에 형성된 복수의 층간 절연층들 각각을 비대칭 구조로 형성함으로써, 대상 수평 전하 저장층에 대한 프로그램 동작을 수행하는 과정에서 대상 수평 전하 저장층을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 프로그램 전압을 인가하는 3차원 플래시 메모리 및 그 동작 방법을 제안할 수 있다.
도 1은 기존의 3차원 플래시 메모리를 나타낸 단면도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 3은 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 4는 또 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 6은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다.
도 7은 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 8은 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다.
도 9는 또 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 10은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 3은 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 4는 또 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 6은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다.
도 7은 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 8은 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다.
도 9는 또 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 10은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 2를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(200)는, 적어도 하나의 채널층(210), 복수의 전극층들(220) 및 복수의 수평 전하 저장층들(230)을 포함한다.
적어도 하나의 채널층(210)은 기판 상 수직 방향으로 연장 형성되어, 복수의 전극층들(220)의 인가 전압에 따른 전하를 공급하는 역할을 한다. 따라서, 적어도 하나의 채널층(210)은 단결정 실리콘 또는 다결정 실리콘과 같은 반도체 물질로 형성될 수 있으며, 내부가 빈 튜브 형태로 형성되어 내부에 매립막(미도시)을 더 포함할 수 있다. 그러나 적어도 하나의 채널층(210)은 이에 제한되거나 한정되지 않고 도면과 같이 내부가 비어있지 않은 원기둥 형태로 형성될 수 있다.
이러한 적어도 하나의 채널층(210)은 수직 방향으로 연장 형성되는 가운데 내부가 빈 튜브 형태의 적어도 하나의 터널링 절연막(240)에 의해 둘러싸일 수 있다. 적어도 하나의 터널링 절연막(240)은 고유전율(High-k) 특성을 갖는 절연 물질(일례로 Al2O3, HfO2, TiO2, La2O5, BaZrO3, Ta2O5, ZrO2, Gd2O3 또는 Y2O3와 같은 절연 물질)로 구성될 수 있다. 그러나 이에 제한되거나 한정되지 않고, 적어도 하나의 터널링(240)은 3차원 플래시 메모리(200)에서 생략될 수도 있다.
복수의 전극층들(220)은 적어도 하나의 채널층(210)에 연결되도록 수평 방향으로 연장 형성되며, 적어도 하나의 채널층(210)에 전압을 인가하는 역할을 한다. 이 때, 복수의 전극층들(220) 각각은 도전성 물질층으로 형성될 수 있다. 일례로, 도전성 물질층은 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Cu(구리) 또는 Au(금) 중 적어도 하나를 포함할 수 있다.
이하, 복수의 전극층들(220)이 적어도 하나의 채널층(210)과 연결된다는 것은, 도면과 같이 같이 복수의 전극층들(220)과 적어도 하나의 채널층(210) 사이에 배치되는 적어도 하나의 터널링 절연막(240) 및 복수의 게이트 절연막들(미도시)을 통해 간접적으로 연결되는 것은 물론 복수의 전극층들(220)이 적어도 하나의 채널층(210)과 직접적으로 연결되는 것 모두를 의미할 수 있다.
여기서, 복수의 게이트 절연막들(미도시)은, 복수의 전극층들(220)과 적어도 하나의 터널링 절연막(240) 사이에 형성되어, 복수의 전극층들(220)과 적어도 하나의 채널층(210) 사이의 거리를 증가시켜, 복수의 전극층들(220)에서 인가되는 전계에 의한 적어도 하나의 채널층(210)의 오작동을 방지할 수 있다. 보다 상세하게, 복수의 게이트 절연막들 각각은, 적어도 하나의 터널링 절연막(240)의 두께보다 두꺼운 두께로 형성되어, 적어도 하나의 채널층(210)으로부터 복수의 전극층들(220)로 전하가 이동되는 터널링을 방지할 수 있다.
복수의 수평 전하 저장층들(230)은 복수의 전극층들(220) 사이에 교번하여 개재되며 수평 방향으로 연장 형성된 채, 복수의 전극층들(220)에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 적어도 하나의 채널층(210)으로부터 이동되는 전하를 저장하는 데이터 저장 기능을 갖는다.
이처럼 복수의 수평 전하 저장층들(230)이 수평 방향으로 연장 형성되는 가운데 데이터 저장 기능을 확보하기 때문에, 일 실시예에 따른 3차원 플래시 메모리(200)는 수직 방향으로 연장 형성되는 전하 저장층을 포함하는 3차원 플래시 메모리가 야기하는 문제(메모리 셀의 문턱 전압의 균일도가 저하되는 문제)와, 단일 구조의 전극층 및 수평 전하 저장층을 포함하는 기존의 구조가 적용된 3차원 플래시 메모리가 갖게 되는 단점(소거 동작의 효율이 낮은 단점)을 해결할 수 있다.
이 때, 복수의 수평 전하 저장층들(230) 각각은 양자점 형태 또는 특정 막질 형태를 가질 수 있다. 예를 들어, 복수의 수평 전하 저장층들(230) 각각은 반도체 물질, 금속 물질 또는 자성 물질 중 적어도 하나를 포함하는 나노 입자의 양자점 형태를 가질 수 있다. 복수의 수평 전하 저장층들(230) 각각이 반도체 물질의 나노 입자로 구성되는 경우 이를 형성하는 양자점은 C, Si, SiGe, SiN, GaN 또는 ZnO의 나노 입자로 구성될 수 있으며, 복수의 수평 전하 저장층들(230) 각각이 금속 물질 또는 자성 물질의 나노 입자로 구성되는 경우, 이를 형성하는 양자점은 W, Co, Ti 또는 Pd의 나노 입자로 구성될 수 있다. 다른 예를 들면, 복수의 수평 전하 저장층들(230) 각각은 실리콘 질화물 또는 다결정 실리콘 중 적어도 하나를 포함하는 막질 형태일 수 있다.
특히, 복수의 수평 전하 저장층들(230) 각각은, 복수의 수평 전하 저장층들(230) 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 하는 비대칭 구조를 갖는 것을 특징으로 한다.
여기서, 복수의 수평 전하 저장층들(230) 각각이 갖는 비대칭 구조는, 복수의 수평 전하 저장층들(230) 각각이 복수의 수평 전하 저장층들(230) 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 구조를 의미한다. 일례로, 복수의 수평 전하 저장층들(230) 각각은 복수의 수평 전하 저장층들(230) 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층과의 이격 거리가 어느 하나의 대응 전극층을 제외한 나머지 전극층과의 이격 거리보다 상대적으로 가깝게 배치되는 구조를 가질 수 있다.
이에, 두 개의 전극층들 중 프로그램 전압이 인가되는 어느 하나의 대응 전극층은, 복수의 수평 전하 저장층들(230) 각각이 갖는 비대칭 구조에 의해(보다 상세하게는, 두 개의 전극층들과의 이격 거리들에 의해) 결정될 수 있다. 예컨대, 두 개의 전극층들 중 이격 거리가 짧은 어느 하나의 전극층이 프로그램 전압이 인가될 어느 하나의 대응 전극층으로 결정될 수 있다.
예를 들어, 복수의 수평 전하 저장층들(230) 중 어느 하나의 수평 전하 저장층(231)에 대한 프로그램 동작은, 수평 전하 저장층(231)을 사이에 두는 두 개의 전극층들(221, 222) 중 이격 거리들(223, 224)에서 짧은 이격 거리(223)를 갖는 어느 하나의 전극층(221)이 어느 하나의 대응 전극층으로 결정됨에 따라, 어느 하나의 대응전극층(221)에만 프로그램 전압이 인가되어 수행될 수 있다.
이처럼 프로그램 대상이 되는 수평 전하 저장층(231)에 대한 프로그램 동작이 어느 하나의 대응 전극층(221)에만 프로그램 전압이 인가됨에 따라 수행되기 때문에, 수평 전하 저장층(231)을 사이에 두는 두 개의 전극층들(221, 222) 모두에 프로그램 전압이 인가되어야 하는 기존 기술에 비해 회로 설계 구현의 복잡도가 현저히 낮아질 수 있으며, 두 개의 전극층들(221, 222)에 다른 방향으로 인접한 나머지 수평 전하 저장층(232)에도 전자가 유입되는 문제가 미연에 방지될 수 있다.
이와 같은 복수의 수평 전하 저장층들(230) 각각은 도면과 같이 복수의 층간 절연층들(250) 각각의 내부에 수평 방향으로 연장 형성될 수 있다. 그러나 복수의 수평 전하 저장층들(230) 각각은 반드시 복수의 층간 절연층들(250) 각각의 내부에 형성될 필요가 없기 때문에, 이에 제한되거나 한정되지는 않는다.
여기서, 복수의 층간 절연층들(250) 각각은 복수의 전극층들(220)을 서로 절연시키고 이격시키도록 고유전율(High-k) 특성을 갖는 절연 물질(일례로 Al2O3, HfO2, TiO2, La2O5, BaZrO3, Ta2O5, ZrO2, Gd2O3 또는 Y2O3와 같은 절연 물질)로 형성될 수 있다.
그리고 복수의 수평 전하 저장층들(230) 각각이 복수의 수평 전하 저장층들(230) 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖기 위해서, 복수의 층간 절연층들(250) 각각은 복수의 수평 전하 저장층들(230)에 의해 분할된 상부 층간 절연층(251) 및 하부 층간 절연층(252) 각각의 두께가 서로 상이한 비대칭 구조를 가질 수 있다.
일례로, 복수의 층간 절연층들(250) 중 수평 전하 저장층(231)이 내부에 형성되는 어느 하나의 층간 절연층은, 상부 층간 절연층과 하부 층간 절연층 각각의 두께가 서로 상이한 비대칭 구조를 가짐에 따라, 수평 전하 저장층(231)이 두 개의 전극층들(221, 222)과 서로 상이한 이격 거리들(223, 224)을 갖게 할 수 있다. 더 구체적인 예를 들면, 복수의 층간 절연층들(250) 중 수평 전하 저장층(231)이 내부에 형성되는 층간 절연층이 얇은 두께의 상부 층간 절연층과 두꺼운 두께의 하부 층간 절연층으로 구성되는 비대칭 구조를 갖게 됨에 따라, 수평 전하 저장층(231)은 상부 층간 절연층(251)의 두께에 해당되는 어느 하나의 대응 전극층(221)과의 이격 거리(223)가 하부 층간 절연층(252)의 두께에 해당되는 나머지 전극층(222)과의 이격거리(224)보다 짧아질 수 있다.
따라서, 복수의 수평 전하 저장층들(230) 각각이 복수의 수평 전하 저장층들(230) 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 하는 비대칭 구조(복수의 수평 전하 저장층들(230) 각각으로부터 복수의 수평 전하 저장층들(230) 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조)를 갖는 것은, 복수의 층간 절연층들(250) 각각이 복수의 층간 절연층들(250) 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 하는 비대칭 구조(복수의 층간 절연층들(250) 각각이 상부 층간 절연층(251) 및 하부 층간 절연층(252) 각각의 두께가 서로 상이한 비대칭 구조)를 갖는 것을 의미할 수 있다.
즉, 이상 설명된 복수의 수평 전하 저장층들(230) 각각이 복수의 수평 전하 저장층들(230) 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖는 경우의 3차원 플래시 메모리(200)는, 복수의 층간 절연층들(250) 각각이 상부 층간 절연층(251) 및 하부 층간 절연층(252) 각각의 두께가 서로 상이한 비대칭 구조를 갖는 경우의 3차원 플래시 메모리를 의미할 수 있다.
물론, 복수의 층간 절연층들(250) 각각이 갖는 비대칭 구조는 설명된 것처럼 상부 층간 절연층(251) 및 하부 층간 절연층(252) 각각의 두께가 서로 상이한 구조 이외에도 상부 층간 절연층(251) 및 하부 층간 절연층(252) 각각을 형성하는 절연 물질이 서로 다른 구조를 포함할 수도 있다. 이에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다.
이상 설명된 바와 같은 일 실시예에 따른 3차원 플래시 메모리(200)의 프로그램 동작 방법에 대한 상세한 설명은 도 5 내지 6을 참조하여 기재하기로 한다.
도 3은 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 3을 참조하면, 다른 일 실시예에 따른 3차원 플래시 메모리(300)는 도 2를 참조하여 상술된 3차원 플래시 메모리와 동일한 기능을 갖는 동일한 구성요소들을 포함하고 있으나, 복수의 수평 전하 저장층들(310)이 아닌 복수의 층간 절연층들(320) 각각이 비대칭 구조를 갖는다는 점, 특히 복수의 층간 절연층들(320) 각각에서 상부 층간 절연층(321) 및 하부 층간 절연층(322) 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖는다는 점에서 차별화 된다. 이하, 상부 층간 절연층(321) 및 하부 층간 절연층(322) 각각을 형성하는 절연 물질이 서로 다르다는 것은, 상부 층간 절연층(321)을 형성하는 절연 물질과 하부 층간 절연층(322)을 형성하는 절연 물질이 서로 다른 원소로 구성되는 것은 물론, 동일한 원소로 구성된 채 서로 다른 조성비율을 갖고 혼합되는 것을 포함하는 개념이다.
즉, 다른 일 실시예에 따른 3차원 플래시 메모리(300)에서 복수의 층간 절연층들(320) 각각은, 복수의 수평 전하 저장층들(310) 각각에 의해 상부 층간 절연층(321) 및 하부 층간 절연층(322)으로 분할된 채, 복수의 층간 절연층들(320) 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 상부 층간 절연층(321) 및 하부 층간 절연층(322) 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖는 것을 특징으로 한다.
예를 들어, 복수의 수평 전하 저장층들(230) 중 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층(311)에서, 수평 전하 저장층(311)을 사이에 두는 두 개의 전극층들(330, 331)과의 이격 거리들(332, 333)이 동일하더라도 수평 전하 저장층(311)과 두 개의 전극층들(330, 331) 사이들을 채우는 상부 층간 절연층(321) 및 하부 층간 절연층(322) 각각을 형성하는 절연 물질이 서로 다름에 따라, 프린징 필드가 형성되는 강도가 달라지게 되고 이에 응답하여 프린징 필드가 형성되는 강도가 센 상부 층간 절연층(321)에 인접한 어느 하나의 전극층(330)이 프로그램 전압이 인가될 어느 하나의 대응 전극층(330)으로 결정될 수 있다.
따라서, 다른 일 실시예에 따른 3차원 플래시 메모리(300) 역시 도 2를 참조하여 상술된 3차원 플래시 메모리와 동일한 장점 및 효과를 갖게 될 수 있다.
이상 설명된 바와 같은 다른 일 실시예에 따른 3차원 플래시 메모리(300)의 프로그램 동작 방법에 대한 상세한 설명은 도 7 내지 8을 참조하여 기재하기로 한다.
또한, 이상 복수의 층간 절연층들(320) 각각이 상부 층간 절연층(321) 및 하부 층간 절연층(322) 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖게 됨에 따라, 상부 층간 절연층(321) 및 하부 층간 절연층(322) 각각의 두께가 동일한 경우로 설명되었으나, 이에 제한되거나 한정되지 않고 상부 층간 절연층(321) 및 하부 층간 절연층(322) 각각 서로 상이한 경우도 제시될 수 있다. 이에 대한 상세한 설명은 도 4를 참조하여 기재하기로 한다.
도 4는 또 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 4를 참조하면, 또 다른 일 실시예에 따른 3차원 플래시 메모리(400)는 도 2를 참조하여 상술된 3차원 플래시 메모리와 동일한 기능을 갖는 동일한 구성요소들을 포함하고 있으면서, 도 2를 참조하여 상술된 복수의 수평 전하 저장층들(410) 각각의 비대칭 구조와 도 3을 참조하여 상술된 복수의 층간 절연층들(420) 각각의 비대칭 구조가 모두 적용되었다는 점에서 차별화된다.
즉, 또 다른 일 실시예에 따른 3차원 플래시 메모리(400)에서 복수의 층간 절연층들(410) 각각이 복수의 수평 전하 저장층들(420)에 의해 분할된 상부 층간 절연층(411) 및 하부 층간 절연층(412) 각각의 두께가 서로 상이한 비대칭 구조를 갖게 됨에 따라, 복수의 수평 전하 저장층들(420) 각각은 복수의 수평 전하 저장층들(420) 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖게 되고, 추가적으로 복수의 층간 절연층들(410) 각각은 상부 층간 절연층(411) 및 하부 층간 절연층(412) 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖게 될 수 있다.
따라서, 또 다른 일 실시예에 따른 3차원 플래시 메모리(400) 역시 도 2를 참조하여 상술된 3차원 플래시 메모리와 동일한 장점 및 효과를 갖게 될 수 있다.
이상 설명된 바와 같은 또 다른 일 실시예에 따른 3차원 플래시 메모리(400)의 프로그램 동작 방법에 대한 상세한 설명은 도 9 내지 10을 참조하여 기재하기로 한다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이고, 도 6은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다. 이하, 설명되는 프로그램 동작의 주체는 3차원 플래시 메모리로서, 도 2를 참조하여 상술된 3차원 플래시 메모리에 해당될 수 있다.
도 5 내지 6을 참조하면, 단계(S510)에서 3차원 플래시 메모리(600)는, 복수의 수평 전하 저장층들(610) 중 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층(611)을 사이에 두는 전극층들(620, 621) 중 어느 하나의 대응 전극층(620)에만 프로그램 전압을 인가한다.
이 때, 어느 하나의 대응 전극층(620)은 복수의 수평 전하 저장층들(610) 각각이 비대칭 구조를 갖게 됨에 따라 결정된다. 보다 상세하게, 도 2를 참조하여 상술된 바와 같이, 복수의 수평 전하 저장층들(610) 각각이 복수의 수평 전하 저장층들(610) 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖게 됨에 따라, 어느 하나의 대응 전극층(620)이 결정될 수 있다.
도 2를 참조하여 전술되었지만, 복수의 수평 전하 저장층들(610) 각각이 복수의 수평 전하 저장층들(610) 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖기 위해서는, 복수의 수평 전하 저장층들(610)이 각각 내부에 형성되는 복수의 층간 절연층들(630) 각각이 복수의 수평 전하 저장층들(610)에 의해 분할된 상부 층간 절연층(631) 및 하부 층간 절연층(632) 각각의 두께가 서로 상이한 비대칭 구조를 가져야 한다. 따라서, 어느 하나의 대응 전극층(620)은 복수의 층간 절연층들(630) 각각이 상부 층간 절연층(631) 및 하부 층간 절연층(632) 각각의 두께가 서로 상이한 비대칭 구조를 갖게 됨에 따라 결정될 수 있다.
그 후, 단계(S520)에서 3차원 플래시 메모리(600)는 적어도 하나의 채널층(640)에 접지 전압을 인가하여, 어느 하나의 수평 전하 저장층(611)에 대한 프로그램 동작을 수행한다.
예를 들어, 3차원 플래시 메모리(600)는, 단계(S510)에서 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층(611)을 사이에 두는 전극층들(620, 621) 중 프로그램 전압인 20V를 인가할 어느 하나의 대응 전극층(620)을 복수의 수평 전하 저장층들(610) 각각의 비대칭 구조를 기초로 결정하여, 결정된 어느 하나의 대응 전극층(620)에 프로그램 전압 20V를 인가한 뒤, 단계(S520)에서 적어도 하나의 채널층(640)에 접지 전압을 인가함으로써, 어느 하나의 대응 전극층(620)의 측면으로 프린징 필드를 형성하여, 프린징 필드에 의해 적어도 하나의 채널층(640)의 전하를 어느 하나의 수평 전하 저장층(611)으로 이동 및 포집시켜 프로그램 동작을 수행할 수 있다.
도 7은 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이고, 도 8은 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다. 이하, 설명되는 프로그램 동작의 주체는 3차원 플래시 메모리로서, 도 3을 참조하여 상술된 3차원 플래시 메모리에 해당될 수 있다.
도 7 내지 8을 참조하면, 단계(S710)에서 3차원 플래시 메모리(800)는, 복수의 수평 전하 저장층들(810) 중 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층(811)을 사이에 두는 전극층들(820, 821) 중 어느 하나의 대응 전극층(820)에만 프로그램 전압을 인가한다.
이 때, 어느 하나의 대응 전극층(820)은 복수의 수평 전하 저장층들(810)이 각각 내부에 형성되는 복수의 층간 절연층들(830) 각각이 비대칭 구조를 갖게 됨에 따라 결정된다. 보다 상세하게, 도 3을 참조하여 상술된 바와 같이, 복수의 층간 절연층들(830) 각각이 복수의 수평 전하 저장층들(810)에 의해 분할된 상부 층간 절연층(831) 및 하부 층간 절연층(832) 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖게 됨에 따라, 어느 하나의 대응 전극층(820)이 결정될 수 있다.
그 후, 단계(S720)에서 3차원 플래시 메모리(800)는 적어도 하나의 채널층(840)에 접지 전압을 인가하여, 어느 하나의 수평 전하 저장층(811)에 대한 프로그램 동작을 수행한다.
예를 들어, 3차원 플래시 메모리(800)는, 단계(S710)에서 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층(811)을 사이에 두는 전극층들(820, 821) 중 프로그램 전압인 20V를 인가할 어느 하나의 대응 전극층(820)을 복수의 층간 절연층들(830) 각각의 비대칭 구조를 기초로 결정하여, 결정된 어느 하나의 대응 전극층(820)에 프로그램 전압 20V를 인가한 뒤, 단계(S720)에서 적어도 하나의 채널층(840)에 접지 전압을 인가함으로써, 어느 하나의 대응 전극층(820)의 측면으로 프린징 필드를 형성하여, 프린징 필드에 의해 적어도 하나의 채널층(840)의 전하를 어느 하나의 수평 전하 저장층(811)으로 이동 및 포집시켜 프로그램 동작을 수행할 수 있다.
도 9는 또 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이고, 도 10은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다. 이하, 설명되는 프로그램 동작의 주체는 3차원 플래시 메모리로서, 도 4를 참조하여 상술된 3차원 플래시 메모리에 해당될 수 있다.
도 9 내지 10을 참조하면, 단계(S910)에서 3차원 플래시 메모리(1000)는, 복수의 수평 전하 저장층들(1010) 중 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층(1011)을 사이에 두는 전극층들(1020, 1021) 중 어느 하나의 대응 전극층(1020)에만 프로그램 전압을 인가한다.
이 때, 어느 하나의 대응 전극층(1020)은 복수의 수평 전하 저장층들(1010) 각각 및 복수의 층간 절연층들(1030) 각각이 비대칭 구조를 갖게 됨에 따라 결정된다. 보다 상세하게, 도 2를 참조하여 상술된 바와 같이, 복수의 수평 전하 저장층들(1010) 각각이 복수의 수평 전하 저장층들(1010) 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖고(복수의 층간 절연층들(1030) 각각이 상부 층간 절연층(1031) 및 하부 층간 절연층(1032) 각각의 두께가 서로 상이한 비대칭 구조를 갖고), 복수의 층간 절연층들(1030) 각각이 복수의 수평 전하 저장층들(1010)에 의해 분할된 상부 층간 절연층(1031) 및 하부 층간 절연층(1032) 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖게 됨에 따라, 어느 하나의 대응 전극층(1020)이 결정될 수 있다.
그 후, 단계(S920)에서 3차원 플래시 메모리(1000)는 적어도 하나의 채널층(1040)에 접지 전압을 인가하여, 어느 하나의 수평 전하 저장층(1011)에 대한 프로그램 동작을 수행한다.
예를 들어, 3차원 플래시 메모리(1000)는, 단계(S910)에서 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층(1011)을 사이에 두는 전극층들(1020, 1021) 중 프로그램 전압인 20V를 인가할 어느 하나의 대응 전극층(1020)을 복수의 수평 전하 저장층들(1010) 각각의 비대칭 구조 및 복수의 층간 절연층들(1030) 각각의 비대칭 구조를 기초로 결정하여, 결정된 어느 하나의 대응 전극층(1020)에 프로그램 전압 20V를 인가한 뒤, 단계(S920)에서 적어도 하나의 채널층(1040)에 접지 전압을 인가함으로써, 어느 하나의 대응 전극층(1020)의 측면으로 프린징 필드를 형성하여, 프린징 필드에 의해 적어도 하나의 채널층(1040)의 전하를 어느 하나의 수평 전하 저장층(1011)으로 이동 및 포집시켜 프로그램 동작을 수행할 수 있다.
이상, 도 5 내지 10을 참조하여 3차원 플래시 메모리의 프로그램 동작이 설명되었으나, 소거 동작 및 판독 동작의 경우 기존의 수평 전하 저장층을 갖는 3차원 플래시 메모리의 동작들과 동일하게 수행될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Claims (15)
- 삭제
- 삭제
- 삭제
- 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층;
상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들;
상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및
상기 복수의 층간 절연층들 내부에 각각 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들
을 포함하고,
상기 복수의 층간 절연층들 각각은,
상기 복수의 수평 전하 저장층들 각각에 의해 상부 층간 절연층 및 하부 층간 절연층으로 분할된 채, 상기 복수의 층간 절연층들 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 하는 비대칭 구조를 가지고,
상기 상부 층간 절연 층들은 서로 동일한 두께를 가지고,
상기 하부 층간 절연 층들은 서로 동일한 두께를 가지고,
상기 상부 층간 절연 층들 각각의 두께는 상기 하부 층간 절연 층들 각각의 두께와 상이한 것을 특징으로 하는 3차원 플래시 메모리. - 삭제
- 제4항에 있어서,
상기 복수의 층간 절연층들 각각은,
상기 상부 층간 절연층 및 상기 하부 층간 절연층 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖는 것을 특징으로 하는 3차원 플래시 메모리. - 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층;
상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들;
상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및
상기 복수의 층간 절연층들 내부에 각각 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들
을 포함하고,
상기 복수의 수평 전하 저장층들 각각 및 상기 복수의 층간 절연층들 각각은,
상기 복수의 수평 전하 저장층들 각각이 내부에 형성된 상기 복수의 층간 절연층들 각각을 사이에 두는 두 개의 전극층들 중 어느 하나의 대응 전극층에만 인가되는 프로그램 전압에 의해 프로그램 동작이 수행되도록 하는 비대칭 구조를 가지고,
상기 복수의 층간 절연층들 각각은,
상기 복수의 수평 전하 저장층들 각각에 의해 상부 층간 절연층들 및 하부 층간 절연층들로 분할되고,
상기 상부 층간 절연 층들은 서로 동일한 절연 물질을 포함하고,
상기 하부 층간 절연 층들은 서로 동일한 절연 물질을 포함하고,
상기 상부 층간 절연 층들 각각은 상기 하부 층간 절연 층들 각각과 상이한 절연 물질을 포함하는 것을 특징으로 하는 3차원 플래시 메모리. - 제7항에 있어서,
상기 복수의 수평 전하 저장층들 각각은,
상기 복수의 층간 절연층들 각각에서 상기 상부 층간 절연층 및 상기 하부 층간 절연층 각각의 두께가 서로 상이함에 따라, 상기 복수의 수평 전하 저장층들 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖는 것을 특징으로 하는 3차원 플래시 메모리. - 삭제
- 삭제
- 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및 상기 복수의 층간 절연층들 내부에 각각 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법에 있어서,
상기 복수의 수평 전하 저장층들 중 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층을 사이에 두는 전극층들 중 어느 하나의 대응 전극층-상기 어느 하나의 대응 전극층은 상기 복수의 수평 전하 저장층들 각각에 의해 상부 층간 절연층 및 하부 층간 절연층으로 분할되는 상기 복수의 층간 절연층들 각각이 비대칭 구조를 갖게 됨에 따라 결정됨-에만 프로그램 전압을 인가하는 단계; 및
상기 적어도 하나의 채널층에 접지 전압을 인가하여, 상기 어느 하나의 수평 전하 저장층에 대한 프로그램 동작을 수행하는 단계를 포함하고,
상기 상부 층간 절연 층들은 서로 동일한 두께를 가지고,
상기 하부 층간 절연 층들은 서로 동일한 두께를 가지고,
상기 상부 층간 절연 층들 각각의 두께가 상기 하부 층간 절연 층들 각각의 두께와 상이한 비대칭 구조를 갖게 됨에 따라 상기 어느 하나의 대응 전극층이 결정되는 3차원 플래시 메모리의 프로그램 동작 방법. - 삭제
- 제11항에 있어서,
상기 어느 하나의 대응 전극층은,
상기 복수의 층간 절연층들 각각이 상기 상부 층간 절연층 및 상기 하부 층간 절연층 각각을 형성하는 절연 물질이 서로 다른 비대칭 구조를 갖게 됨에 따라 결정되는 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법. - 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및 상기 복수의 층간 절연층들 내부에 각각 수평 방향으로 연장 형성된 채, 상기 복수의 전극층들에 인가되는 전압으로 인한 전계의 프린징 효과로 발생되는 FN 터널링을 이용하여, 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법에 있어서,
상기 복수의 수평 전하 저장층들 중 프로그램 동작의 대상이 되는 어느 하나의 수평 전하 저장층을 사이에 두는 전극층들 중 어느 하나의 대응 전극층-상기 어느 하나의 대응 전극층은 상기 복수의 수평 전하 저장층들 각각에 의해 상부 층간 절연층 및 하부 층간 절연층으로 분할되는 상기 복수의 층간 절연층들 각각 및 상기 복수의 수평 전하 저장층들 각각이 비대칭 구조를 갖게 됨에 따라 결정됨-에만 프로그램 전압을 인가하는 단계; 및
상기 적어도 하나의 채널층에 접지 전압을 인가하여, 상기 어느 하나의 수평 전하 저장층에 대한 프로그램 동작을 수행하는 단계를 포함하고,
상기 복수의 층간 절연층들 각각은,
상기 복수의 수평 전하 저장층들 각각에 의해 상부 층간 절연층들 및 하부 층간 절연층들로 분할되고,
상기 상부 층간 절연 층들은 서로 동일한 절연 물질을 포함하고,
상기 하부 층간 절연 층들은 서로 동일한 절연 물질을 포함하고,
상기 상부 층간 절연 층들 각각은 상기 하부 층간 절연 층들 각각과 상이한 절연 물질을 포함하는 비대칭 구조를 갖게 됨에 따라 상기 어느 하나의 대응 전극층이 결정되는 3차원 플래시 메모리의 프로그램 동작 방법. - 제14항에 있어서,
상기 어느 하나의 대응 전극층은,
상기 복수의 수평 전하 저장층들 각각이 상기 복수의 수평 전하 저장층들 각각을 사이에 두는 두 개의 전극층들과의 이격 거리들이 서로 상이한 비대칭 구조를 갖게 되는 것에 따라 결정됨을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190076373A KR102210331B1 (ko) | 2019-06-26 | 2019-06-26 | 비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190076373A KR102210331B1 (ko) | 2019-06-26 | 2019-06-26 | 비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210002370A KR20210002370A (ko) | 2021-01-08 |
| KR102210331B1 true KR102210331B1 (ko) | 2021-02-01 |
Family
ID=74127749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190076373A KR102210331B1 (ko) | 2019-06-26 | 2019-06-26 | 비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102210331B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102521776B1 (ko) * | 2020-12-15 | 2023-04-14 | 한양대학교 산학협력단 | 수평 전하 저장층 기반의 3차원 플래시 메모리 |
| KR102521775B1 (ko) * | 2020-12-15 | 2023-04-14 | 한양대학교 산학협력단 | 수평 전하 저장층 기반 3차원 플래시 메모리 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101515673B1 (ko) * | 2011-06-13 | 2015-05-04 | 한양대학교 산학협력단 | 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101498676B1 (ko) * | 2008-09-30 | 2015-03-09 | 삼성전자주식회사 | 3차원 반도체 장치 |
| KR101688604B1 (ko) * | 2010-07-05 | 2016-12-23 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| US9224474B2 (en) * | 2013-01-09 | 2015-12-29 | Macronix International Co., Ltd. | P-channel 3D memory array and methods to program and erase the same at bit level and block level utilizing band-to-band and fowler-nordheim tunneling principals |
| KR101622036B1 (ko) * | 2014-01-28 | 2016-05-19 | 한양대학교 산학협력단 | 서로 다른 특성을 갖는 전극층 및/또는 층간 절연층을 이용하는 3차원 플래시 메모리 |
-
2019
- 2019-06-26 KR KR1020190076373A patent/KR102210331B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101515673B1 (ko) * | 2011-06-13 | 2015-05-04 | 한양대학교 산학협력단 | 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법 |
Non-Patent Citations (1)
| Title |
|---|
| H.J.Yang, et al., Programming characteristics on three-dimensional NAND flash structure using edge fringing field effect |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210002370A (ko) | 2021-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9589982B1 (en) | Structure and method of operation for improved gate capacity for 3D NOR flash memory | |
| US8907398B2 (en) | Gate structure in non-volatile memory device | |
| KR101515673B1 (ko) | 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법 | |
| KR102210331B1 (ko) | 비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 | |
| CN111968987B (zh) | 三维存储器及其制造方法 | |
| KR102193690B1 (ko) | 수평 전하 저장층을 갖는 3차원 플래시 메모리 및 그 동작 방법 | |
| US9691907B1 (en) | Non-volatile memory device and manufacturing method thereof | |
| KR102390136B1 (ko) | 기판 트렌치들 내의 플로팅 게이트들을 갖는 트윈 비트 비휘발성 메모리 셀들 | |
| US9812398B2 (en) | Semiconductor memory device having memory cells provided in a height direction | |
| KR102352361B1 (ko) | 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 | |
| KR102578436B1 (ko) | Igzo 채널층의 컨택트 저항을 개선하는 3차원 플래시 메모리 | |
| KR20220101282A (ko) | 헤테로 접합이 적용된 3차원 플래시 메모리 및 그 제조 방법 | |
| CN109003987A (zh) | 存储器元件及其制作方法 | |
| CN104392997B (zh) | 阶梯型垂直栅nand及其形成方法 | |
| KR102521775B1 (ko) | 수평 전하 저장층 기반 3차원 플래시 메모리 및 그 제조 방법 | |
| KR102521776B1 (ko) | 수평 전하 저장층 기반의 3차원 플래시 메모리 | |
| KR102493068B1 (ko) | 듀얼 게이트 구조의 3차원 플래시 메모리 및 그 동작 방법 | |
| KR102605706B1 (ko) | 테이퍼드 채널 효과를 완화하기 위한 3차원 플래시 메모리 및 그 제조 방법 | |
| KR102207214B1 (ko) | 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법 | |
| KR102245256B1 (ko) | 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법 | |
| KR102578437B1 (ko) | 개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법 | |
| KR102578390B1 (ko) | 에어 갭을 포함하는 3차원 플래시 메모리 및 그 제조 방법 | |
| KR102210326B1 (ko) | U자 형태의 BICs 구조가 적용된 3차원 플래시 메모리 및 그 동작 방법 | |
| KR102174334B1 (ko) | Cop가 적용된 3차원 플래시 메모리 | |
| KR102207215B1 (ko) | 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |