KR102352361B1 - 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 - Google Patents

수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 Download PDF

Info

Publication number
KR102352361B1
KR102352361B1 KR1020190174713A KR20190174713A KR102352361B1 KR 102352361 B1 KR102352361 B1 KR 102352361B1 KR 1020190174713 A KR1020190174713 A KR 1020190174713A KR 20190174713 A KR20190174713 A KR 20190174713A KR 102352361 B1 KR102352361 B1 KR 102352361B1
Authority
KR
South Korea
Prior art keywords
layer
layers
nitride layer
nitride
electrode
Prior art date
Application number
KR1020190174713A
Other languages
English (en)
Other versions
KR20210082610A (ko
Inventor
송윤흡
최선준
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020190174713A priority Critical patent/KR102352361B1/ko
Publication of KR20210082610A publication Critical patent/KR20210082610A/ko
Application granted granted Critical
Publication of KR102352361B1 publication Critical patent/KR102352361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H01L27/1157—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H01L27/11578—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Abstract

수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법이 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수직 방향으로 연장 형성되는 채널층; 상기 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 및 상기 복수의 전극층들에 대응하도록 상기 수평 방향으로 연장 형성되는 복수의 질화물층 세트들-상기 복수의 질화물층 세트들 각각은 상기 복수의 전극층들 각각을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층으로 구성됨-을 포함하고, 상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 또는 상기 하부 질화물층 중 어느 하나의 질화물층은, 상기 복수의 전극층들 중 대응하는 전극층에 인가되는 전압에 의해 상기 채널층으로부터 이동되는 전하를 저장하는 전하 저장층으로 사용되는 것을 특징으로 한다.

Description

수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법{THREE DIMENSIONAL FLASH MEMORY BASED ON HORIZONTALLY ARRANGED CHARGE STORAGE LAYER AND OPERATION METHOD THEREOF}
아래의 실시예들은 3차원 플래시 메모리 및 그 동작 방법에 관한 것으로, 보다 상세하게는, 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리에 대한 기술이다.
플래시 메모리는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, FN 터널링(Fowler-Nordheim tunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.
특히, 플래시 메모리와 관련하여, 최근 반도체 공정 기술의 발달로 인하여 저장 능력이 대용량화되고 있으며, 2차원을 벗어나 수직으로 메모리 셀들이 적층되는 3차원 구조에 대한 연구가 활발히 진행되고 있다.
현재 연구 개발된 3차원 구조의 플래시 메모리는, 수직 방향으로 연장 형성되는 채널층과 채널층을 감싸며 수직 방향으로 연장 형성되는 ONO(Oxide-Nitride-Oxide) 구조의 전하 저장층을 포함하고 있다. 하지만, 상술한 구조의 3차원 플래시 메모리에서는 고집적을 위해 스케일이 다운된 수직 홀 내에 ONO 구조의 전하 저장층이 형성되어야 하기 때문에, 공정 복잡도가 증가하고, ONO 구조의 불균형으로 인해 메모리 셀의 문턱 전압의 균일도가 저하되는 문제가 발생될 수 있다.
이에, 기존의 3차원 플래시 메모리를 나타낸 도 1과 같은 수평 방향으로 형성되는 수평 전하 저장층을 포함하는 구조가 제안되었다. 도 1을 참조하면, 기존의 3차원 플래시 메모리(100)는 기판 상 수직 방향으로 연장 형성되는 채널층(110), 채널층(110)에 연결되는 복수의 전극층들(120) 및 복수의 전극층들(120, 121) 사이에 교번하며 개재되는 복수의 수평 전하 저장층들(130, 131)을 포함한다.
그러나 수평 전하 저장층을 포함하는 기존의 구조는, 대상 수평 전하 저장층(130)에 대한 프로그램 동작을 수행하기 위해 대상 수평 전하 저장층(130)을 사이에 두는 두 개의 전극층들(120, 121) 모두에 프로그램 전압을 인가해야 하기 때문에, 회로 설계 구현의 복잡도가 증가되는 단점을 가지며, 두 개의 전극층들(120, 121) 모두에 프로그램 전압이 인가됨에 따라 대상 수평 전하 저장층(130)이 아닌 두 개의 전극층들(120, 121)에 다른 방향으로 인접한 나머지 수평 전하 저장층(131)에도 전자가 주입되는 문제가 발생될 수 있다.
따라서, 상기 단점 및 문제를 해결하고 방지하기 위한 수평 전하 저장층에 대한 새로운 구조가 제안될 필요가 있다.
일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조의 전하 저장층을 포함하는 3차원 플래시 메모리가 야기하는 문제점 및 수평 전하 저장층을 포함하는 기존의 구조가 적용된 3차원 플래시 메모리가 갖게 되는 단점과 문제점을 방지하고, 극복 및 해결하는 3차원 플래시 메모리 및 그 동작 방법을 제안한다.
보다 상세하게, 일 실시예들은 수직 방향으로 연장 형성되는 전하 저장층을 수평으로 구성함으로써, 스트링 홀의 면적을 감소시켜 집적도를 향상시키거나, 채널층의 단면적을 넓혀 채널 저항을 감소시키고 동작 전류와 동작 속도를 증가시키는 3차원 플래시 메모리 및 그 동작 방법을 제안한다.
특히, 일 실시예들은 전극층을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층으로 질화물층 세트를 구성하는 가운데, 상부 질화물층 또는 하부 질화물층 중 어느 하나의 질화물층을 전하 저장층으로 사용하고 나머지 하나의 질화물층을 인접한 질화물층 세트와의 간섭 또는 대응하는 전극층을 제외한 인접하는 전극층과의 간섭을 차단하는 간섭 차단층으로 사용함으로써, 프로그램 동작을 수행하는 과정에서 발생될 수 있는 간섭을 방지하는 3차원 플래시 메모리 및 그 동작 방법을 제안한다.
또한, 일 실시예들은 전극층을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층 각각이 대응하는 전극층과 일정 거리 이내에 형성됨으로써, 프로그램 동작에서 저장된 전하가 대응하는 전극층으로 방출 가능하도록 하는 3차원 플래시 메모리 및 그 동작 방법을 제안한다.
일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수직 방향으로 연장 형성되는 채널층; 상기 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 및 상기 복수의 전극층들에 대응하도록 상기 수평 방향으로 연장 형성되는 복수의 질화물층 세트들-상기 복수의 질화물층 세트들 각각은 상기 복수의 전극층들 각각을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층으로 구성됨-을 포함하고, 상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 또는 상기 하부 질화물층 중 어느 하나의 질화물층은, 상기 복수의 전극층들 중 대응하는 전극층에 인가되는 전압에 의해 상기 채널층으로부터 이동되는 전하를 저장하는 전하 저장층으로 사용되는 것을 특징으로 한다.
일 측면에 따르면, 상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 또는 상기 하부 질화물층 중 상기 어느 하나의 질화물층을 제외한 나머지 하나의 질화물층은, 상기 복수의 질화물층 세트들 중 인접한 질화물층 세트와의 간섭 또는 상기 복수의 전극층들 중 상기 대응하는 전극층을 제외한 인접하는 전극층과의 간섭을 차단하는 간섭 차단층으로 사용되는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 나머지 하나의 질화물층은, 상기 대응하는 전극층에 인가되는 전압에 의해 상기 채널층으로부터 이동되는 전하가 저장됨에 따라 액티브 배리어로 동작하여, 상기 인접한 질화물층 세트와의 간섭 또는 상기 인접하는 전극층과의 간섭을 차단하는 간섭 차단층으로 사용되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각은, 상기 대응하는 전극층과의 거리가 상기 복수의 질화물층 세트들 중 인접한 질화물층 세트에 포함되는 상부 질화물층 또는 하부 질화물층 중 어느 하나의 질화물층과의 거리보다 더 가깝도록 형성되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각은, 저장된 전하가 상기 대응하는 전극층으로 방출 가능하도록 상기 대응하는 전극층과 일정 거리 이내에 형성되는 것을 특징으로 할 수 있다/
또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 채널층을 감싸도록 수직 방향으로 연장 형성되어 상기 복수의 전극층들 및 상기 복수의 질화물층 세트들과 맞닿는 터널링 절연막을 더 포함할 수 있다.
또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 채널층으로부터 상기 복수의 전극층들로 전하가 이동되는 것을 방지하기 위하여, 상기 터널링 절연막과 상기 복수의 전극층들 사이에 형성되는 복수의 산화물층들을 더 포함하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들을 더 포함할 수 있다.
일 실시예에 따르면, 기판 상 수직 방향으로 연장 형성되는 채널층; 상기 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 및 상기 복수의 전극층들에 대응하도록 상기 수평 방향으로 연장 형성되는 복수의 질화물층 세트들-상기 복수의 질화물층 세트들 각각은 상기 복수의 전극층들 각각을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층으로 구성됨-을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 복수의 전극층들 중 프로그램 동작의 대상이 되는 질화물층 세트에 대응하는 전극층에 프로그램 전압을 인가하는 단계; 및 상기 프로그램 동작의 대상이 되는 질화물층 세트에서 상기 상부 질화물층 또는 상기 하부 질화물층 중 어느 하나의 질화물층을 상기 프로그램 전압에 의해 상기 채널층으로부터 이동되는 전하를 저장하는 전하 저장층으로 사용함으로써, 상기 어느 하나의 질화물층에 대한 프로그램 동작을 수행하는 단계를 포함한다.
일 측면에 따르면, 상기 수행하는 단계는, 상기 프로그램 동작의 대상이 되는 질화물층 세트에서 상기 상부 질화물층 또는 상기 하부 질화물층 중 상기 어느 하나의 질화물층을 제외한 나머지 하나의 질화물층을 상기 복수의 질화물층 세트들 중 인접한 질화물층 세트와의 간섭 또는 상기 복수의 전극층들 중 상기 대응하는 전극층을 제외한 인접하는 전극층과의 간섭을 차단하는 간섭 차단층으로 사용하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 수행하는 단계는, 상기 프로그램 동작의 대상이 되는 질화물층 세트에서 상기 상부 질화물층 및 상기 하부 질화물층 각각이 상기 대응하는 전극층과 일정 거리 이내에 형성되는 구조를 통해, 상기 프로그램 동작에 의해 저장된 전하를 상기 대응하는 전극층으로 방출하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수직 방향으로 연장 형성되는 채널층; 상기 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 희생층들; 및 상기 복수의 희생층들에 대응하도록 상기 수평 방향으로 연장 형성되는 복수의 질화물층 세트들-상기 복수의 질화물층 세트들 각각은 상기 복수의 희생층들 각각을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층으로 구성됨-을 포함하는 반도체 구조체를 준비하는 단계; 상기 반도체 구조체에서 상기 복수의 희생층들을 제거하는 단계; 및 상기 복수의 희생층들이 제거된 공간에 복수의 전극층들을 형성하는 단계를 포함하고, 상기 복수의 희생층들 각각은, 상기 복수의 질화물층 세트들과 다른 식각비를 갖는 산화물로 형성되는 것을 특징으로 한다.
일 측면에 따르면, 상기 반도체 구조체 내 상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각은, 상기 복수의 희생층들 중 대응하는 희생층과의 거리가 상기 복수의 질화물층 세트들 중 인접한 질화물층 세트에 포함되는 상부 질화물층 또는 하부 질화물층 중 어느 하나의 질화물층과의 거리보다 더 가깝도록 형성되는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 반도체 구조체 내 상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각은, 상기 제조 방법에 의해 제조된 3차원 플래시 메모리의 프로그램 동작에서 저장된 전하가 상기 복수의 전극층들 중 대응하는 전극층으로 방출 가능하도록 상기 대응하는 전극층이 형성될 공간에 해당되는 희생층과 일정 거리 이내에 형성되는 것을 특징으로 할 수 있다.
일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조의 전하 저장층을 포함하는 3차원 플래시 메모리가 야기하는 문제점 및 수평 전하 저장층을 포함하는 기존의 구조가 적용된 3차원 플래시 메모리가 갖게 되는 단점과 문제점을 방지하고, 극복 및 해결하는 3차원 플래시 메모리 및 그 동작 방법을 제안할 수 있다.
보다 상세하게, 일 실시예들은 수직 방향으로 연장 형성되는 전하 저장층을 수평으로 구성함으로써, 스트링 홀의 면적을 감소시켜 집적도를 향상시키거나, 채널층의 단면적을 넓혀 채널 저항을 감소시키고 동작 전류와 동작 속도를 증가시키는 3차원 플래시 메모리 및 그 동작 방법을 제안할 수 있다.
특히, 일 실시예들은 전극층을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층으로 질화물층 세트를 구성하는 가운데, 상부 질화물층 또는 하부 질화물층 중 어느 하나의 질화물층을 전하 저장층으로 사용하고 나머지 하나의 질화물층을 인접한 질화물층 세트와의 간섭 또는 대응하는 전극층을 제외한 인접하는 전극층과의 간섭을 차단하는 간섭 차단층으로 사용함으로써, 프로그램 동작을 수행하는 과정에서 발생될 수 있는 간섭을 방지하는 3차원 플래시 메모리 및 그 동작 방법을 제안할 수 있다.
또한, 일 실시예들은 전극층을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층 각각이 대응하는 전극층과 일정 거리 이내에 형성됨으로써, 프로그램 동작에서 저장된 전하가 대응하는 전극층으로 방출 가능하도록 하는 3차원 플래시 메모리 및 그 동작 방법을 제안할 수 있다.
도 1은 기존의 3차원 플래시 메모리를 나타낸 단면도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이다.
도 3 내지 4는 수직 방향의 전하 저장층을 갖는 기존의 3차원 플래시 메모리 대비 일 실시예에 따른 3차원 플래시 메모리가 달성하는 효과를 설명하기 위한 상면도이다.
도 5 내지 6은 일 실시예에 따른 3차원 플래시 메모리에서 프로그램 동작을 수행하는 과정 중 발생될 수 있는 간섭을 방지하는 원리를 설명하기 위한 단면도이다.
도 7은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 8은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다.
도 9는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 10 내지 11은 도 9에 도시된 3차원 플래시 메모리의 제조 방법을 설명하기 위한 단면도이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 단면도이고, 도 3 내지 4는 수직 방향의 전하 저장층을 갖는 기존의 3차원 플래시 메모리 대비 일 실시예에 따른 3차원 플래시 메모리가 달성하는 효과를 설명하기 위한 상면도이다.
도 2 내지 4를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(200)는, 채널층(210), 복수의 전극층들(220) 및 복수의 질화물층 세트들(230)을 포함한다.
채널층(210)은 기판 상 수직 방향으로 연장 형성되어, 복수의 전극층들(220)의 인가 전압에 따른 전하를 공급하는 역할을 한다. 따라서, 채널층(210)은 단결정 실리콘 또는 다결정 실리콘과 같은 반도체 물질로 형성될 수 있으며, 내부가 빈 튜브 형태로 형성되어 내부에 매립막(미도시)을 더 포함할 수 있다. 그러나 채널층(210)은 이에 제한되거나 한정되지 않고 도면과 같이 내부가 비어있지 않은 원기둥 형태로 형성될 수도 있다.
이러한 채널층(210)은 수직 방향으로 연장 형성되는 가운데 내부가 빈 튜브 형태의 터널링 절연막(240)에 의해 둘러싸일 수 있다. 터널링 절연막(240)은 고유전율(High-k) 특성을 갖는 절연 물질(일례로 Al2O3, HfO2, TiO2, La2O5, BaZrO3, Ta2O5, ZrO2, Gd2O3 또는 Y2O3와 같은 산화물)로 구성될 수 있다. 그러나 이에 제한되거나 한정되지 않고, 터널링 절연막(240)은 3차원 플래시 메모리(200)에서 생략될 수도 있다.
복수의 전극층들(220)은 채널층(210)에 연결되도록 수평 방향으로 연장 형성되며, 채널층(210)에 전압을 인가하는 역할을 한다. 이 때, 복수의 전극층들(220) 각각은 도전성 물질층으로 형성될 수 있다. 일례로, 도전성 물질층은 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Cu(구리) 또는 Au(금) 중 적어도 하나를 포함할 수 있다.
이하, 복수의 전극층들(220)이 채널층(210)과 연결된다는 것은, 도면과 같이 복수의 전극층들(220)과 채널층(210) 사이에 배치되는 터널링 절연막(240) 및 복수의 산화물층들(250)을 통해 간접적으로 연결되는 것은 물론 복수의 전극층들(220)이 적어도 하나의 채널층(210)과 직접적으로 연결되는 것 모두를 의미할 수 있다.
여기서, 복수의 산화물층들(250)은, 복수의 전극층들(220)과 터널링 절연막(240) 사이에 형성되어, 복수의 전극층들(220)과 채널층(210) 사이의 거리를 증가시켜, 복수의 전극층들(220)에서 인가되는 전계에 의한 채널층(210)의 오작동을 방지할 수 있다. 보다 상세하게, 복수의 산화물층들(250) 각각은, 터널링 절연막(240)과 동일한 물질로 터널링 절연막(240)의 두께보다 두꺼운 두께로 형성되어, 채널층(210)으로부터 복수의 전극층들(220)로 전하가 직접적으로 이동되는 터널링을 방지할 수 있다. 특히, 3차원 플래시 메모리의 제조 방법에서 후술되지만, 복수의 산화물층들(250)은 복수의 질화물층 세트들(230)과 다른 식각비를 갖는 물질로 형성될 수 있다.
이하, 3차원 플래시 메모리(200)가 이러한 복수의 산화물층들(250)을 포함하는 경우로 설명되나, 이에 제한되거나 한정되지 않고 복수의 산화물층들(250)은 생략될 수도 있다.
복수의 질화물층 세트들(230)은 복수의 전극층들(220)에 대응하도록 수평 방향으로 연장 형성되며, 복수의 질화물층 세트들(230) 각각은 복수의 전극층들(220) 각각을 사이에 두고 상부에 배치되는 상부 질화물층(230-1) 및 하부에 배치되는 하부 질화물층(230-2)으로 구성된다. 일례로, 복수의 질화물층 세트들(230) 중 제1 질화물층 세트(231)는, 복수의 전극층들(220) 중 대응하는 제1 전극층(221)의 상부에 배치되는 상부 질화물층(231-1) 및 하부에 배치되는 하부 질화물층(231-2)으로 구성되며, 상부 질화물층(231-1) 및 하부 질화물층(231-2) 각각은 Si3N4와 같은 질화물로 형성될 수 있다.
복수의 질화물층 세트들(230) 각각에서 상부 질화물층(230-1) 또는 하부 질화물층(230-2) 중 어느 하나의 질화물은, 프로그램 동작을 수행하는 과정에서 전하를 저장하는 전하 저장층으로 사용될 수 있으며, 나머지 하나의 질화물층은 프로그램 동작을 수행하는 과정에서 발생될 수 있는 간섭을 차단하는 간섭 차단층으로 사용될 수 있다. 이에 대한 상세한 설명은 도 5를 참조하여 기재하기로 한다.
이 때, 복수의 질화물층 세트들(230) 각각에서 상부 질화물층(230-1) 또는 하부 질화물층(230-2) 중 전하 저장층으로 사용되는 어느 하나의 질화물층은, 양자점 형태 또는 특정 막질 형태를 가질 수 있다. 예를 들어, 전하 저장층으로 사용되는 어느 하나의 질화물층은 반도체 물질, 금속 물질 또는 자성 물질 중 적어도 하나를 포함하는 나노 입자의 양자점 형태를 가질 수 있다. 전하 저장층으로 사용되는 어느 하나의 질화물층이 반도체 물질의 나노 입자로 구성되는 경우 이를 형성하는 양자점은 C, Si, SiGe, SiN, GaN 또는 ZnO의 나노 입자로 구성될 수 있으며, 전하 저장층으로 사용되는 어느 하나의 질화물층이 금속 물질 또는 자성 물질의 나노 입자로 구성되는 경우, 이를 형성하는 양자점은 W, Co, Ti 또는 Pd의 나노 입자로 구성될 수 있다. 다른 예를 들면, 전하 저장층으로 사용되는 어느 하나의 질화물층은 실리콘 질화물 또는 다결정 실리콘 중 적어도 하나를 포함하는 막질 형태일 수 있다.
이와 같은 복수의 질화물층 세트들(230) 각각은 복수의 전극층들(220) 중 대응하는 전극층과 함께 복수의 메모리 셀들 각각을 구성함에 따라(예컨대, 제1 질화물층 세트(231)의 상부 질화물층(231-1) 및 하부 질화물층(231-2)은 대응하는 제1 전극층(221)과 함께 제1 메모리 셀을 구성하고, 제2 질화물층 세트(232)의 상부 질화물층(232-1) 및 하부 질화물층(232-2)은 대응하는 제2 전극층(222)과 함께 제2 메모리 셀을 구성하며, 제3 질화물층 세트(233)의 상부 질화물층(233-1) 및 하부 질화물층(233-2)은 대응하는 제3 전극층(223)과 함께 제3 메모리 셀을 구성함), 일 실시예에 따른 3차원 플래시 메모리(200)는 복수의 메모리 셀들에 수직 요소로서 채널층(210)과 터널링 절연막(240)만을 포함하게 된다.
이에, 일 실시예에 따른 3차원 플래시 메모리(200)는 수직 방향의 전하 저장층을 갖는 기존의 3차원 플래시 메모리와 동일한 두께의 채널층(210) 및 터널링 절연막(240)을 갖도록 제조되는 경우, 도 3에서 나타나듯이 기존의 3차원 플래시 메모리 대비 스트링 홀의 면적을 현저하게 감소시킬 수 있다(예컨대, 기존의 3차원 플래시 메모리의 스트링 홀의 지름(310)보다 일 실시예에 따른 3차원 플래시 메모리(200)의 스트링 홀의 지름(320)이 현저하게 감소됨).
반면에, 일 실시예에 따른 3차원 플래시 메모리(200)는 수직 방향의 전하 저장층을 갖는 기존의 3차원 플래시 메모리와 동일한 단면적의 스트링 홀을 갖도록 제조되는 경우, 도 4에서 나타나듯이 기존의 3차원 플래시 메모리 대비 채널층(210)의 단면적을 현저하게 증가시킬 수 있다(예컨대, 기존의 3차원 플래시 메모리의 채널층의 지름(410)보다 일 실시예에 따른 3차원 플래시 메모리(200)의 채널층(210)의 지름(420)이 현저하게 증가됨).
여기서, 복수의 질화물층 세트들(230)은 각각 복수의 층간 절연층들(260)의 내부에 수평 방향으로 연장 형성될 수 있다. 즉, 복수의 전극층들(220) 사이에 교번하며 개재되는 복수의 층간 절연층들(260) 각각의 내부에 복수의 질화물층 세트들(230) 각각이 형성될 수 있다. 그러나 복수의 질화물층 세트들(230) 각각은 반드시 복수의 층간 절연층들(260) 각각의 내부에 형성될 필요가 없기 때문에, 이에 제한되거나 한정되지는 않는다. 이 때, 복수의 층간 절연층들(260) 각각은 복수의 전극층들(220)을 서로 절연시키고 복수의 질화물층 세트들(230) 각각의 간섭을 최소화하도록 고유전율(High-k) 특성을 갖는 절연 물질(일례로 Al2O3, HfO2, TiO2, La2O5, BaZrO3, Ta2O5, ZrO2, Gd2O3 또는 Y2O3와 같은 절연 물질)로 형성될 수 있다.
도 5 내지 6은 일 실시예에 따른 3차원 플래시 메모리에서 프로그램 동작을 수행하는 과정 중 발생될 수 있는 간섭을 방지하는 원리를 설명하기 위한 단면도이다.
도 5를 참조하면, 복수의 질화물층 세트들(230) 각각에서 상부 질화물층(230-1)은 복수의 전극층들(220) 중 대응하는 전극층에 인가되는 전압에 의해 채널층(210)으로부터 이동되는 전하를 저장하는 전하 저장층으로 사용될 수 있으며, 하부 질화물층(230-2)은 복수의 질화물층 세트들(230) 중 인접한 질화물층 세트와의 간섭 또는 복수의 전극층들(220) 중 대응하는 전극층을 제외한 인접하는 전극층과의 간섭을 차단하는 간섭 차단층으로 사용될 수 있다.
예를 들어, 제1 질화물층 세트(231)에서 상부 질화물층(231-1)은 대응하는 제1 전극층(221)에 인가되는 전압에 의해 채널층(210)으로부터 이동되는 전하를 저장하는 전하 저장층으로 사용될 수 있으며, 하부 질화물층(231-2)은 인접한 제2 질화물층 세트(232)와의 간섭(정확하게는 인접한 제2 질화물층 세트(232)의 상부 질화물층(232-1)와의 간섭) 또는 대응하는 제1 전극층(221)을 제외한 인접하는 제2 전극층(222)과의 간섭을 차단하는 간섭 차단층으로 사용될 수 있다.
이 때, 하부 질화물층(231-2)이 간섭 차단층으로 사용될 수 있는 원리는, 도면과 같이 대응하는 제1 전극층(221)에 인가되는 전압에 의해 채널층(210)으로부터 이동되는 전하가 저장됨에 따라, 음의 전계에 의한 액티브 배리어(510)로 동작하기 때문이다. 따라서, 액티브 배리어(510)로 동작하는 하부 질화물층(231-2)은 인접한 제2 질화물층 세트(232)와의 간섭 또는 인접하는 제2 전극층(222)과의 간섭을 차단하는 간섭 차단층으로 사용될 수 있다.
또한, 일 실시예에 따른 3차원 플래시 메모리(200)는 복수의 질화물층 세트들(230) 각각에, 인접한 질화물층 세트 또는 인접한 전극층과의 간섭을 최소화하기 위한 구조를 적용할 수 있다. 예를 들어, 복수의 질화물층 세트들(230) 각각에서 상부 질화물층(230-1) 및 하부 질화물층(230-2) 각각은, 대응하는 전극층과의 거리가 인접한 질화물층 세트에 포함되는 상부 질화물층 또는 하부 질화물층 중 어느 하나의 질화물층과의 거리보다 더 가깝도록 형성될 수 있다. 더 구체적인 예를 들면, 제1 질화물층 세트(231)의 하부 질화물층(231-2)은 대응하는 제1 전극층(221)까지의 거리(520)가 인접한 제2 질화물층 세트(232)에 포함되는 상부 질화물층(232-1)까지의 거리(530)보다 가깝도록 형성될 수 있다. 또한, 제1 질화물층 세트(231)의 상부 질화물층(231-1)은 대응하는 제1 전극층(221)까지의 거리(540)가 인접한 제3 질화물층 세트(233)에 포함되는 하부 질화물층(233-2)까지의 거리(550)보다 가깝도록 형성될 수 있다.
한편, 도 6을 참조하면, 기존의 3차원 플래시 메모리는 프로그램 동작 중 상부 질화물층 및 하부 질화물층 각각에 저장된 전하는, 상부 질화물층 및 하부 질화물층과 연결된 채널층을 제외한 인접한 채널층까지 침범할 우려가 있다. 이에, 일 실시예에 따른 3차원 플래시 메모리(200)는 복수의 질화물층 세트들(230) 각각에서 상부 질화물층(230-1) 및 하부 질화물층(230-2) 각각을 저장된 전하가 상부 질화물층(230-1) 및 하부 질화물층(230-2)과 연결된 채널층(210)을 제외한 인접한 채널층(610)까지 침범하지 않고, 대응하는 전극층으로 방출 가능하도록 대응하는 전극층과 일정 거리(620) 이내로 형성할 수 있다. 예컨대, 제1 질화물층 세트(231)에서 상부 질화물층(231-1) 및 하부 질화물층(231-2) 각각은 저장된 전하가 대응하는 제1 전극층(221)으로 방출 가능하도록 대응하는 제1 전극층(221)과 일정 거리(620) 이내에 형성될 수 있다.
이상, 상부 질화물층(230-1) 또는 하부 질화물층(230-2) 중 상부 질화물층(230-1)이 전하 저장층으로 사용되고 하부 질화물층(230-2)이 간섭 차단층으로 사용되는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 하부 질화물층(230-2)이 전하 저장층으로 사용되고 상부 질화물층(230-1)이 간섭 차단층으로 사용될 수 있다. 이처럼 상부 질화물층(230-1) 또는 하부 질화물층(230-2) 중 어떤 질화물층이 전하 저장층으로 사용되고 어떤 질화물층이 간섭 차단층으로 사용될지는 크게 중요하지 않으며, 다만 전하 저장층으로 사용될 질화물층과 간섭 차단층으로 사용될 질화물층 각각이 복수의 질화물층 세트들(230)별로 모두 동일해야 할 뿐이다(예컨대, 제1 질화물층 세트(231)에서 전하 저장층으로 상부 질화물층(231-1)이 사용된다면, 제2 질화물층 세트(232)에서도 전하 저장층으로 상부 질화물층(232-1)이 사용되어야 함).
즉, 상부 질화물층(230-1) 및 하부 질화물층(230-2) 각각은 전하 저장층으로 사용될 수 있으며, 간섭 차단층으로도 사용될 수 있다.
도 7은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이고, 도 8은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 단면도이다. 이하, 설명되는 프로그램 동작의 주체는 3차원 플래시 메모리로서, 도 2를 참조하여 상술된 3차원 플래시 메모리에 해당될 수 있다.
도 7 내지 8을 참조하면, 단계(S710)에서 3차원 플래시 메모리(800)는, 복수의 전극층들(810) 중 프로그램 동작의 대상이 되는 질화물층 세트(820)에 대응하는 전극층(811)에 프로그램 전압을 인가한다.
그 후, 단계(S720)에서 3차원 플래시 메모리(800)는, 프로그램 동작의 대상이 되는 질화물층 세트(820)에서 상부 질화물층(821) 또는 하부 질화물층(8220 중 어느 하나의 질화물층(821)을 프로그램 전압에 의해 채널층(830)으로 이동되는 전하를 저장하는 전하 저장층으로 사용함으로써, 어느 하나의 질화물층(821)에 대한 프로그램 동작을 수행한다.
단계(S720)에서 3차원 플래시 메모리(800)는, 프로그램 동작의 대상이 되는 질화물층 세트(820)에서 상부 질화물층(821) 또는 하부 질화물층(822) 중 어느 하나의 질화물층(821)을 제외한 나머지 하나의 질화물층(822)을 복수의 질화물층 세트들 중 인접한 질화물층 세트(840)와의 간섭 또는 복수의 전극층들(810) 중 대응하는 전극층(811)을 제외한 인접하는 전극층(812)과의 간섭을 차단하는 간섭 차단층으로 사용할 수 있다.
이 때, 단계(S720)에서 3차원 플래시 메모리(800)는, 프로그램 동작의 대상이 되는 질화물층 세트(820)에서 상부 질화물층(821) 및 하부 질화물층(822) 각각이 대응하는 전극층(811)과 일정 거리 이내에 형성되는 구조를 통해, 프로그램 동작에 의해 저장된 전하를 대응하는 전극층(811)으로 방출할 수도 있다.
도 9는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 10 내지 11은 도 9에 도시된 3차원 플래시 메모리의 제조 방법을 설명하기 위한 단면도이다. 이하, 설명되는 제조 방법의 주체는 자동화된 기계로서, 제조 방법이 수행된 결과 도 2를 참조하여 설명된 3차원 플래시 메모리가 제조 완료될 수 있다.
단계(S910)에서 제조 시스템은, 도 10과 같이 반도체 구조체(1010)를 준비한다. 여기서, 반도체 구조체(1010)는 기판 상 수직 방향으로 연장 형성되는 채널층(1020), 채널층(1020)에 연결되도록 수평 방향으로 연장 형성되는 복수의 희생층들(1030) 및 복수의 희생층들(1030)에 대응하도록 수평 방향으로 연장 형성되는 복수의 질화물층 세트들(1040)-복수의 질화물층 세트들(1040) 각각은 복수의 희생층들(1030) 각각을 사이에 두고 상부에 배치되는 상부 질화물층(1041) 및 하부에 배치되는 하부 질화물층(1042)으로 구성됨-을 포함할 수 있다. 또한, 반도체 구조체(1010)에는 채널층(1020)을 둘러싼 채 수직 방향으로 연장 형성되는 터널링 절연막(1050)이 더 포함될 수 있다. 그러나 이에 제한되거나 한정되지 않고 터널링 절연막(1050)은 반도체 구조체(1010)에서 생략될 수도 있다.
또한, 반도체 구조체(1010) 내 복수의 질화물층 세트들(1040) 각각에서 상부 질화물층(1041) 및 하부 질화물층(1042) 각각은, 복수의 희생층들(1030) 중 대응하는 희생층과의 거리(1043, 1044)가 복수의 질화물층 세트들(1050) 중 인접한 질화물층 세트에 포함되는 상부 질화물층 또는 하부 질화물층 중 어느 하나의 질화물층과의 거리(1045) 보다 더 가깝도록 형성될 수 있다.
특히, 반도체 구조체(1010)에 포함되는 복수의 희생층들(1030) 각각은, 후술되는 단계(S920)에서 복수의 질화물층 세트들(1040)이 제거되지 않도록 복수의 질화물층 세트들(1040)과 다른 식각비를 갖는 산화물(예컨대, HfO2 또는 Al2O3)로 형성될 수 있다.
이어서, 단계(S920)에서 제조 시스템은 도 10과 같이 반도체 구조체(1010)에서 복수의 희생층들(1030)을 제거한다. 이 때, 단계(S920)에서 복수의 희생층들(1030)은 터널링 절연막(1050)이 완전 노출되도록 제거되는 대신에, 일정 두께(1031)가 잔여하여 터널링 절연막(1050)이 완전 노출되지 않을 수 있다. 이처럼 잔여한 복수의 희생층들(1030)은 설명되는 제조 방법에 의해 제조된 3차원 플래시 메모리의 프로그램 동작에서 복수의 질화물층 세트들(1040) 각각에서 상부 질화물층(1041) 및 하부 질화물층(1042) 각각에 저장된 전하가 복수의 전극층들(1060) 중 대응하는 전극층으로 방출 가능하도록 하는 도 2에서 설명된 복수의 산화물층들에 해당된다.
그 후, 단계(S930)에서 제조시스템은 도 11과 같이 복수의 희생층들(1030)이 제거된 공간(1032)에 복수의 전극층들(1060)을 형성한다
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (14)

  1. 기판 상 수직 방향으로 연장 형성되는 채널층;
    상기 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들;
    상기 복수의 전극층들 사이에 교번하여 개재되며 산화 물질로 구성된 채 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및
    상기 복수의 전극층들에 대응하도록 상기 수평 방향으로 연장 형성되는 복수의 질화물층 세트들-상기 복수의 질화물층 세트들 각각은 상기 복수의 전극층들 각각을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층으로 구성되며, 상기 복수의 층간 절연층들 각각의 내부에 배치됨-
    을 포함하고,
    상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각은,
    상기 복수의 전극층들 중 대응하는 전극층에 인가되는 전압에 의해 상기 채널층으로부터 이동되는 전하를 저장하여, 전하 저장층 및 간섭 차단층-상기 간섭 차단층은 상기 복수의 질화물층 세트들 중 인접한 질화물층 세트와의 간섭 또는 상기 복수의 전극층들 중 상기 대응하는 전극층을 제외한 인접하는 전극층과의 간섭을 차단함-으로 사용되는 것을 특징으로 하며,
    상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각은,
    상기 인접한 질화물층 세트와의 간섭 또는 상기 인접하는 전극층과의 간섭을 최소화하기 위하여, 상기 대응하는 전극층과의 거리가 상기 복수의 질화물층 세트들 중 인접한 질화물층 세트에 포함되는 상부 질화물층 또는 하부 질화물층 중 어느 하나의 질화물층과의 거리보다 더 가깝도록 형성되는 것을 특징으로 하고,
    상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각은,
    저장된 전하가 상기 대응하는 전극층으로 방출 가능하도록 상기 대응하는 전극층과 일정 거리 이내에 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  2. 삭제
  3. 제1항에 있어서,
    상기 상부 질화물층 및 상기 하부 질화물층 각각은,
    상기 대응하는 전극층에 인가되는 전압에 의해 상기 채널층으로부터 이동되는 전하가 저장됨에 따라 액티브 배리어로 동작하여, 상기 인접한 질화물층 세트와의 간섭 또는 상기 인접하는 전극층과의 간섭을 차단하는 간섭 차단층으로 사용되는 것을 특징으로 하는 3차원 플래시 메모리.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 채널층을 감싸도록 수직 방향으로 연장 형성되어 상기 복수의 전극층들 및 상기 복수의 질화물층 세트들과 맞닿는 터널링 절연막
    을 더 포함하는 3차원 플래시 메모리.
  7. 제6항에 있어서,
    상기 3차원 플래시 메모리는,
    상기 채널층으로부터 상기 복수의 전극층들로 전하가 이동되는 것을 방지하기 위하여, 상기 터널링 절연막과 상기 복수의 전극층들 사이에 형성되는 복수의 산화물층들
    을 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리.
  8. 제1항에 있어서,
    상기 복수의 전극층들 사이에 교번하여 개재되며 수평 방향으로 연장 형성되는 복수의 층간 절연층들
    을 더 포함하는 3차원 플래시 메모리.
  9. 기판 상 수직 방향으로 연장 형성되는 채널층; 상기 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 전극층들; 상기 복수의 전극층들 사이에 교번하여 개재되며 산화 물질로 구성된 채 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및 상기 복수의 전극층들에 대응하도록 상기 수평 방향으로 연장 형성되는 복수의 질화물층 세트들-상기 복수의 질화물층 세트들 각각은 상기 복수의 전극층들 각각을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층으로 구성되며, 상기 복수의 층간 절연층들 각각의 내부에 배치됨-을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법에 있어서,
    상기 복수의 전극층들 중 프로그램 동작의 대상이 되는 질화물층 세트에 대응하는 전극층에 프로그램 전압을 인가하는 단계; 및
    상기 프로그램 동작의 대상이 되는 질화물층 세트에서 상기 상부 질화물층 및 상기 하부 질화물층 각각을 상기 프로그램 전압에 의해 상기 채널층으로부터 이동되는 전하를 저장하는 전하 저장층으로 사용함으로써, 상기 상부 질화물층 및 상기 하부 질화물층 각각에 대한 프로그램 동작을 수행하는 단계
    를 포함하고,
    상기 수행하는 단계는,
    상기 프로그램 동작의 대상이 되는 질화물층 세트에서 상기 상부 질화물층 및 상기 하부 질화물층 각각을 상기 복수의 질화물층 세트들 중 인접한 질화물층 세트와의 간섭 또는 상기 복수의 전극층들 중 상기 대응하는 전극층을 제외한 인접하는 전극층과의 간섭을 차단하는 간섭 차단층으로 사용하는 단계
    를 더 포함하는 것을 특징으로 하며,
    상기 사용하는 단계는,
    상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각이 상기 대응하는 전극층과의 거리가 상기 복수의 질화물층 세트들 중 인접한 질화물층 세트에 포함되는 상부 질화물층 또는 하부 질화물층 중 어느 하나의 질화물층과의 거리보다 더 가깝도록 형성되는 구조를 통해, 상기 인접한 질화물층 세트와의 간섭 또는 상기 인접하는 전극층과의 간섭을 최소화하는 단계
    를 더 포함하는 것을 특징으로 하고,
    상기 수행하는 단계는,
    상기 프로그램 동작의 대상이 되는 질화물층 세트에서 상기 상부 질화물층 및 상기 하부 질화물층 각각이 상기 대응하는 전극층과 일정 거리 이내에 형성되는 구조를 통해, 상기 프로그램 동작에 의해 저장된 전하를 상기 대응하는 전극층으로 방출하는 단계
    를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법.
  10. 삭제
  11. 삭제
  12. 기판 상 수직 방향으로 연장 형성되는 채널층; 상기 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 희생층들; 상기 복수의 희생층들 사이에 교번하여 개재되며 산화 물질로 구성된 채 수평 방향으로 연장 형성되는 복수의 층간 절연층들; 및 상기 복수의 희생층들에 대응하도록 상기 수평 방향으로 연장 형성되는 복수의 질화물층 세트들-상기 복수의 질화물층 세트들 각각은 상기 복수의 희생층들 각각을 사이에 두고 상부에 배치되는 상부 질화물층 및 하부에 배치되는 하부 질화물층으로 구성되며, 상기 복수의 층간 절연층들 각각의 내부에 배치됨-을 포함하는 반도체 구조체를 준비하는 단계;
    상기 반도체 구조체에서 상기 복수의 희생층들을 제거하는 단계; 및
    상기 복수의 희생층들이 제거된 공간에 복수의 전극층들을 형성하는 단계
    를 포함하고,
    상기 복수의 희생층들 각각은,
    상기 복수의 질화물층 세트들과 다른 식각비를 갖는 산화물로 형성되는 것을 특징으로 하며,
    상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각은,
    상기 복수의 질화물층 세트들 중 인접한 질화물층 세트와의 간섭 또는 상기 복수의 전극층들 중 대응하는 전극층을 제외한 인접하는 전극층과의 간섭을 최소화하기 위하여, 상기 대응하는 전극층과의 거리가 상기 인접한 질화물층 세트에 포함되는 상부 질화물층 또는 하부 질화물층 중 어느 하나의 질화물층과의 거리보다 더 가깝도록 형성되는 것을 특징으로 하고,
    상기 복수의 질화물층 세트들 각각에서 상기 상부 질화물층 및 상기 하부 질화물층 각각은,
    저장된 전하가 상기 대응하는 전극층으로 방출 가능하도록 상기 대응하는 전극층과 일정 거리 이내에 형성되는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  13. 삭제
  14. 삭제
KR1020190174713A 2019-12-26 2019-12-26 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법 KR102352361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190174713A KR102352361B1 (ko) 2019-12-26 2019-12-26 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190174713A KR102352361B1 (ko) 2019-12-26 2019-12-26 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20210082610A KR20210082610A (ko) 2021-07-06
KR102352361B1 true KR102352361B1 (ko) 2022-01-18

Family

ID=76861048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190174713A KR102352361B1 (ko) 2019-12-26 2019-12-26 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR102352361B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102521776B1 (ko) * 2020-12-15 2023-04-14 한양대학교 산학협력단 수평 전하 저장층 기반의 3차원 플래시 메모리
KR102521775B1 (ko) * 2020-12-15 2023-04-14 한양대학교 산학협력단 수평 전하 저장층 기반 3차원 플래시 메모리 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101515673B1 (ko) * 2011-06-13 2015-05-04 한양대학교 산학협력단 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법
US20190386108A1 (en) 2018-06-15 2019-12-19 Sandisk Technologies Llc Three-dimensional nand memory containing dual protrusion charge trapping regions and methods of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045073B1 (ko) * 2009-08-07 2011-06-29 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
KR20130023616A (ko) * 2011-08-29 2013-03-08 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 그 제조방법
KR101622036B1 (ko) * 2014-01-28 2016-05-19 한양대학교 산학협력단 서로 다른 특성을 갖는 전극층 및/또는 층간 절연층을 이용하는 3차원 플래시 메모리
KR101983452B1 (ko) * 2017-07-31 2019-09-10 한양대학교 산학협력단 에어 갭을 포함하는 3차원 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101515673B1 (ko) * 2011-06-13 2015-05-04 한양대학교 산학협력단 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법
US20190386108A1 (en) 2018-06-15 2019-12-19 Sandisk Technologies Llc Three-dimensional nand memory containing dual protrusion charge trapping regions and methods of manufacturing the same

Also Published As

Publication number Publication date
KR20210082610A (ko) 2021-07-06

Similar Documents

Publication Publication Date Title
US10256248B2 (en) Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
CN103247632B (zh) 半导体器件及其制造方法
KR20210030434A (ko) 다중 스택 3 차원 메모리 장치 및 이의 제조 방법
CN108022929A (zh) 竖直存储器装置
US20150236170A1 (en) Semiconductor device
US20060202263A1 (en) Nonvolatile semiconductor memory device and method of fabricating the same
US7923335B2 (en) Non-volatile memory device and manufacturing method thereof
CN111968987B (zh) 三维存储器及其制造方法
KR102352361B1 (ko) 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법
KR101515673B1 (ko) 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법
US20060234446A1 (en) Non-volatile memory and fabricating method thereof
US20140035025A1 (en) Nonvolatile memory device and method for fabricating the same
US9691907B1 (en) Non-volatile memory device and manufacturing method thereof
KR102193690B1 (ko) 수평 전하 저장층을 갖는 3차원 플래시 메모리 및 그 동작 방법
US9929169B2 (en) Semiconductor device and method for manufacturing the same
US20170263627A1 (en) Semiconductor memory device and method for manufacturing the same
US20160322377A1 (en) Semiconductor memory device
US11696444B2 (en) Semiconductor device and method of fabrication thereof
KR102210331B1 (ko) 비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법
JP2014011173A (ja) 半導体装置及びその製造方法
US7385243B2 (en) Floating gate memory cell with a metallic source/drain and gate, and method for manufacturing such a floating gate memory gate cell
CN114284293A (zh) 三维存储器及其制备方法
US11522129B2 (en) Semiconductor structure and manufacturing method thereof
CN112567518B (zh) 具有在三维存储器器件中的突出部分的沟道结构和用于形成其的方法
KR102521776B1 (ko) 수평 전하 저장층 기반의 3차원 플래시 메모리

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant