KR102521776B1 - 수평 전하 저장층 기반의 3차원 플래시 메모리 - Google Patents

수평 전하 저장층 기반의 3차원 플래시 메모리 Download PDF

Info

Publication number
KR102521776B1
KR102521776B1 KR1020200175352A KR20200175352A KR102521776B1 KR 102521776 B1 KR102521776 B1 KR 102521776B1 KR 1020200175352 A KR1020200175352 A KR 1020200175352A KR 20200175352 A KR20200175352 A KR 20200175352A KR 102521776 B1 KR102521776 B1 KR 102521776B1
Authority
KR
South Korea
Prior art keywords
charge storage
word lines
flash memory
channel layer
layers
Prior art date
Application number
KR1020200175352A
Other languages
English (en)
Other versions
KR20220085356A (ko
Inventor
송윤흡
최선준
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200175352A priority Critical patent/KR102521776B1/ko
Priority to PCT/KR2021/008446 priority patent/WO2022010194A1/ko
Publication of KR20220085356A publication Critical patent/KR20220085356A/ko
Application granted granted Critical
Publication of KR102521776B1 publication Critical patent/KR102521776B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

수평 전하 저장층 기반의 3차원 플래시 메모리가 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 워드라인들; 및 상기 복수의 워드라인들의 상면 또는 하면 중 어느 하나의 면에 접촉하며 수평 방향으로 연장 형성된 채, 상기 복수의 워드라인들에 인가되는 전압에 의해 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함한다.

Description

수평 전하 저장층 기반의 3차원 플래시 메모리{3D FLASH MEMORY BASED ON HORIZONTALL CHARGE STORAGE}
아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게는, 수평 전하 저장층을 포함하는 3차원 플래시 메모리에 대한 기술이다.
플래시 메모리는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, FN 터널링(Fowler-Nordheim tunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.
특히, 플래시 메모리와 관련하여, 최근 반도체 공정 기술의 발달로 인하여 저장 능력이 대용량화되고 있으며, 2차원을 벗어나 수직으로 메모리 셀들이 적층되는 3차원 구조에 대한 연구가 활발히 진행되고 있다.
기존의 3차원 플래시 메모리를 나타낸 측면 단면도인 도 1을 참조하면, 현재 연구 개발된 3차원 구조의 플래시 메모리(100)는 수직 방향으로 연장 형성되는 채널층(110), 채널층(110)을 감싸며 수직 방향으로 연장 형성되는 ONO(Oxide-Nitride-Oxide) 구조의 전하 저장층(120), 복수의 워드라인들(130) 및 복수의 워드라인들(130)의 사이에 개재되는 복수의 절연층들(140)을 포함하고 있다.
이처럼 수직 방향의 ONO 구조를 갖는 전하 저장층(120) 기반의 3차원 플래시 메모리(100)에서는, 고집적을 위해 스케일이 다운된 수직 홀 내에 수직 방향의 ONO 구조를 갖는 전하 저장층(120)이 형성되는 경우, 채널층(110)의 평면상 단면적이 줄어 채널 저항이 증가하게 되고 채널 동작 전류 및 속도가 감소하는 문제가 발생될 수 있다.
반면, 스케일이 증가된 수직 홀 내에 채널층(110)의 평면상 단면적을 증가시키도록 수직 방향의 ONO 구조를 갖는 전하 저장층(120)이 형성되는 경우, 수직 방향의 ONO 구조를 갖는 전하 저장층(120) 기반의 3차원 플래시 메모리(100)는 수직 전하 저장층으로 인한 평면 단면적의 상대적 증가로 메모리 셀 스트링의 집적도가 감소되는 단점을 갖게 된다.
이에, 상기 문제점 및 단점을 해결하고 방지하기 위한 새로운 구조의 3차원 플래시 메모리가 제안될 필요가 있다.
일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조를 갖는 전하 저장층 기반의 3차원 플래시 메모리가 야기하는 문제점 및 단점을 방지 및 극복하는 3차원 플래시 메모리를 제안하고자 한다.
보다 상세하게, 일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조를 갖는 전하 저장층 기반의 3차원 플래시 메모리와 동일한 수직 홀 크기를 갖는 경우 채널층의 평면상 단면적이 증가되어 채널 저항을 감소시키고 채널 동작 전류 및 속도를 증가시키는 3차원 플래시 메모리를 제안하고자 한다.
또한, 일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조를 갖는 전하 저장층 기반의 3차원 플래시 메모리와 채널층의 평면상 단면적이 동일한 경우 메모리 셀 스트링의 평면상 스케일이 현저하게 줄어 고집적을 가능하게 하는 3차원 플래시 메모리를 제안하고자 한다.
이 때, 일 실시예들은 수평 전하 저장층의 프로그램 동작 시 전압이 인가되는 워드라인을 최소화하는 3차원 플래시 메모리를 제안하고자 한다.
또한, 일 실시예들은 복수의 워드라인들과 적어도 하나의 채널층 사이의 브레이크다운을 방지하는 3차원 플래시 메모리를 제안하고자 한다.
일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 워드라인들; 및 상기 복수의 워드라인들의 상면 또는 하면 중 일면에 각각 접촉하며 수평 방향으로 연장 형성된 채, 상기 복수의 워드라인들에 인가되는 전압에 의해 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함한다.
일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 복수의 워드라인들의 상면 또는 하면 중 상기 복수의 수평 전하 저장층들이 각각 접촉되는 일면과 반대되는 면에 각각 형성되는 복수의 에어 갭들을 더 포함하는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 복수의 에어 갭들은, 상기 복수의 워드라인들과 상기 적어도 하나의 채널층 사이의 브레이크다운을 방지하는 용도로 사용되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 복수의 수평 전하 저장층들 각각은, 상기 복수의 워드라인들 중 접촉되는 워드라인에 인가되는 전압에 의해 메모리 동작을 수행하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 적어도 하나의 채널층을 감싸도록 연장 형성된 채 상기 복수의 워드라인들 및 상기 복수의 수평 전하 저장층들과의 사이에 배치되는 적어도 하나의 산화막을 더 포함하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 적어도 하나의 산화막은, 고유전율(High-K) 특성을 갖는 산화물로 형성되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 워드라인들; 및 상기 복수의 워드라인들의 상면 또는 하면 중 일면에 각각 접촉하며 수평 방향으로 연장 형성된 채, 상기 복수의 워드라인들에 인가되는 전압에 의해 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 적어도 하나의 채널층에 접지 전압을 인가하는 단계; 상기 복수의 워드라인들 중 프로그램 동작의 대상이 되는 대상 수평 전하 저장층과 접촉되는 어느 하나의 워드라인에 프로그램 전압을 인가하는 단계; 및 상기 대상 수평 전하 저장층과 접촉되는 상기 어느 하나의 워드라인에 상기 프로그램 전압이 인가됨에 응답하여, 상기 대상 수평 전하 저장층에 대한 프로그램 동작을 수행하는 단계를 포함한다.
일 측면에 따르면, 상기 프로그램 동작을 수행하는 단계는, 상기 복수의 워드라인들의 상면 또는 하면 중 상기 복수의 수평 전하 저장층들이 각각 접촉되는 일면과 반대되는 면에 각각 형성되는 복수의 에어 갭들을 이용하여, 상기 복수의 워드라인들과 상기 적어도 하나의 채널층 사이의 브레이크다운을 방지하는 단계를 포함하는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성된 복수의 수평 전하 저장층들; 상기 복수의 수평 전하 저장층들의 상면 또는 하면 중 일면에 각각 접촉하며 수평 방향으로 연장 형성되는 복수의 제1 희생층들; 상기 복수의 수평 전하 저장층들의 상면 또는 하면 중 상기 복수의 제1 희생층들이 각각 접촉되는 일면과 반대되는 면에 각각 접촉하며 수평 방향으로 연장 형성되는 복수의 제2 희생층들; 및 상기 복수의 수평 전하 저장층들, 상기 복수의 제1 희생층들, 상기 복수의 제2 희생층들을 관통하며 수직 방향으로 연장 형성되는 적어도 하나의 채널층을 포함하는 반도체 구조체를 준비하는 단계; 상기 복수의 제1 희생층들을 제거하는 단계; 상기 복수의 제1 희생층들이 제거된 공간들에 복수의 워드라인들을 각각 형성하는 단계; 및 상기 복수의 제2 희생층들을 제거하여, 상기 복수의 제2 희생층들이 제거된 공간들로 상기 복수의 에어 갭들을 형성하는 단계를 포함한다.
일 측면에 따르면, 상기 준비하는 단계는, 상기 적어도 하나의 채널층을 감싸도록 연장 형성된 채 적어도 하나의 채널층과 상기 복수의 수평 전하 저장층들, 상기 복수의 제1 희생층들 및 상기 복수의 제2 희생층들 사이에 배치되는 적어도 하나의 산화막을 더 포함하는 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 할 수 있다.
일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조를 갖는 전하 저장층 기반의 3차원 플래시 메모리가 야기하는 문제점 및 단점을 방지 및 극복하는 3차원 플래시 메모리를 제안할 수 있다.
보다 상세하게, 일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조를 갖는 전하 저장층 기반의 3차원 플래시 메모리와 동일한 수직 홀 크기를 갖는 경우 채널층의 평면상 단면적이 증가되어 채널 저항을 감소시키고 채널 동작 전류 및 속도를 증가시키는 3차원 플래시 메모리를 제안할 수 있다.
또한, 일 실시예들은 수직 방향으로 연장 형성되는 ONO 구조를 갖는 전하 저장층 기반의 3차원 플래시 메모리와 채널층의 평면상 단면적이 동일한 경우 메모리 셀 스트링의 평면상 스케일이 현저하게 줄어 고집적을 가능하게 하는 3차원 플래시 메모리를 제안할 수 있다.
이 때, 일 실시예들은 수평 전하 저장층의 프로그램 동작 시 전압이 인가되는 워드라인을 최소화하는 3차원 플래시 메모리를 제안할 수 있다.
또한, 일 실시예들은 복수의 워드라인들과 적어도 하나의 채널층 사이의 브레이크다운을 방지하는 3차원 플래시 메모리를 제안할 수 있다.
도 1은 기존의 3차원 플래시 메모리를 나타낸 측면 단면도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 측면 단면도이다.
도 3은 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 측면 단면도이다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 나타낸 플로우 차트이다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 설명하기 위한 측면 단면도이다.
도 6은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 7a 내지 7d는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위해 위해 3차원 플래시 메모리를 나타낸 측면 단면도이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 측면 단면도이다.
도 2를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(200)는, 적어도 하나의 채널층(210), 복수의 워드라인들(220) 및 복수의 수평 전하 저장층들(230)을 포함한다.
적어도 하나의 채널층(210)은 기판(미도시) 상 수직 방향으로 연장 형성되어, 복수의 워드라인들(220)의 인가 전압에 따른 전하를 복수의 수평 전하 저장층들(230)로 공급하는 역할을 한다. 따라서, 적어도 하나의 채널층(210)은 단결정 실리콘 또는 다결정 실리콘과 같은 반도체 물질로 형성될 수 있으며, 도면과 같이 내부가 빈 튜브 형태로 형성되어 내부에 매립막(211)을 더 포함할 수 있다. 그러나 적어도 하나의 채널층(210)은 이에 제한되거나 한정되지 않고 내부가 비어있지 않은 원기둥 형태로 형성될 수 있다.
이와 같은 적어도 하나의 채널층(210)은 복수의 수평 전하 저장층들(230)에 각각 대응하는 영역들로 복수의 메모리 셀들을 형성하는 바, 적어도 하나의 채널층(210)을 감싸도록 연장 형성되는 적어도 하나의 산화막(212)과 함께 메모리 셀 스트링으로 명명될 수 있다.
여기서, 적어도 하나의 산화막(212)은 적어도 하나의 채널층(210)과 복수의 워드라인들(220) 및 복수의 수평 전하 저장층들(230) 사이에 배치되어 적어도 하나의 채널층(210)을 둘러싸는 구성요소로서, 고유전율(High-k) 특성을 갖는 산화물(일례로 Al2O3, HfO2, TiO2, La2O5, BaZrO3, Ta2O5, ZrO2, Gd2O3 또는 Y2O3와 같은 산화물)로 구성될 수 있다. 이에, 적어도 하나의 산화막(212)은 고유전율 특성을 통하여, ONO 구조에 비해 복수의 워드라인들(220)에 인가되는 전압을 적어도 하나의 채널층(210)에 보다 강하게 전달되도록 함으로써, 채널 저항을 감소시켜 메모리 동작 속도 및 효율을 향상시키거나, 복수의 워드라인들(220)에 인가되는 전압의 크기를 줄여 전력 소모를 향상시킬 수 있다.
복수의 워드라인들(220)은 적어도 하나의 채널층(210)에 연결되도록 수평 방향으로 연장 형성되며, 적어도 하나의 채널층(210)에 전압을 인가하는 역할을 한다. 이 때, 복수의 워드라인들(220) 각각은 도전성 물질로 형성될 수 있다. 일례로, 도전성 물질은 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Cu(구리) 또는 Au(금) 중 적어도 하나를 포함할 수 있다.
이하, 복수의 워드라인들(220)이 적어도 하나의 채널층(210)과 연결된다는 것은, 도면과 같이 복수의 워드라인들(220)과 적어도 하나의 채널층(210) 사이에 배치되는 적어도 하나의 산화막(212)을 통해 간접적으로 연결되는 것은 물론 복수의 워드라인들(220)이 적어도 하나의 채널층(210)과 직접적으로 연결되는 것 모두를 의미할 수 있다.
복수의 수평 전하 저장층들(230)은 각각 복수의 워드라인들(220)의 상면 또는 하면 중 일면에 각각 접촉하며 수평 방향으로 연장 형성된 채(예컨대, 복수의 수평 전하 저장층들(230)은 도면과 같이 각각 복수의 워드라인들(220)의 상면에 접촉하며 연장 형성됨), 복수의 워드라인들(220)에 인가되는 전압에 의해 적어도 하나의 채널층(210)으로부터 이동되는 전하를 저장하는 데이터 저장소의 기능을 갖는다. 이를 위해 복수의 수평 전하 저장층들(230) 각각은 전하 저장이 가능하도록 질화물로 형성될 수 있으며, 더 나아가 양자점 형태 또는 특정 막질 형태를 가질 수 있다. 예를 들어, 복수의 수평 전하 저장층들(230) 각각은 반도체 물질, 금속 물질 또는 자성 물질 중 적어도 하나를 포함하는 나노 입자의 양자점 형태를 가질 수 있다. 복수의 수평 전하 저장층들(230) 각각이 반도체 물질의 나노 입자로 구성되는 경우 이를 형성하는 양자점은 C, Si, SiGe, SiN, GaN 또는 ZnO의 나노 입자로 구성될 수 있으며, 복수의 수평 전하 저장층들(230) 각각이 금속 물질 또는 자성 물질의 나노 입자로 구성되는 경우, 이를 형성하는 양자점은 W, Co, Ti 또는 Pd의 나노 입자로 구성될 수 있다. 다른 예를 들면, 복수의 수평 전하 저장층들(230) 각각은 실리콘 질화물 또는 다결정 실리콘 중 적어도 하나를 포함하는 막질 형태일 수 있다.
따라서, 복수의 수평 전하 저장층들(230)은 복수의 수평 전하 저장층들(230)에 각각 대응하는 적어도 하나의 채널층(210)의 영역들과 함께 복수의 메모리 셀들을 형성할 수 있다.
이하, 복수의 수평 전하 저장층들(230)이 데이터 저장소의 기능을 갖는다는 것은, 전하 또는 홀(Hole)을 트랩 및 저장하는 것 이외에도 전하들의 상태(예컨대, 전하들의 분극 상태)를 유지함으로써, 트랩 및 저장된 전하들로 데이터를 표현하는 것 또는 전하들의 상태로 데이터를 표현하는 것을 의미한다.
이와 같은 구조의 복수의 수평 전하 저장층들(230) 각각은 복수의 워드라인들(220) 중 접촉되는 워드라인에 인가되는 전압에 의해 메모리 동작(이하, 메모리 동작은 프로그램 동작, 소거 동작 또는 판독 동작을 포함함)을 수행할 수 있다. 이에 대한 상세한 설명은 도 4 내지 5를 참조하여 기재하기로 한다.
복수의 에어 갭들(240)은 복수의 워드라인들(220)의 상면 또는 하면 중 복수의 수평 전하 저장층들(230)이 각각 접촉되는 일면과 반대되는 면에 각각 형성될 수 있다(예컨대, 복수의 에어 갭들(240)은 도면과 같이 각각 복수의 워드라인들(220)의 하면에 형성됨).
여기서, 복수의 에어 갭들(240)은 복수의 수평 전하 저장층들(230) 각각이 대응하는 워드라인에만 영향을 받고 대응하지 않는 인접 워드라인에 영향을 받지 않도록 하기 위한 구성요소(인접 워드라인 간섭 방지를 위한 구성요소)로서, 복수의 워드라인들(220)과 적어도 하나의 채널층(210) 사이의 브레이크다운을 방지하는 용도로도 사용될 수 있다. 일례로, 어느 하나의 에어 갭(241)은 어느 하나의 수평 전하 저장층(231)이 대응하는 워드라인(221)에만 영향을 받고 대응하지 않는 인접 워드라인(222)에 영향을 받지 않도록 할 수 있다.
이처럼 3차원 플래시 메모리(200)는 복수의 수평 전하 저장층들(230)이 복수의 워드라인들(220)의 상면 또는 하면 중 일면에 각각 접촉하며 형성되는 구조를 통해 기존의 3차원 플래시 메모리가 갖는 문제점 및 단점을 해결할 수 있다.
예를 들어, 3차원 플래시 메모리(200)는, 수직 방향으로 연장 형성되는 ONO 구조를 갖는 전하 저장층 기반의 3차원 플래시 메모리와 채널층의 평면상 단면적이 동일한 경우, 메모리 셀 스트링의 평면상 스케일을 현저하게 줄여 고집적을 가능하게 할 수 있다.
다른 예를 들면, 3차원 플래시 메모리(200)는, 수직 방향으로 연장 형성되는 ONO 구조를 갖는 전하 저장층 기반의 3차원 플래시 메모리와 동일한 수직 홀 크기를 갖는 경우, 채널층의 평면상 단면적을 증가시켜 채널 저항을 감소시키고 채널 동작 전류 및 속도를 증가시킬 수 있다.
또한 설명된 예시들 모두에서, 3차원 플래시 메모리(200)는 수직 방향으로 연장 형성되는 ONO 구조를 갖는 전하 저장층 기반의 3차원 플래시 메모리가 야기하는 메모리 셀의 문턱 전압의 균일도가 저하되는 문제를 해결할 수도 있다.
이상 설명된 바와 같은 3차원 플래시 메모리(200)의 제조 방법에 대한 상세한 설명은 도 6, 7a 내지 7d를 참조하여 기재하기로 한다.
도 3은 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 측면 단면도이다.
도 3을 참조하면, 다른 일 실시예에 따른 3차원 플래시 메모리(300)는 도 2에 도시된 3차원 플래시 메모리(200)와 동일하게, 적어도 하나의 채널층(310), 복수의 워드라인들(320) 및 복수의 수평 전하 저장층들(330)을 포함하나, 복수의 수평 전하 저장층들(330)이 복수의 워드라인들(320)에 각각 형성되는 위치가 상이하다는 차이를 갖는다.
보다 상세하게, 다른 일 실시예에 따른 3차원 플래시 메모리(300)에서 복수의 수평 전하 저장층들(330)은, 도면과 같이 각각 복수의 워드라인들(320)의 상면 또는 하면 중 하면에 각각 접촉하며 수평 방향으로 연장 형성될 수 있다.
이에 따라, 다른 일 실시예에 따른 3차원 플래시 메모리(300)에서 복수의 에어 갭들(340)은, 도면과 같이 각각 복수의 워드라인들(320)의 상면에 형성될 수 있다.
다른 일 실시예에 따른 3차원 플래시 메모리(300)는 설명된 차이 이외에 도 2에 도시된 3차원 플래시 메모리(200)와 동일한 구성요소를 포함한 채 동일한 기능을 수행하므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 나타낸 플로우 차트이고, 도 5는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 설명하기 위한 측면 단면도이다. 이하, 설명되는 프로그램 동작 방법은 전술된 도 2에 도시된 3차원 플래시 메모리(200)에 의해 수행되는 것을 전제로 한다. 그러나 이는 설명의 편의를 위한 것으로, 도 3에 도시된 3차원 플래시 메모리(300)에 의해서도 동일하게 수행될 수 있다.
도 4 내지 5를 참조하면, 단계(S410)에서 3차원 플래시 메모리(500)는, 적어도 하나의 채널층(510)에 접지 전압을 인가한다.
그 후 단계(S420)에서 3차원 플래시 메모리(500)는, 복수의 워드라인들 중 프로그램 동작의 대상이 되는 대상 수평 전하 저장층(520)과 접촉되는 어느 하나의 워드라인(530)에 프로그램 전압(Vpgm)을 인가한다.
또한, 단계(S420)에서 3차원 플래시 메모리(500)는, 복수의 워드라인들 중 어느 하나의 워드 라인(530)을 제외한 나머지 워드라인들(531)에는 패스 전압(Vpass)을 인가할 수 있다.
이처럼 대상 수평 전하 저장층(520)과 접촉되는 어느 하나의 워드라인(530)에 프로그램 전압이 인가됨에 응답하여, 단계(S430)에서 3차원 플래시 메모리(500)는 대상 수평 전하 저장층(520)에 대한 프로그램 동작을 수행할 수 있다.
이 때, 단계(S430)에서 3차원 플래시 메모리(500)는, 복수의 워드라인들 중 복수의 수평 전하 저장층들(520)이 각각 접촉되는 일면과 반대되는 면에 각각 형성되는 복수의 에어 갭들(540)들을 이용하여, 복수의 워드라인들 및 적어도 하나의 채널층(510) 사이의 브레이크다운을 방지할 수 있다.
이상, 3차원 플래시 메모리(500)에 대한 프로그램 동작만이 설명되었으나, 소거 동작 및 판독 동작 역시 유사한 방식으로 실행될 수 있다. 예를 들어, 복수의 워드라인들 중 판독 동작의 대상이 되는 수평 전하 저장층(520)과 접촉되는 어느 하나의 워드라인(530)에 검증 전압(Vverify)이 인가되고 나머지 워드라인들(531)에 패스 전압이 인가됨으로써 판독 동작이 수행될 수 있다. 다른 예를 들면, 복수의 워드라인들 모두에 접지 전압이 인가되고 적어도 하나의 채널층(510)을 통해 소거 전압이 인가됨으로써 적어도 하나의 채널층(510)을 통해 홀(Hole)이 주입되는 소거 동작이 수행될 수 있다.
도 6은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 7a 내지 7d는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위해 위해 3차원 플래시 메모리를 나타낸 측면 단면도이다.
이하, 제조 방법의 주체는 자동화 및 기계화된 시스템이며, 제조 방법이 수행된 결과 제조 완료되는 것은 전술된 3차원 플래시 메모리(200)일 수 있다. 그러나 이는 설명의 편의를 위한 것으로, 제조 방법이 수행된 결과 제조 완료되는 것은 전술된 3차원 플래시 메모리(300)일 수도 있다.
단계(S610)에서 시스템은, 도 7a와 같이 반도체 구조체(700)를 준비할 수 있다.
여기서, 반도체 구조체(700)는 기판(미도시) 상 수평 방향으로 연장 형성된 복수의 수평 전하 저장층들(710), 복수의 수평 전하 저장층들(710)의 상면 또는 하면 중 일면에 각각 접촉하며 수평 방향으로 연장 형성되는 복수의 제1 희생층들(720), 복수의 수평 전하 저장층들(710)의 상면 또는 하면 중 복수의 제1 희생층들(720)이 각각 접촉되는 일면과 반대되는 면에 각각 접촉하며 수평 방향으로 연장 형성되는 복수의 제2 희생층들(730) 및 복수의 수평 전하 저장층들(710), 복수의 제1 희생층들(720), 복수의 제2 희생층들(730)을 관통하며 수직 방향으로 연장 형성되는 적어도 하나의 채널층(740)을 포함할 수 있다.
도면에는 복수의 제1 희생층들(720)이 복수의 수평 전하 저장층들(710)의 하면에 형성되고 복수의 제2 희생층들(730)이 복수의 수평 전하 저장층들(710)의 상면에 형성되는 것으로 기재되었으나, 복수의 제1 희생층들(720)이 복수의 수평 전하 저장층들(710)의 상면에 형성되고 복수의 제2 희생층들(730)이 복수의 수평 전하 저장층들(710)의 하면에 형성될 수도 있다.
이 때, 반도체 구조체(700)에는, 적어도 하나의 채널층(740)을 감싸도록 연장 형성된 채 적어도 하나의 채널층(740)과 복수의 수평 전하 저장층들(710), 복수의 제1 희생층들(720) 및 복수의 제2 희생층들(730) 사이에 배치되는 적어도 하나의 산화막(741)을 더 포함할 수 있다.
이어서, 단계(S620)에서 시스템은, 도 7b와 같이 복수의 제1 희생층들(720)을 제거할 수 있다.
그 다음, 단계(S630)에서 시스템은, 도 7c와 같이 복수의 제1 희생층들(720)이 제거된 공간들(721)에 복수의 워드라인들(722)을 각각 형성할 수 있다.
그 후, 단계(S640)에서 시스템은, 도 7d와 같이 복수의 제2 희생층들(730)을 제거하여, 복수의 제2 희생층들(730)이 제거된 공간들(731)로 복수의 에어 갭들(731)을 형성할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (10)

  1. 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층;
    상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 워드라인들;
    상기 복수의 워드라인들의 상면 또는 하면 중 일면에 각각 접촉하며 수평 방향으로 연장 형성된 채, 상기 복수의 워드라인들에 인가되는 전압에 의해 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들; 및
    상기 복수의 워드라인들의 상면 또는 하면 중 상기 복수의 수평 전하 저장층들이 각각 접촉되는 일면과 반대되는 면에 각각 형성된 채, 상기 복수의 워드라인들과 상기 적어도 하나의 채널층 사이의 브레이크다운을 방지하는 용도로 사용됨으로써, 상기 복수의 수평 전하 저장층들 각각이 접촉되는 워드라인에만 영향을 받고 대응하지 않는 인접 워드라인에 영향을 받지 않도록 하는 복수의 에어 갭들
    을 포함하는 3차원 플래시 메모리.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 복수의 수평 전하 저장층들 각각은,
    상기 복수의 워드라인들 중 접촉되는 워드라인에 인가되는 전압에 의해 메모리 동작을 수행하는 것을 특징으로 하는 3차원 플래시 메모리.
  5. 제1항에 있어서,
    상기 3차원 플래시 메모리는,
    상기 적어도 하나의 채널층을 감싸도록 연장 형성된 채 상기 복수의 워드라인들 및 상기 복수의 수평 전하 저장층들과의 사이에 배치되는 적어도 하나의 산화막
    을 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리.
  6. 제5항에 있어서,
    상기 적어도 하나의 산화막은,
    고유전율(High-K) 특성을 갖는 산화물로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  7. 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 연결되도록 수평 방향으로 연장 형성되는 복수의 워드라인들; 및 상기 복수의 워드라인들의 상면 또는 하면 중 일면에 각각 접촉하며 수평 방향으로 연장 형성된 채, 상기 복수의 워드라인들에 인가되는 전압에 의해 상기 적어도 하나의 채널층으로부터 이동되는 전하를 저장하는 복수의 수평 전하 저장층들을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법에 있어서,
    상기 적어도 하나의 채널층에 접지 전압을 인가하는 단계;
    상기 복수의 워드라인들 중 프로그램 동작의 대상이 되는 대상 수평 전하 저장층과 접촉되는 어느 하나의 워드라인에 프로그램 전압을 인가하는 단계; 및
    상기 대상 수평 전하 저장층과 접촉되는 상기 어느 하나의 워드라인에 상기 프로그램 전압이 인가됨에 응답하여, 상기 대상 수평 전하 저장층에 대한 프로그램 동작을 수행하는 단계
    를 포함하고,
    상기 프로그램 동작을 수행하는 단계는,
    상기 복수의 워드라인들의 상면 또는 하면 중 상기 복수의 수평 전하 저장층들이 각각 접촉되는 일면과 반대되는 면에 각각 형성되는 복수의 에어 갭들을 이용하여, 상기 복수의 워드라인들과 상기 적어도 하나의 채널층 사이의 브레이크다운을 방지함으로써, 상기 대상 수평 전하 저장층이 접촉되는 상기 어느 하나의 워드라인에만 영향을 받고 대응하지 않는 인접 워드라인에 영향을 받지 않도록 하는 단계
    를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법.
  8. 삭제
  9. 기판 상 수평 방향으로 연장 형성된 복수의 수평 전하 저장층들; 상기 복수의 수평 전하 저장층들의 상면 또는 하면 중 일면에 각각 접촉하며 수평 방향으로 연장 형성되는 복수의 제1 희생층들; 상기 복수의 수평 전하 저장층들의 상면 또는 하면 중 상기 복수의 제1 희생층들이 각각 접촉되는 일면과 반대되는 면에 각각 접촉하며 수평 방향으로 연장 형성되는 복수의 제2 희생층들; 및 상기 복수의 수평 전하 저장층들, 상기 복수의 제1 희생층들, 상기 복수의 제2 희생층들을 관통하며 수직 방향으로 연장 형성되는 적어도 하나의 채널층을 포함하는 반도체 구조체를 준비하는 단계;
    상기 복수의 제1 희생층들을 제거하는 단계;
    상기 복수의 제1 희생층들이 제거된 공간들에 복수의 워드라인들을 각각 형성하는 단계; 및
    상기 복수의 제2 희생층들을 제거하여, 상기 복수의 제2 희생층들이 제거된 공간들로 상기 복수의 에어 갭들을 형성하는 단계
    를 포함하고,
    상기 복수의 에어 갭들은,
    상기 복수의 워드라인들과 상기 적어도 하나의 채널층 사이의 브레이크다운을 방지하는 용도로 사용됨으로써, 상기 복수의 수평 전하 저장층들 각각이 접촉되는 워드라인에만 영향을 받고 대응하지 않는 인접 워드라인에 영향을 받지 않도록 하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  10. 제9항에 있어서,
    상기 준비하는 단계는,
    상기 적어도 하나의 채널층을 감싸도록 연장 형성된 채 적어도 하나의 채널층과 상기 복수의 수평 전하 저장층들, 상기 복수의 제1 희생층들 및 상기 복수의 제2 희생층들 사이에 배치되는 적어도 하나의 산화막을 더 포함하는 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
KR1020200175352A 2020-07-09 2020-12-15 수평 전하 저장층 기반의 3차원 플래시 메모리 KR102521776B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200175352A KR102521776B1 (ko) 2020-12-15 2020-12-15 수평 전하 저장층 기반의 3차원 플래시 메모리
PCT/KR2021/008446 WO2022010194A1 (ko) 2020-07-09 2021-07-02 메모리 동작을 개선한 3차원 플래시 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200175352A KR102521776B1 (ko) 2020-12-15 2020-12-15 수평 전하 저장층 기반의 3차원 플래시 메모리

Publications (2)

Publication Number Publication Date
KR20220085356A KR20220085356A (ko) 2022-06-22
KR102521776B1 true KR102521776B1 (ko) 2023-04-14

Family

ID=82216849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200175352A KR102521776B1 (ko) 2020-07-09 2020-12-15 수평 전하 저장층 기반의 3차원 플래시 메모리

Country Status (1)

Country Link
KR (1) KR102521776B1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101699515B1 (ko) * 2010-09-01 2017-02-14 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101515673B1 (ko) * 2011-06-13 2015-05-04 한양대학교 산학협력단 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법
KR102078597B1 (ko) * 2013-06-27 2020-04-08 삼성전자주식회사 반도체 장치
KR101983452B1 (ko) * 2017-07-31 2019-09-10 한양대학교 산학협력단 에어 갭을 포함하는 3차원 소자 및 그 제조 방법
KR102159255B1 (ko) * 2019-01-25 2020-09-23 삼성전자 주식회사 에어 갭을 갖는 3차원 플래시 메모리 및 그 제조 방법
KR102193690B1 (ko) * 2019-05-14 2020-12-21 삼성전자주식회사 수평 전하 저장층을 갖는 3차원 플래시 메모리 및 그 동작 방법
KR102210331B1 (ko) * 2019-06-26 2021-02-01 삼성전자주식회사 비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법
KR102352361B1 (ko) * 2019-12-26 2022-01-18 한양대학교 산학협력단 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법

Also Published As

Publication number Publication date
KR20220085356A (ko) 2022-06-22

Similar Documents

Publication Publication Date Title
US9478291B2 (en) Non-volatile memory device having vertical structure and method of operating the same
US7227219B2 (en) Charge trapping memory cell and fabrication method
US20160276354A1 (en) Salicided structure to integrate a flash memory device with a high k, metal gate logic device
US7923335B2 (en) Non-volatile memory device and manufacturing method thereof
JP5524632B2 (ja) 半導体記憶装置
US9691907B1 (en) Non-volatile memory device and manufacturing method thereof
KR101515673B1 (ko) 프린징 효과를 이용하는 3차원 플래시 메모리 및 이의 제조하는 방법
KR102193690B1 (ko) 수평 전하 저장층을 갖는 3차원 플래시 메모리 및 그 동작 방법
CN109786449B (zh) 半导体器件及其制造方法
KR102390136B1 (ko) 기판 트렌치들 내의 플로팅 게이트들을 갖는 트윈 비트 비휘발성 메모리 셀들
KR20190035734A (ko) 반도체 기억소자, 그 밖의 소자 및 그 제조방법
US20160322377A1 (en) Semiconductor memory device
JP2013055131A (ja) 不揮発性半導体記憶装置
KR102352361B1 (ko) 수평으로 구성된 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법
KR102210331B1 (ko) 비대칭 구조를 갖는 수평 전하 저장층 기반의 3차원 플래시 메모리 및 그 동작 방법
KR102521776B1 (ko) 수평 전하 저장층 기반의 3차원 플래시 메모리
KR101701612B1 (ko) 플래시 메모리 셀들을 위한 실리콘 나노-팁 박막
KR102521775B1 (ko) 수평 전하 저장층 기반 3차원 플래시 메모리 및 그 제조 방법
JP2009059987A (ja) 半導体装置およびその製造方法
TW201635558A (zh) 非揮發性記憶體
KR102493068B1 (ko) 듀얼 게이트 구조의 3차원 플래시 메모리 및 그 동작 방법
KR102605706B1 (ko) 테이퍼드 채널 효과를 완화하기 위한 3차원 플래시 메모리 및 그 제조 방법
US20220319600A1 (en) Three-dimensional flash memory aimed at integration, and method for manufacturing same
JP2014160846A (ja) 半導体記憶装置
CN103887310B (zh) 非挥发性记忆体及其制作方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant