CN101447429A - 双扩散场效应晶体管制造方法 - Google Patents

双扩散场效应晶体管制造方法 Download PDF

Info

Publication number
CN101447429A
CN101447429A CNA200710094292XA CN200710094292A CN101447429A CN 101447429 A CN101447429 A CN 101447429A CN A200710094292X A CNA200710094292X A CN A200710094292XA CN 200710094292 A CN200710094292 A CN 200710094292A CN 101447429 A CN101447429 A CN 101447429A
Authority
CN
China
Prior art keywords
diffusion field
effect transistor
field effect
manufacturing
double diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710094292XA
Other languages
English (en)
Other versions
CN101447429B (zh
Inventor
钱文生
刘俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200710094292XA priority Critical patent/CN101447429B/zh
Publication of CN101447429A publication Critical patent/CN101447429A/zh
Application granted granted Critical
Publication of CN101447429B publication Critical patent/CN101447429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种双扩散场效应晶体管制造方法，通过在衬底上的阱区内刻蚀形成一具有一定深度的沟道，然后再在阱区内进行漂移区离子注入形成漂移区，从而使得所述沟道区比漂移区低，因此改变了漂移区的横向电场分布，大大地提高了晶体管的击穿电压，同时也提高了晶体管的饱和电流，最终使得本发明所述双扩散场效应晶体管的特性获得了较大的改善。

Description

双扩散场效应晶体管制造方法
技术领域
本发明涉及半导体制程技术，尤其涉及一种双扩散场效应晶体管制造方法。
背景技术
对于现有的半导体制程技术，双扩散场效应晶体管(Double DiffuseDrain MOS，简称DDDMOS)是主流的高压器件结构，广泛应用于驱动芯片和功率器件。
如图1所示，在现有技术中，一般都是按照如下方法来制造双扩散晶体管的：
首先，在硅衬底上进行离子注入形成阱区，然后在所述阱区内进行选择性离子注入，形成漂移区；
然后，在阱区上生长一层栅氧化硅层；
第三步，在所述栅氧华硅层上淀积一层栅多晶硅层；
第四步，使用公知的光刻技术，对所述栅极多晶硅层进行刻蚀，形成晶体管的栅极；
第五步，进行选择性源漏离子注入，形成晶体管的源极和漏极，这时所形成的双扩散晶体管的剖面结构如图2所示。
由于上述普通制造双扩散晶体管的方法的限制，使得双扩散场效应晶体管的饱和电流和击穿电压之间很难得到最优化的结果(即保证在一定击穿电压下，饱和电流达到最大)。这主要是因为上述普通工艺制造得到的晶体管，漂移区的掺杂分布在沟道方向上(横向方向上)没有一定的浓度梯度变化，具体如图2所示，所以当为了提高饱和电流而增加漂移区掺杂浓度的时候，器件漂移区的横向突变结的击穿电压将由于漂移区掺杂浓度的提高而迅速下降，从而使得整个器件的击穿电压迅速下降。
发明内容
本发明要解决的技术问题是提供一种双扩散场效应晶体管制造方法，可使得漂移区的掺杂分布在沟道方向上(横向方向上)具有一定的浓度梯度变化，从而改变漂移区的横向电场分布，提高晶体管的击穿电压，同时也可提高晶体管的饱和电流。
为解决上述技术问题，本发明提供了一种双扩散场效应晶体管制造方法，包括：
在硅衬底的阱区内刻蚀形成沟道的工序；
对所述硅沉底阱区的位置进行选择性离子注入，形成漂移区的工序。
本发明由于采用了上述技术方案，具有这样的有益效果，即通过在衬底上的阱区内刻蚀形成一具有一定深度的沟道，然后再在阱区内进行漂移区离子注入形成漂移区，从而使得所述沟道区比漂移区低，因此改变了漂移区的横向电场分布，大大地提高了晶体管的击穿电压，同时也提高了晶体管的饱和电流，最终使得本发明所述双扩散场效应晶体管的特性获得了较大的改善。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为根据现有技术制造的双扩散场效应晶体管流程图；
图2为根据现有技术制造的双扩散场效应晶体管的结构示意图；
图3为根据本发明所述双扩散场效应晶体管制造方法的一个实施例的流程图；
图4a-4c为在图3所述方法过程中的双扩散场效应晶体管的剖面结构图。
具体实施方式
在一个实施例中，如图3所示，本发明所述方法包括以下步骤：
第一步，在硅衬底上进行离子注入形成阱区，本领域一般技术人员应该知道，这时如果所要制造的晶体管为N型晶体管，则这时需注入的离子应为硼离子；而如果要制造的晶体管为P型晶体管，则这时需注入的离子应为磷离子。
第二步，对所述阱区内进行刻蚀，形成一深度为500～10000埃的沟道，所述沟道侧面的倾斜角度为20～60度，这时的剖面结构如图4a所示。
第三步，对所述硅衬底阱区的位置进行选择性离子注入，形成漂移区，这时的剖面结构如图4b；若所要制造的晶体管为N型晶体管，则这时需注入的离子应为磷离子；而若要制造的晶体管为P型晶体管，则这时需注入的离子应为硼离子。并且，在本步中所注入离子的能量和剂量应根据具体条件和要求的不同而不同，这对于本领域一般技术人员来说，应该是可以根据实际要求，进行适当选择的。
第四步，在所述硅衬底顶部生长一层栅氧化硅层，然后在所述栅氧化硅层上淀积一层栅多晶硅层。
第五步，使用公知的光刻技术，对所述栅极多晶硅层和栅氧化硅层进行刻蚀，从而形成栅极。
第五步，在所述漂移区内进行选择性源漏离子注入，形成源漏极，这时的剖面结构如图4c所示。
通过上述步骤可以看出，由于根据本发明所述方法所形成的双扩散场效应晶体管的沟道区比漂移区要低，因此可以改变漂移区的横向电场分布，栅极把电场从表面压到了半导体器件的内部，从而大大地提高了晶体管的击穿电压，同时也提高了晶体管的饱和电流，最终使得本发明所述双扩散场效应晶体管的特性获得了较大的改善。如表1所示，为现有工艺实现的双扩散场效应晶体管和根据本发明实现的双扩散场效应晶体管的TCAD(工艺和器件技术计算机辅助设计)仿真结果，从该仿真结果可以看出，本发明相对于现有技术来说，击穿电压(BVdss)和饱和电流(Ion)都有很大程度的提高。
表1
Figure A200710094292D00061

Claims (3)

1、一种双扩散场效应晶体管制造方法，其特征在于，包括：
在硅衬底阱区内进行刻蚀形成沟道的工序；
对所述硅衬底阱区的位置进行选择性离子注入，形成漂移区的工序。
2、根据权利要求1所述双扩散场效应晶体管制造方法，其特征在于，所述沟道的深度为500～10000埃。
3、根据权利要求1或2所述双扩散场效应晶体管制造方法，其特征在于，所述沟道侧面的倾斜角度为20～60度。
CN200710094292XA 2007-11-27 2007-11-27 双扩散场效应晶体管制造方法 Active CN101447429B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710094292XA CN101447429B (zh) 2007-11-27 2007-11-27 双扩散场效应晶体管制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710094292XA CN101447429B (zh) 2007-11-27 2007-11-27 双扩散场效应晶体管制造方法

Publications (2)

Publication Number Publication Date
CN101447429A true CN101447429A (zh) 2009-06-03
CN101447429B CN101447429B (zh) 2012-07-11

Family

ID=40743001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710094292XA Active CN101447429B (zh) 2007-11-27 2007-11-27 双扩散场效应晶体管制造方法

Country Status (1)

Country Link
CN (1) CN101447429B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847879A (zh) * 2017-01-19 2017-06-13 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847879A (zh) * 2017-01-19 2017-06-13 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及制备方法

Also Published As

Publication number Publication date
CN101447429B (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
CN101399288B (zh) 一种ldmos芯片的轻掺杂漂移区结构形成方法
US8659076B2 (en) Semiconductor device structures and related processes
US9530844B2 (en) Transistor structures having reduced electrical field at the gate oxide and methods for making same
CN107482061B (zh) 超结器件及其制造方法
CN201898135U (zh) 一种mosfet器件
CN107316899B (zh) 半超结器件及其制造方法
CN103367445A (zh) 带有积累增益植入物的横向双扩散金属氧化物半导体
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
CN102044563A (zh) Ldmos器件及其制造方法
CN102751332B (zh) 耗尽型功率半导体器件及其制造方法
JP2009105374A (ja) 半導体装置
CN107785366A (zh) 集成有结型场效应晶体管的器件及其制造方法
CN107785411A (zh) 集成有结型场效应晶体管的器件及其制造方法
CN101447432A (zh) 双扩散场效应晶体管制造方法
CN107785365A (zh) 集成有结型场效应晶体管的器件及其制造方法
US20140124858A1 (en) Semiconductor device and fabricating method thereof
CN104282762B (zh) 射频横向双扩散场效应晶体管及其制作方法
CN104966732B (zh) GaAs基pHEMT器件及其制备方法
CN105304693A (zh) 一种ldmos器件的制造方法
CN101447433B (zh) 双扩散场效应晶体管制造方法
CN104253050A (zh) 一种槽型横向mosfet器件的制造方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN101447429B (zh) 双扩散场效应晶体管制造方法
CN113363322B (zh) N沟道的沟槽型vdmos和沟槽型igbt
CN104201203B (zh) 高耐压ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140115

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.