CN1738054A - 场效应晶体管及其制造方法、互补场效应晶体管 - Google Patents

场效应晶体管及其制造方法、互补场效应晶体管 Download PDF

Info

Publication number
CN1738054A
CN1738054A CNA2005100927460A CN200510092746A CN1738054A CN 1738054 A CN1738054 A CN 1738054A CN A2005100927460 A CNA2005100927460 A CN A2005100927460A CN 200510092746 A CN200510092746 A CN 200510092746A CN 1738054 A CN1738054 A CN 1738054A
Authority
CN
China
Prior art keywords
effect transistor
field
inclined surface
substrate
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100927460A
Other languages
English (en)
Other versions
CN100474611C (zh
Inventor
笠井直记
中原宁
木村央
深井利宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1738054A publication Critical patent/CN1738054A/zh
Application granted granted Critical
Publication of CN100474611C publication Critical patent/CN100474611C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel

Abstract

本发明的目的是提高场效应晶体管的导通状态电流。为了该目的，在具有{100}面作为主表面的单晶硅衬底(101)上形成基本上在单晶硅的<010>晶轴方向或等价于<010>晶轴方向的轴方向上延伸的栅电极(107)，以及在栅电极(107)的两侧的单晶硅衬底(101)的表面上的源/漏区(129)。在栅电极(107)的正下方的区域中的单晶硅衬底(101)的表面上，形成主表面和沿着栅电极(107)的延伸方向倾斜于主表面的倾斜表面(133)。

Description

场效应晶体管及其制造方法、互补场效应晶体管
本申请基于日本专利申请No.2004-240752，在此其内容作为参考引进。
技术领域
本申请涉及场效应晶体管、互补场效应晶体管以及该场效应晶体管的制造方法。
背景技术
作为现有技术，日本专利未决公开No.2004-87640已经公开了一种技术，用于提高形成在具有(100)晶面作为主表面的单晶硅衬底上的晶体管的工作速度。该公开描述了场效应晶体管的沟道方向可以是硅的<100>轴方向，这使得晶体管能够以高于现有的<110>轴方向的晶体管的速度工作。其还描述了可以在场效应晶体管上形成应力控制膜来改善漏极电流特性。
随着在场效应晶体管中降低器件的尺寸的需求的增加，需要降低栅极所需的最小处理尺寸。因而，在晶体管中还需要提高导通状态电流。因此，在具有如本专利未决公开No.2004-87640中所述的构造的半导体器件中还有改善导通状态的空间。
发明内容
本发明人已经研究了上述公开中所述的构造，并且注意到在上述公开中所述的构造中，沟道区的上表面平行于硅衬底的主表面。本发明人认为由于每单位沟道宽度的导通状态电流是恒定的，也就是不变化的，所以在沟道宽度降低时难以提高导通状态电流。此外，注意到沟道宽度和每单位沟道宽度的迁移率是对改变场效应晶体管中的导通状态电流有贡献的新因素，本发明人进行了细致的研究并且最终实现了本发明。
在本说明书中使用的术语“沟道长度”是指在连接源区-漏区的方向上的沟道区的长度。术语“沟道宽度”是指在垂直于连接源区-漏区的方向上，换句话说，在栅电极的延伸方向上的沟道区的长度。术语“沟道区”是指分开形成在衬底上的源/漏区的栅电极正下方的区域。
根据本发明，提供一种场效应晶体管，包括：由具有{100}面作为主表面的单晶硅制得的衬底；在衬底上的栅电极，其基本上在单晶硅的<010>晶轴或等价于<010>晶轴方向的轴的方向上延伸；以及在栅电极的两侧的衬底的表面上的源/漏区，其中栅电极正下方的衬底的表面具有主表面和沿着栅电极的延伸方向倾斜于主表面的倾斜表面。
晶面表示其三维位置并且通常对应于x轴、y轴和z轴的三个垂直方向。(001)面、(010)面、(100)面、(00-1)面、(0-10)面以及(-100)面对应于立方体的每个表面。这些面具有相似的特性，因而它们总称为{001}面。
根据本发明，提供一种由具有{100}面作为主表面的单晶硅制得的衬底；在衬底上的元件隔离区；由元件隔离区限定的衬底上的元件区；在衬底上的栅电极，其从元件区延伸到元件隔离区，从而其分开元件区，并且基本上在单晶硅的<010>晶轴或等价于<010>晶轴方向的轴的方向上延伸；以及在由栅电极分开的两侧的衬底的表面上的源/漏区，其中栅电极正下方的衬底的表面具有主表面和沿着栅电极的延伸方向倾斜于主表面的倾斜表面。
在本发明中，在具有{100}面作为主表面的单晶硅制得的衬底中的栅电极基本上在<010>晶轴方向或等价于<010>晶轴方向的轴方向上延伸，并且在衬底中的栅电极的正下方的区域具有沿着栅电极的延伸方向倾斜于主表面的倾斜表面。因而，能够在具有较高沟道迁移率的单晶硅的晶面中形成沟道区。通过形成倾斜表面，同在栅电极正下方的区域中的衬底表面基本上是主表面的情况相比，可以增加沟道宽度。因而，本发明能够增加场效应晶体管的导通状态电流。
在此，在本说明书中，具有{100}面作为主表面的单晶硅可以从{100}面在给定偏角之内倾斜。在本说明书中使用的短语“基本上在给定晶轴方向延伸”允许从晶轴方向偏离在±5°之内。在本说明书中使用的短语“具有基本上给定的表面取向”允许从表面取向偏离在±5°之内。
在本发明的场效应晶体管中，倾斜表面可以形成在元件隔离区附近。因而，可以可靠地增加场效应晶体管中的导通状态电流。
在本发明的场效应晶体管中，可以由上述单晶硅的一个晶面形成倾斜表面。因而，具有较高沟道迁移率的晶面可以选择性地用作倾斜表面，并且可以以好的重现性提供具有预定导通状态电流的构造。
在本发明的场效应晶体管中，倾斜表面可以由上述单晶硅的多个晶面构成。该构造能够防止电场集中到衬底表面中的给定区域，并且能够使具有较高沟道迁移率的面用作倾斜表面。
在本发明的场效应晶体管中，倾斜表面可以包括单晶硅的(301)面、等价于(301)面的面，或者与(301)面或等价于(301)面的面倾斜在5°之内的面。因而，可以可靠地增加沟道迁移率并且可以适当增加沟道宽度，这导致了进一步可靠地增加导通状态电流。
在本发明的场效应晶体管中，倾斜表面可以是弯曲的从而沿着单晶硅的<010>晶轴方向或等价于<010>晶轴方向的轴方向，倾斜表面的表面取向从单晶硅的<100>晶轴方向向<ab0>晶轴方向或者等价于<ab0>晶轴方向的方向连续变化，其中“a”和“b”是相互独立的整数。因而，能够进一步防止在衬底表面上的电场集中。
在本发明的场效应晶体管中，从主表面的法线看，倾斜表面的面积是衬底中分开源/漏区的区域的面积的10％或更多。因而，能够适当地确保相对于主表面的具有较高沟道迁移率的倾斜表面，这导致了导通状态电流的进一步增加。
根据本发明，提供一种互补场效应晶体管，包括：N沟道场效应晶体管和P沟道场效应晶体管，其中N沟道场效应晶体管和P沟道场效应晶体管是如上所述的场效应晶体管中的任何一个。
在本发明中，P沟道型场效应晶体管具有倾斜表面，因此，能够适当地增加在P沟道型场效应晶体管中的沟道迁移率。由于N沟道场效应晶体管和P沟道场效应晶体管都具有倾斜表面，所以在简化制造工艺的同时能够改善导通状态电流特性。
在本发明的互补场效应晶体管中，在P沟道场效应晶体管中，从主表面的法线看，倾斜表面的面积可以是衬底中分开源/漏区的区域的面积的10％或更多，而在N沟道场效应晶体管中，从主表面的法线方向看，倾斜表面的面积是衬底中分开源/漏区的区域的面积的少于10％。这样，在防止N沟道型场效应晶体管中的导通状态电流的降低的同时，能够增加在P沟道型场效应晶体管中的导通状态电流。
本发明的互补场效应晶体管可以还包括：由元件隔离区分开的多个P沟道场效应晶体管；以及单一的N沟道场效应晶体管。因而，在防止N沟道型场效应晶体管中的导通状态电流的降低的同时，能够增加P沟道型场效应晶体管中的导通状态电流。
根据本发明，提供一种制造场效应晶体管的方法，包括：在具有{100}面作为主表面的单晶硅制得的衬底的主表面上淀积掩模；顺序地去除掩模和衬底以形成凹部，同时在凹部的旁边形成元件形成区；使在淀积中淀积的掩模的侧壁从凹部向元件形成区收缩以从掩模暴露出一部分主表面；在从掩模暴露出一部分主表面之后，氧化衬底的整个表面以在从掩模暴露出来的衬底中形成在<010>晶轴方向或基本上等价于<010>晶轴方向的轴方向上倾斜于主表面的倾斜表面；用绝缘膜填充凹部以形成元件隔离区；以及去除掩模以在包括倾斜表面的元件形成区中的衬底上形成基本上在单晶硅的<010>晶轴方向或基本上等价于<010>晶轴方向的轴方向上延伸的栅电极。
在本发明的制造方法中，掩模能够从凹部向元件形成区收缩以从掩模暴露一部分主表面，然后氧化暴露的主表面以在衬底中形成在<010>晶轴方向或基本上等价于<010>晶轴的轴的方向上倾斜的倾斜表面。因而，能够可靠地制造具有较高沟道迁移率和增加的沟道宽度的晶体管。
本发明的上述构造的任何组合和例如在工艺和装置之间的转换的表示作为本发明的方面也是有效的。
例如，在本发明中，场效应晶体管可以是P沟道型场效应晶体管以更可靠地增加导通状态电流。
在本发明中，倾斜表面的法线可以基本上垂直于单晶硅的<010>晶轴方向或者等价于<010>晶轴方向的轴方向。因而，能够增加沟道宽度并且能够可靠地增加沟道迁移率。
在本发明中，倾斜表面的法线方向可以是单晶硅的<ab0>轴方向或者等价于<ab0>晶轴方向的轴方向。这里，“a”和“b”是整数，它们可以是相等的或者不同的。因而，能够进一步可靠地增加沟道迁移率。例如，当衬底的主表面是单晶硅的(100)面时，倾斜表面的法线可以是单晶硅的<ab0>晶轴方向。
在本发明中，栅电极可以在主表面的方向上突出。因而，可以在栅电极延伸方向上在栅电极中的每个端部附近的正下方的区域中形成倾斜表面，导致沟道迁移率的可靠增加。
例如，在根据本发明的制造半导体器件的方法中，掩模可以是SiN膜。因而，能够在元件形成区中可靠地形成倾斜表面。
在根据本发明的制造半导体器件的方法中，在平面图中的元件形成区的形状可以基本上是矩形，其具有基本上在硅的<010>晶轴的方向上延伸的边。
在根据本发明的制造半导体器件的方法中，掩模的侧壁可以在单晶硅的<010>晶轴方向或者等价于<010>晶轴方向的轴方向上收缩。由此，能够可靠地形成具有高沟道迁移率的倾斜表面。
根据本发明，通过如下构造能够实现提高场效应晶体管中的导通状态电流的技术，其中基本上在单晶硅的<010>晶轴方向上延伸的栅电极的正下方的区域中的衬底表面包括主表面和沿着栅电极的延伸方向倾斜于主表面的倾斜表面。
已知通过硅的晶面取向来改变场效应晶体管(MOSFET)的沟道迁移率(例如，T.Sato，Physical Review B，vol.4，No.6，pp.1950-1960和1971)。由于载流子(电子或空穴)的有效质量在Si的晶面取向中变化，所以MOSFET的沟道迁移率变化。空穴(P沟道场效应晶体管的载流子)的沟道迁移率在{001}面最小，并且随着从该面的倾斜而增加。因此，在P沟道场效应晶体管中，根据从<010>晶轴方向向<ab0>晶轴方向(其中“a”和“b”是相互独立的整数)或者向等价于<ab0>晶轴的方向的倾斜面的面取向的变化，能够可靠地增加沟道迁移率。
另一方面，电子(N沟道场效应晶体管的载流子)的沟道迁移率在{001}面最大，并且随着从该面的倾斜而降低。因此，在N沟道场效应晶体管中，与P沟道场效应晶体管的情况相反，根据从<010>晶轴方向向<ab0>晶轴方向(其中“a”和“b”是相互独立的整数)或者等价于<ab0>晶轴的方向的倾斜面的面取向的变化，降低了沟道迁移率，同时通过倾斜面增加了有效沟道宽度，因而能够抑制导通状态电流的降低。
此外，与沟道迁移率无关，倾斜面的形成增加了有效沟道宽度，从而改善了P沟道场效应晶体管和N沟道场效应晶体管中的导通状态电流特性。图12到14示出了关于倾斜面的倾斜角度θ和导通状态电流之间的关系的计算结果。
在P沟道场效应晶体管中，如图12A、13A和14A所示，倾斜角度θ越大，也就是倾斜面的面取向从{001}面向{011}面倾斜越大，迁移率越大。因此，通过双重效果来增加P沟道场效应晶体管的导通状态电流，一个效果是通过倾斜面给出的沟道迁移率的增加的效果，另一个效果是沟道宽度的增加的效果。
另一方面，在N沟道场效应晶体管中，如图12B、13B和14B所示，倾斜角度θ越大，也就是倾斜面的面取向从{001}面向{011}面倾斜越大，迁移率越小。因此，N沟道场效应晶体管的导通状态电流取决于由倾斜面给出的沟道迁移率的降低的效果和沟道宽度的增加的效果之间的折中。
换句话说，在N沟道场效应晶体管和P沟道场效应晶体管中的导通状态电流显示了随倾斜角度和倾斜面/平的面的长度之比的两个参数而变化的不同的特性。在N沟道场效应晶体管中，迁移率降低更为明显，从而当倾斜角度设定得大时，迁移率降低的趋势变大。因此，对于N沟道场效应晶体管，当错误地选择倾斜角度时，导通状态电流会降低。根据本发明，对于N沟道场效应晶体管，也可以抑制导通状态电流的降低。
附图说明
从结合附图的如下说明中，本发明的上述和其它目的、优点和特征将更为明显，其中：
图1是平面图，示意性地示出了根据实施例的MOS型晶体管的构造。
图2是沿着图1的线A-A’截取的剖面图。
图3是透视图，示意性地示出了根据实施例的MOS型晶体管的构造。
图4示出了根据实施例的MOS型晶体管中的倾斜角度θ和表面取向之间的关系。
图5A到5D是剖面图，示意性地示出了根据实施例的MOS型晶体管的制造工艺。
图6A到6C是剖面图，示意性地示出了根据实施例的MOS型晶体管的制造工艺。
图7是剖面图，示意性地示出了根据实施例的MOS型晶体管的构造。
图8是剖面图，示意性地示出了根据实施例的MOS型晶体管的构造。
图9A到9C是平面图，示意性地示出了根据实施例的CMOS器件的构造。
图10A和10B是平面图，示意性地示出了根据实施例的CMOS器件的构造。
图11是剖面图，示意性地示出了根据例子的MOS型晶体管的构造。
图12A和12B示出了根据例子的MOS型晶体管中的WG和Ion之间的关系。
图13A和13B示出了根据例子的MOS型晶体管中的WG和Ion之间的关系。
图14A和14B示出了根据例子的MOS型晶体管中的WG和Ion之间的关系。
图15A和15B示出了根据例子的MOS型晶体管中的WG和Ion之间的关系。
具体实施方式
现在将参考说明性实施例在此说明本发明。本领域技术人员将认识到，使用本发明的讲述能完成许多可替换实施例并且本发明并不限于用于说明性目的所说明的实施例。在所有附图中，等价的元件具有相同的符号，在适当的时候省略其描述。
实施例1
本实施例涉及P沟道型MOSFET。图1是平面图，示出了根据该实施例的MOS型晶体管(P沟道型MOSFET)的构造。图2是沿着图1的线A-A'截取的剖面图。图3是透视图，示意性地示出了在MOS场效应晶体管100中的栅电极107附近的构造。
图1和2所示的MOS场效应晶体管100形成在具有{100}面作为主表面的单晶硅衬底101上。本发明将结合该示例性晶体管来说明，该晶体管中，单晶硅衬底101中的主表面是(100)面。
形成包围MOS场效应晶体管100的侧面的元件隔离区103。元件隔离区103掩埋在单晶硅衬底101中。在平面图中，被元件隔离区103包围的元件形成区是矩形的。在矩形中的两个相邻边的延伸方向分别是<010>轴方向和<001>轴方向。
MOS场效应晶体管100包括单晶硅衬底101；在单晶硅衬底101上的栅电极107，其基本上在单晶硅的<010>晶轴方向或等价于<010>晶轴方向的轴方向上延伸；以及源/漏区129，其形成在栅电极107的两侧的单晶硅衬底101上。
MOS场效应晶体管100还包括形成在栅电极107和单晶硅衬底101之间的栅绝缘膜105。栅绝缘膜105具有基本上恒定的厚度，而没有膜厚度故意地变化的区域。在图1和3中，没有示出形成在单晶硅衬底101和栅电极107之间的栅绝缘膜105。
栅电极107在硅的<010>轴方向延伸。在平面图中，栅电极107具有矩形形状，其长边在<010>轴方向延伸。此外，沟道区108形成在栅电极107正下方的单晶硅衬底101中。在该实施例中，沟道区108具有N导电型。在栅电极107的两侧，在单晶硅衬底101的表面附近形成具有P导电型的源/漏区129。
在图1中，沟道区的宽度是线A-A’的方向上的沟道区108的长度。沟道长度是在垂直于线A-A’的方向上的沟道区108的长度。
如图1到3所示，沟道区108在平面图中具有矩形形状。在该矩形中，两个相邻边的延伸方向分别是硅的<010>轴方向和<001>轴方向。如图2所示，沟道区108具有如下构造，其中单晶硅衬底101的中央在垂直于单晶硅衬底101中的主表面的方向上从元件隔离区103的端部向单晶硅衬底101的外部延伸(图2中向上的方向)。此外，沟道区108包括上表面131和倾斜表面133。倾斜表面133形成在栅电极107的两端附近。
在平面图中，上表面131是沟道区108的中央且平行于单晶硅衬底101的主表面，并且其面指数(plane indices)基本上为(100)。在本实施例和其它实施例中，基本上为(100)的面指数可以包括以给定偏角倾斜于单晶硅的(100)面的面。
从元件隔离区103的端部到单晶硅衬底101的周边形成倾斜表面133。倾斜表面133包括倾斜表面133a和倾斜表面133c，它们沿着沟道宽度方向经由上表面131彼此面对。单晶硅衬底101包括倾斜表面133b和倾斜表面133d，它们在源/漏区129中沿着沟道长度方向经由上表面131彼此面对。倾斜表面133a到133d中的每一个是单一面(single plane)并且相对于(100)面具有相等的倾斜角度θ。
与单晶硅衬底101中的主表面的倾斜角度θ是例如10°或更大。图4示出了倾斜角度θ和倾斜表面133的典型面指数之间关系。图4示出了经由上表面131彼此面对的倾斜表面133a和133c的面指数。与单晶硅衬底101中的主表面的倾斜角度θ优选为20°或更大。因而，从主表面的法线看，在沟道区108中的倾斜表面133的面积可以相对于单晶硅衬底101中分开源/漏区129的区域的面积适当地增加，并且在硅单晶体的晶面中，具有较高沟道迁移率的面可以用作倾斜表面133。
在图3中，每个倾斜表面133具有{301}的面指数，并且是单晶硅中的(301)面或等价于(301)表面的面。由倾斜表面133a到133d中的任何一个与单晶硅衬底101中的主表面以及与上表面131形成的角为等于或大约20°，更具体地为18.4°。因而，这是单晶硅的(301)面或等价于(301)面的面，从而可以可靠地增加沟道迁移率并改善制造稳定性。
具体地，倾斜表面133a是沿着硅的<010>轴方向从(100)面向(10-1)面倾斜的面，并且在该情况中是(30-1)面。倾斜表面133b是沿着硅的<010>轴方向从(100)面向(110)面倾斜的面，并且在该情况中是(310)面。倾斜表面133c是沿着硅的<010>轴方向从(100)面向(101)面倾斜的面，并且在该情况中是(301)面。倾斜表面133d是沿着硅的<010>轴方向从(100)面向(1-10)面倾斜的面，并且在该情况中是(3-10)面。
在MOS场效应晶体管100中，从主表面的法线方向看，倾斜表面133的面积是单晶硅衬底101中分开源/漏区129的沟道区108的面积的10％或更大，优选地为20％或更大。因而，沟道区108的长度能够相对于用于形成沟道区108的区域的宽度可靠地增加。因此，在器件的尺寸降低的情况下，可以在提高沟道迁移率的同时适当地确保沟道宽度。
接着，将描述制造图1到3所示的MOS场效应晶体管100的工艺。图5A到5D和6A到6C是剖面图，示意性地示出了制造图1到3所示的MOS场效应晶体管100的工艺。
首先，在作为单晶硅衬底101的主表面的(100)面上顺序地形成SiO2膜109和SiN膜111。SiO2膜109的厚度例如大约为10nm，并且SiN膜111的厚度例如大约100nm。SiN膜111是用于形成倾斜表面133同时保护在形成沟道区108期间作为上表面131的区域的掩模。然后，顺序地蚀刻掉SiN膜111和沟槽113以形成沟槽113作为凹槽形凹部(groove concave)，同时在凹部旁边形成元件形成区(图5A)。
接着，氧化具有沟槽113的单晶硅衬底101的整个表面以在包括沟槽113的内表面的单晶硅衬底101的表面上淀积例如2nm的SiO2膜115(图5B)。
然后，进行湿法蚀刻以将SiN膜111减薄到例如约85nm，同时使SiN膜111的侧壁从沟槽113向元件形成区后退，以使一部分主表面从SiN膜111暴露出来(图5C)。这里，使SiN膜111的侧壁基本上在单晶硅的<010>晶轴方向或等价于<010>晶轴方向的轴方向后退。由于SiN膜111的侧壁被蚀刻，所以SiN膜111的端部向单晶硅衬底101而不是向SiO2膜109的端部后退，以形成后退部分117。减薄步骤后的SiN膜111的厚度被调节到使该膜能够在随后参考图6所述的CMP步骤中起到保护膜作用的水平。
接着，氧化包括形成的后退部分117的单晶硅衬底101和从SiN膜111暴露出的单晶硅衬底101的整个表面，以在单晶硅衬底101的表面上形成例如20nm的SiO2膜119(图5D)。这里，SiO2膜109和SiO2膜115与SiO2膜119结合为单一膜。通过形成后退部分117，在暴露SiO2膜109的区域上形成了倾斜面121。该步骤能够在<010>晶轴方向或等价于<010>晶轴方向的轴方向上形成与单晶硅衬底101中的主表面倾斜的倾斜表面133。
在图5D所示的步骤中的氧化中，难以在通常使用的条件下选择地形成具有给定表面取向的晶面。因此，选择能够选择性地获得具有硅的给定表面取向的晶面的氧化条件。具体地，进行除了O2之外还有H2或H2O存在的氧化，作为具有晶面相关性(dependency)的较高选择性的氧化方法。更具体地，在例如1100℃的条件下使用诸如ISSG(现场蒸气产生)的蒸气氧化法。因而，不用该技术不能形成如下结构的MOS场效应晶体管100，即其中在单晶硅衬底101上有意地形成具有给定表面取向的倾斜表面133。
通过高密度等离子CVD(化学气相淀积)，在单晶硅衬底101的整个表面上淀积SiO2膜123来作为元件隔离区103，同时用SiO2膜123填充沟槽113。然后，在大约800℃下加热衬底，使SiO2膜123的膜质量稳定，从而SiO2膜123与SiO2膜109、115和119结合为一体。然后，通过抛光去除由CMP在SiN膜111上形成的SiO2膜123(图6A)。
接着，通过湿法蚀刻顺序去除SiO2膜123、SiN膜111和SiO2膜109的暴露的部分(图6B)。这样，在单晶硅衬底101中形成元件隔离区103，并且形成了具有上表面131和倾斜表面133的沟道区108。
在图6B中，元件隔离区103的端部是倾斜的。在图2以及随后所述的图7和8中，元件隔离区103的剖面也可以如图6B所示。因而，能够避免陡峭的台阶以减少在蚀刻栅电极107期间的过蚀刻的量。
然后，氧化单晶硅衬底101的整个上表面，以形成例如1.5nm的栅绝缘膜105。然后，形成120nm的多晶硅栅电极膜作为跨过沟道区108的栅电极107。该多晶硅栅电极膜被处理成栅电极107的形状。栅电极107形成在包括倾斜表面133的元件形成区中的单晶硅衬底101上，并且基本上在单晶硅的<010>晶轴方向或基本上等价于<010>晶轴方向的轴方向上延伸(图6C)。在这些步骤之后，提供了图1到3所示的MOS场效应晶体管100。
接着，将说明图1到3所示的MOS场效应晶体管100的效果。
在图1到3所示的MOS场效应晶体管100中，在元件隔离区103中的矩形形状的图案，也就是说，沟道区108的两个相邻边，在<010>轴方向和<001>轴方向上在单晶硅衬底101的主表面中延伸。此外，栅电极107在<010>轴方向上延伸。因此，连接源/漏区129的沟道长度方向是<001>轴方向，并且沟道区108具有上表面131和倾斜表面133。
通过该构造，在MOS场效应晶体管100中，在MOS场效应晶体管100的倾斜表面133中的表面取向可以为单晶硅的<ab0>轴方向或者等价于<ab0>晶轴方向的轴方向，其中“a”和“b”是相互独立的整数并且可以是相同的或不同的。倾斜表面133可以是从{100}面向{101}面倾斜的面并且因而具有较高沟道迁移率的面可以选择性地形成在倾斜表面133中。因此，相对于其中栅电极正下方的单晶硅衬底的上表面是基本上平行于衬底的主表面的面的现有构造可以提高沟道迁移率。特别地，在MOS场效应晶体管100是P沟道型的本实施例中，同N沟道型晶体管相比，可以显著改善导通状态电流特性。
当在其中栅电极在<011>轴方向上延伸的现有半导体器件的沟道区中形成本实施例所述的侧壁时，该侧壁是从{100}面向{111}面倾斜的面。对于这种倾斜方向，不能够象从{100}面向{101}面倾斜那样显著增加沟道迁移率。因此，在具有小沟道宽度的晶体管中，不能够通过增加沟道迁移率来有效地增加导通状态电流。
此外，在图1到3所示的MOS场效应晶体管100中，倾斜表面133形成在沟道区108中的元件隔离区103的端部一侧。因而，同没有倾斜表面133的构造相比，沟道宽度可以增加1/cosθ倍。当从主表面的法线看，倾斜表面133的面积是单晶硅衬底101中分开源/漏区129的区域的面积的10％或更大时，该效果是显著的。
如上所述，场效应晶体管的导通状态电流依赖于沟道区108的宽度和迁移率。在本实施例中，增加沟道区108的长度并且沟道区108包括具有给定倾斜角度θ的倾斜表面133，从而同现有构造相比可以显著增加沟道迁移率。因而，可以可靠地增加MOS场效应晶体管100的导通状态电流。此外，在P沟道型MOS场效应晶体管100中，随着用于形成沟道区108的区域的宽度降低，每单位沟道宽度的导通状态电流增加。因而，能够在满足栅处理中尺寸降低的要求的同时，提高MOS场效应晶体管100的导通状态电流。
在MOS场效应晶体管100中，通过单一面形成全部倾斜表面133a到133d。因此，根据MOS场效应晶体管100的设计，能够可靠地形成具有较高迁移率的特定面。因而，MOS场效应晶体管100具有如下构造，其能够如设计的那样给出呈现希望的导通状态电流的结构。此外，相反地，在MOS场效应晶体管100中，根据倾斜表面133的面指数设计，能够可靠地预测导通状态电流。因此，能够以较高的生产率可靠地制造具有给定设计的MOS场效应晶体管100。当倾斜表面133具有单晶硅的(301)面或等价于(301)面的面、或者与(301)面或等价于(301)面的面在5°之内的面时，可以显著地获得该效果。
虽然图1到3所示的MOS场效应晶体管100具有其中栅电极107在<010>方向上延伸的构造，但是栅电极107可以在基本上等价于<010>轴方向的轴方向上延伸。基本上等价于<010>轴方向的轴的例子包括<001>轴、<100>轴、<0-10>轴、<00-1>轴、<-100>轴。
实施例2
本实施例涉及其中倾斜表面133是弯曲的实施例1所述的MOS场效应晶体管100。
图7是剖面图，从与图2相同的方向示意性地示出了根据本实施例的半导体器件的构造。在图7中，两个倾斜表面133a和133c是弯曲的。
由于在该构造中，沟道区108也具有实施例1所述的倾斜表面133，所以从主表面的法线看，倾斜表面133的相对面积可以增加到在单晶硅衬底101中分开源/漏区129的区域的面积。构造倾斜表面133a到133d使得在单晶硅的<010>晶轴方向或者等价于<010>晶轴方向的轴方向上，倾斜表面133的表面取向从单晶硅的<100>晶轴方向向<ab0>晶轴方向变化，或者向等价于<ab0>晶轴方向的方向变化，其中“a”和“b”是相互独立的整数。因而，能够增加沟道迁移率。因此，在图7所示的半导体器件中，能够增加MOS场效应晶体管100的导通状态电流。
在图7所示的半导体器件中，倾斜表面133a到133d是弯曲的。这能够可靠地防止电场集中到上表面131和倾斜表面133之间的连接处，或者元件隔离区103的端部。因而，可以更可靠地制造MOS场效应晶体管100。
在该实施例中，倾斜表面133a到133d可以是连续的。因而，可以在沟道区中消除电场集中的点，从而能够更可靠地减轻在元件隔离区103的端部的应力集中。
实施例3
本实施例涉及实施例1中所述的MOS场效应晶体管100，其中全部倾斜表面133a到133d都由多个面构成。
图8是剖面图，从与图2相同的方向示意性地示出了根据本实施例的半导体器件的构造。在图8中，示出了其中全部倾斜表面133a到133c由具有不同表面取向的三个面构成的构造。
通过该构造，可以如在实施例1中那样在倾斜表面133中形成具有给定倾斜角度θ的面，这导致了用于形成倾斜表面133的区域与用于形成沟道区108的区域的宽度的比增加，并且提高了沟道迁移率。此外，由于全部倾斜表面133a到133d由多个面构成，可以减轻在元件隔离区103的端部的电场集中。因而，可以以较高重现性制造具有较高导通状态电流的MOS场效应晶体管100，并且可以改善其作为晶体管的可靠性。
实施例4
尽管在上述实施例中以P沟道型晶体管描述了MOS场效应晶体管100，但是MOS场效应晶体管100可以是N沟道型。
当MOS场效应晶体管100是N沟道型时，能够形成倾斜表面133以有效地增加沟道宽度，这导致了防止导通状态电流降低。因而，在例如下面所述的全部CMOS(互补金属氧化物半导体)器件中可以改善导通状态电流特性。
当如在本实施例中，MOS场效应晶体管100是N沟道型时，从主表面的法线看，倾斜表面133的面积可以是在单晶硅衬底101中分开源/漏区129的区域的面积的20％或更少，优选为10％或更少。因而，可以防止导通状态电流降低。
实施例5
上述实施例中描述的半导体器件可以用于CMOS器件。图9A到9C以及图10A和10B是平面图，示意性地示出了根据本实施例的半导体器件的构造。
图9A示出了包括N沟道MOS场效应晶体管106和P沟道MOS场效应晶体管104的晶体管的构造。在图9A和与本实施例有关的其它图中，N沟道MOS场效应晶体管106和P沟道MOS场效应晶体管104是如上述实施例中的任何一个所述的MOS型晶体管100。在图9A和与本实施例有关的其它图中，W是用于形成栅电极107的区域的宽度。
在图9A所示的半导体器件中，从N沟道MOS场效应晶体管106到P沟道MOS场效应晶体管104形成一个栅电极107。该栅电极107经由栅连接栓塞127连接到互连135。在N沟道MOS场效应晶体管106和P沟道MOS场效应晶体管104中，源电极(未示出)连接到源连接栓塞125。此外，在N沟道MOS场效应晶体管106和P沟道MOS场效应晶体管104中，漏电极(未示出)连接到漏连接栓塞137。
图9A所示的半导体器件包括如上述实施例中的任何一个所述的MOS型晶体管100，作为P沟道MOS场效应晶体管104和N沟道MOS场效应晶体管106。因而，能增加P沟道MOS场效应晶体管104的导通状态电流。
图9B和9C示出了包括两个P沟道型MOS场效应晶体管104的图9A中的半导体器件的构造，其中在栅电极107下面的沟道区被分成两部分。
图9B示出了在一个P沟道MOS场效应晶体管104中的栅电极107的宽度是N沟道MOS场效应晶体管106的宽度的一半的构造。这里，导通状态电流增加10％。
图9C示出了其中在一个P沟道MOS场效应晶体管104中的栅电极的宽度是N沟道MOS场效应晶体管106的宽度的0.45倍的构造。这里，尽管导通状态电流与图9A中的构造的导通状态电流相当，但与图9A所示的构造相比可以减少面积。
图9B和9C中所示的半导体器件具有如下结构，其中形成多个P沟道型MOS场效应晶体管104使得在P沟道型MOS场效应晶体管104中的栅电极107的总宽度基本上等于在P沟道MOS场效应晶体管104中的栅电极107的宽度。因此，相对于用于形成P沟道MOS场效应晶体管104中的沟道区108的区域的宽度，用于形成倾斜表面133的区域的比例能够有选择地增加。因而，在增加P沟道MOS场效应晶体管104中的导通状态电流的同时能够防止N沟道MOS场效应晶体管106中的导通状态电流降低。因此，在CMOS器件中能够既改善P沟道MOS场效应晶体管104的特性又改善N沟道MOS场效应晶体管106的特性。
图10A和10B示出了图9A所示的半导体器件的构造，其中通过将栅电极107分成两部分来产生两个P沟道型MOS场效应晶体管104，并且两个P沟道型MOS场效应晶体管104共用源连接栓塞125。
图10A示出了图9A中的构造，其中在P沟道MOS场效应晶体管104中的栅电极107的宽度是N沟道MOS场效应晶体管106的栅电极宽度的一半。这里，导通状态电流可以增加10％。
图10B示出了图9A中的构造，其中在P沟道MOS场效应晶体管104中的栅电极107的宽度是N沟道MOS场效应晶体管106的栅电极宽度的0.45倍。这里，与图10A所示的构造相比，可以减少面积。
由于在图10A和10B中所示的半导体器件中可以减少源连接栓塞125的数量，所以能够增加设计互连中的自由度。
尽管图10A和10B示出了其中两个P沟道型MOS场效应晶体管104共用源连接栓塞125的构造，但是它们也可以共用漏连接栓塞137。
当相对于P沟道MOS场效应晶体管104中用于形成沟道区108的区域的宽度，用于形成倾斜表面133的区域的比例是10％或更多，同时相对于N沟道MOS场效应晶体管106中用于形成沟道区108的区域的宽度，用于形成倾斜表面133的区域的比例是小于10％时，该效果显著。
虽然参考附图描述了本发明的实施例，但是这些只是说明性的并且可以采用除了上述之外的各种结构。
例如，在上述实施例中，在MOS场效应晶体管100中的倾斜表面133可以由弯曲的和平的表面的组合来构成。
例子
该例子涉及在实施例1中所述的MOS场效应晶体管100(图1)。在MOS场效应晶体管100是P或N沟道型MOSFET的每个情况中，倾斜角度被设定为10°、20°和30°。对于每个倾斜角度，计算了在栅极宽度WG(也就是说，从主表面的法线看，用于形成沟道区108的区域的宽度)、用于形成倾斜表面133(b)的区域的宽度以及导通状态电流Ion之间的关系。
图11是剖面图，示出了在本例子中的MOS场效应晶体管100，其中“a”是从主表面的法线看，用于形成倾斜表面133的区域的宽度；“b”是用于形成上表面131的区域的宽度；“WG”是栅电极宽度；“θ”是形成在上表面131和倾斜表面133之间的角度，即倾斜角度。在图11中，
WG＝2a+b；
并且
沟道宽度＝b+2a/cosθ。
图12到14示出了当倾斜角度θ是10°、20°或30°时WG和Ion之间的关系。在图12A、13A和14A中，MOS场效应晶体管100是P沟道型MOSFET，而在图12B、13B和14B中，MOS场效应晶体管100是N沟道型MOSFET。在这些图中，<110>和<100>表示栅电极107的延伸方向。在<100>方向上栅电极107的延伸对应于在上述实施例中的任何一个中所述的MOS场效应晶体管100的构造，而在<110>方向上栅电极107的延伸对应于在现有晶体管中的构造。
图12A、13A和14A显示出通过在<100>轴方向上形成栅电极107，在P沟道型MOSFET中可以获得比<110>轴方向更高的Ion。此外，图12B、13B和14B显示出当在<100>轴方向上形成栅电极107时，在N沟道型MOSFET中的Ion降低可以被抑制到与<110>轴方向相当的水平。
如上所述实际上制造并评估了实施例1中所述的MOS场效应晶体管100(图1)，给出图15A和15B所示的结果。图15A和15B示出了当倾斜表面133分别是(30-1)和(301)面时，WG和导通状态电流之间的关系。图15A和15B显示出在增加P沟道MOS场效应晶体管104的导通状态电流的同时(图15A)，能够抑制在N沟道型MOSFET中的Ion降低(图15B)。
显然，本发明不限于上述实施例，在不偏离本发明的范围和精神的情况下可以修改和变化。

Claims (12)

1.一种场效应晶体管，包括：
由具有{100}面作为主表面的单晶硅制得的衬底；
在所述衬底上的栅电极，其基本上在所述单晶硅的<010>晶轴或等价于所述<010>晶轴方向的轴的方向上延伸；以及
在所述栅电极的两侧的所述衬底的表面上的源/漏区，
其中所述栅电极正下方的所述衬底的所述表面具有所述主表面和沿着所述栅电极的延伸方向倾斜于所述主表面的倾斜表面。
2.根据权利要求1的场效应晶体管，还包括：
在所述衬底上的元件隔离区；以及
由所述元件隔离区限定的所述衬底上的元件区，
其中从所述元件区到所述元件隔离区形成所述栅电极，使其分开所述元件区；以及
其中所述源/漏区形成在被所述栅电极分开的两侧的所述衬底的所述表面上。
3.根据权利要求2的场效应晶体管，其中所述倾斜表面形成在所述元件隔离区附近。
4.根据权利要求1的场效应晶体管，其中所述倾斜表面由所述单晶硅的单一晶面构成。
5.根据权利要求1的场效应晶体管，其中所述倾斜表面由所述单晶硅的多个晶面构成。
6.根据权利要求1的场效应晶体管，其中所述倾斜表面包括所述单晶硅的(301)面或等价于所述(301)面的面，或者具有与所述(301)面或等价于所述(301)面的所述面的角度差在5°之内的面。
7.根据权利要求1的场效应晶体管，其中所述倾斜表面是弯曲的并且沿着所述单晶硅的所述<010>晶轴方向或等价于所述<010>晶轴方向的所述轴方向，所述倾斜表面的表面取向从所述单晶硅的所述<100>晶轴方向向<ab0>晶轴方向或者等价于所述<ab0>晶轴方向的方向连续变化，其中“a”和“b”是相互独立的整数。
8.根据权利要求1的场效应晶体管，其中从所述主表面的法线看，所述倾斜表面的面积是所述衬底中分开所述源/漏区的区域的面积的10％或更多。
9.一种互补场效应晶体管，包括：N沟道场效应晶体管和P沟道场效应晶体管，其中所述N沟道场效应晶体管和所述P沟道场效应晶体管是根据权利要求1的所述场效应晶体管。
10.根据权利要求9的互补场效应晶体管，
其中在所述P沟道场效应晶体管中，从所述主表面的法线看，所述倾斜表面的面积是所述衬底中分开所述源/漏区的区域的面积的10％或更多，
而在所述N沟道场效应晶体管中，从所述主表面的法线方向看，所述倾斜表面的面积是所述衬底中分开所述源/漏区的所述区域的面积的少于10％。
11.根据权利要求9的互补场效应晶体管，还包括：
由元件隔离区分开的多个所述P沟道场效应晶体管；以及
所述单一的N沟道场效应晶体管。
12.一种制造场效应晶体管的方法，包括：
在具有{100}面作为主表面的单晶硅制得的衬底的所述主表面上淀积掩模；
顺序地去除所述掩模和所述衬底以形成凹部，同时在所述凹部的旁边形成元件形成区；
使在所述淀积中淀积的所述掩模的所述侧壁从所述凹部向所述元件形成区收缩以从所述掩模暴露出一部分所述主表面；
在所述从所述掩模暴露出所述一部分所述主表面之后，氧化所述衬底的整个表面以在从所述掩模暴露出来的所述衬底中形成在<010>晶轴方向或基本上等价于所述<010>晶轴方向的轴方向上倾斜于所述主表面的倾斜表面；
用绝缘膜填充所述凹部以形成元件隔离区；以及
去除所述掩模以在包括所述倾斜表面的所述元件形成区中的所述衬底上形成基本上在所述单晶硅的所述<010>晶轴方向或基本上等价于所述<010>晶轴方向的轴方向上延伸的栅电极。
CNB2005100927460A 2004-08-20 2005-08-19 场效应晶体管及其制造方法、互补场效应晶体管 Expired - Fee Related CN100474611C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004240752A JP5017771B2 (ja) 2004-08-20 2004-08-20 相補型電界効果型トランジスタ、および電界効果型トランジスタの製造方法
JP2004240752 2004-08-20

Publications (2)

Publication Number Publication Date
CN1738054A true CN1738054A (zh) 2006-02-22
CN100474611C CN100474611C (zh) 2009-04-01

Family

ID=35995319

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100927460A Expired - Fee Related CN100474611C (zh) 2004-08-20 2005-08-19 场效应晶体管及其制造方法、互补场效应晶体管

Country Status (3)

Country Link
US (1) US20060049430A1 (zh)
JP (1) JP5017771B2 (zh)
CN (1) CN100474611C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096683A1 (zh) * 2013-12-25 2015-07-02 苏州晶湛半导体有限公司 一种半导体器件及其制造方法
CN106847879A (zh) * 2017-01-19 2017-06-13 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100430B1 (ko) 2005-11-17 2011-12-30 삼성전자주식회사 ｐ－ＭＯＳ를 포함하는 반도체 소자 및 그 제조 방법
WO2007130240A1 (en) * 2006-04-28 2007-11-15 Advanced Micro Devices , Inc. A transistor having a channel with tensile strain and oriented along a crystallographic orientation with increased charge carrier mobility
DE102006019835B4 (de) * 2006-04-28 2011-05-12 Advanced Micro Devices, Inc., Sunnyvale Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2009157040A1 (ja) * 2008-06-25 2009-12-30 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7915713B2 (en) * 2008-07-30 2011-03-29 Qimonda Ag Field effect transistors with channels oriented to different crystal planes
JP7082557B2 (ja) 2018-09-28 2022-06-08 三和シヤッター工業株式会社 シャッターケース

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448462A (en) * 1987-08-19 1989-02-22 Hitachi Ltd Semiconductor device
JPH04247663A (ja) * 1991-02-04 1992-09-03 Mitsubishi Electric Corp 電界効果素子およびその製造方法
JPH0964347A (ja) * 1995-08-21 1997-03-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5874317A (en) * 1996-06-12 1999-02-23 Advanced Micro Devices, Inc. Trench isolation for integrated circuits
JP3955404B2 (ja) * 1998-12-28 2007-08-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7312485B2 (en) * 2000-11-29 2007-12-25 Intel Corporation CMOS fabrication process utilizing special transistor orientation
JP2002208705A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4030383B2 (ja) * 2002-08-26 2008-01-09 株式会社ルネサステクノロジ 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096683A1 (zh) * 2013-12-25 2015-07-02 苏州晶湛半导体有限公司 一种半导体器件及其制造方法
CN106847879A (zh) * 2017-01-19 2017-06-13 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及制备方法
WO2018133224A1 (zh) * 2017-01-19 2018-07-26 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及其制备方法
CN106847879B (zh) * 2017-01-19 2021-12-03 北京世纪金光半导体有限公司 一种斜面沟道的SiC MOSFET器件及制备方法

Also Published As

Publication number Publication date
CN100474611C (zh) 2009-04-01
JP5017771B2 (ja) 2012-09-05
JP2006060039A (ja) 2006-03-02
US20060049430A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
CN1738054A (zh) 场效应晶体管及其制造方法、互补场效应晶体管
CN1320659C (zh) 具有多方位的绝缘层上覆硅芯片及其制作方法
CN1270380C (zh) 半导体器件及其制造方法
CN2704927Y (zh) 可同时具有部分空乏晶体管与完全空乏晶体管的芯片
CN1235291C (zh) 半导体器件和半导体器件的制造方法
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN100345301C (zh) 整合型晶体管及其制造方法
CN1181554C (zh) 半导体器件及其制造方法
CN1292483C (zh) 半导体器件及其制造方法
CN1767205A (zh) 包括高k－介质材料的半导体器件及其形成方法
CN1240131C (zh) 半导体装置及其制造方法
CN1681103A (zh) 形成有掩埋氧化物图形的半导体器件的方法及其相关器件
CN1976036A (zh) 半导体器件及其制造方法
CN1866524A (zh) 半导体器件及其制造方法
CN1881614A (zh) Mos型半导体器件及其制造方法
CN1692489A (zh) 具有铟掺杂子区域的栅隔离区的半导体结构
CN1826696A (zh) 在半导体器件中改变载流子迁移率以达到整体设计目标
CN1893085A (zh) 半导体装置及其制造方法
CN1242485C (zh) 半导体器件及其制造方法
CN1627535A (zh) 金刚石半导体器件及其制造方法
CN1825566A (zh) 半导体装置的制造方法
CN1620727A (zh) 半导体集成电路器件及其制造方法
CN1862773A (zh) 半导体器件制造方法
CN1763944A (zh) 半导体器件及其制造方法
CN1770468A (zh) 绝缘栅型半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Co-patentee after: NEC Corp.

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20140819

EXPY Termination of patent right or utility model