CN103354208B - 一种碳化硅沟槽型jfet的制作方法 - Google Patents
一种碳化硅沟槽型jfet的制作方法 Download PDFInfo
- Publication number
- CN103354208B CN103354208B CN201310187771.1A CN201310187771A CN103354208B CN 103354208 B CN103354208 B CN 103354208B CN 201310187771 A CN201310187771 A CN 201310187771A CN 103354208 B CN103354208 B CN 103354208B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- carborundum
- manufacture method
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 description 22
- 238000010884 ion-beam technique Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000005404 monopole Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种碳化硅沟槽型JFET的制作方法，该方法包括如下步骤：在SiC第一导电类型的衬底上依次外延生长第一导电类型的漂移层、沟道层和帽子层；在帽子层上淀积第一掩膜层并形成掩膜图形；以第一掩膜层作为掩膜，刻蚀帽子层和沟道层至漂移层形成沟槽；各向同性地淀积第二掩膜层；各向异性法地刻蚀去除沟槽底部和第一掩膜层上的第二掩膜层；对暴露的漂移层进行离子注入，在漂移层中形成第二导电类型的离子注入区以与漂移层形成pn二极管；去除剩余的掩膜层并淀积隔离层；用光刻的方法至少部分地去除帽子层和沟槽底部的隔离层；在衬底上，暴露的帽子层和暴露的离子注入区中形成欧姆接触。所述方法能够防止沟道因离子注入产生损伤和缺陷。
Description
技术领域
本发明涉及半导体器件及制作方法技术领域，特别涉及一种碳化硅沟槽型JFET（结型场效应晶体管，JunctionFieldEffectTransistor）的制作方法。
背景技术
双极型器件具有少数载流子电导率调制作用，因此双极型高压器件依旧具有非常低的导通电阻。但是，由于过剩载流子的存在，双极型器件的开关损耗很大，开关频率低。因此，双极型器件一般适用于高压低频开关场合。相反，单极型器件工作时没有过剩载流子存在，其开关损耗低，开关速率高。但是，单极型器件的导通电阻因没有少数载流子进行电导率的调制而变得很大。因此，单极型器件往往适用于低压高频开关场合。对硅器件而言，单极型器件的工作电压往往被限制在1000V以下。
碳化硅具有约10倍于硅的临界电场。同样电压规格的碳化硅器件与硅器件相比较而言，碳化硅器件的漂移层掺杂浓度为硅器件的100倍，碳化硅器件的漂移层厚度仅为硅器件的1/10，碳化硅器件的漂移层导通电阻较硅器件约低3个数量级。因此，碳化硅单极型器件能够适用于3000V以上的工作条件。碳化硅单极型器件包括肖特基二极管、JFET和MOSFET（金属-氧化物-半导体-场效应管）等。
单极型晶体管包括JFET和MOSFET。MOSFET存在着沟道迁移率低和栅氧化物可靠性差的问题。与之相比，JFET不需要栅氧化物，也不存在沟道迁移率降低的问题。
现有技术中，适用于高压的JFET通常为沟槽型JFET。制备沟槽型JFET时，通常采用刻蚀和离子注入的方式形成沟槽和栅。但是，该方法制备的沟槽型JFET存在沟道侧壁被注入离子的缺点。
如图1所示，沟槽型JFET的一种制备方法是在通过离子注入形成栅的过程中，不主动对沟道侧壁进行离子注入。该方法中用于注入的离子束是平行离子束。但是，由于存在着掩膜对离子束的散射作用以及用于注入的离子束并非绝对地垂直于晶圆表面，离子束往往会不可避免地对沟道侧壁造成不需要的注入，容易引起沟道的损伤和缺陷，使沟道的导通电阻增加。如图2所示，该方法的另一个缺点是沟道侧壁靠近源极的附近容易形成不可靠的重掺杂pn结，该不可靠的pn结容易被击穿，从而造成漏电。
如图3所示，沟槽型JFET的另一种制备方法是在通过离子注入形成栅的过程中，主动地对沟道侧壁进行离子注入。该方法中用于注入的离子束包括了带一定倾角的离子束，在对沟槽底部进行离子注入时同时对沟道侧壁进行掺杂，使沟道侧壁与沟槽底一起形成栅，例如美国专利US7479672和US7834376公开了该方法。该方法也存在沟道侧壁靠近源极的附近容易形成不可靠重掺杂pn结的缺点。沟道侧壁被注入离子后会带来晶格缺陷、减少沟道宽度，从而使沟道的导通电阻增大。另外，沟道侧壁被离子注入后将使栅极的pn结面积增加，并使栅源电容和栅漏电容增大，导致JFET的开关性能变差。
因此，需要一种能够克服上述缺陷，能够形成具有良好的沟道的沟槽型JFET的制作方法。
发明内容
为了解决上述技术问题，本发明提供一种碳化硅沟槽型JFET的制作方法，其特征在于，该方法包括如下步骤：
在SiC第一导电类型的衬底上依次外延生长第一导电类型的漂移层、第一导电类型的沟道层和第一导电类型的帽子层；
在帽子层上淀积第一掩膜层，并在该第一掩膜层中形成掩膜图形；
将形成有掩膜图形的第一掩膜层作为掩膜，刻蚀所述帽子层和沟道层至所述漂移层或略微进入所述漂移层，形成沟槽；
采用各向同性方法在所述沟槽底部、沟道侧壁和第一掩膜层上淀积第二掩膜层；
采用各向异性法刻蚀去除沟槽底部和第一掩膜层上的第二掩膜层；
对暴露的漂移层进行离子注入，在漂移层中形成第二导电类型的离子注入区以与漂移层形成pn二极管，所述第二导电类型与所述第一导电类型相反；
去除剩余的第一掩膜层和第二掩膜层以暴露帽子层、沟槽底部和沟道侧壁；
对得到的结构进行高温退火；在暴露的帽子层上、沟槽底部和沟道侧壁上淀积隔离层；
用光刻的方法至少部分地去除帽子层上和沟槽底部的隔离层，以至少部分地暴露每一帽子层和每一离子注入区；
分别在衬底的远离漂移层的一侧，暴露的帽子层和暴露的离子注入区上形成欧姆接触。
优选地，该方法进一步包括在所述衬底与所述漂移层之间外延生长缓冲层。
优选地，所述第一导电类型是n型，所述第二导电类型是p型；或者所述第一导电类型是p型，所述第二导电类型是n型。
优选地，所述漂移层的掺杂浓度为1*1014-1*1016cm-3，其厚度为5-100μm。
优选地，所述帽子层的掺杂浓度大于1*1019cm-3，其厚度大于100nm。
优选地，所述沟道层的掺杂浓度大于或等于漂移层的掺杂浓度，优选地大于漂移层并小于所述帽子层的掺杂浓度；优选地，掺杂浓度为1*1015-1*1017cm-3；其厚度大于或等于500nm。
优选地，所述沟道层的掺杂浓度为均匀分布、阶梯分布或连续变化的。
优选地，所述第一掩膜层的材质为SiO2或金属。
优选地，所述第一掩膜层为SiO2层，并且在所述刻蚀所述帽子层和沟道层的步骤中，碳化硅对所述第一掩膜层的选择比大于3:1，优选地大于10:1。
优选地，所述第二掩膜层为SiO2层或金属层，其厚度为50-250nm。
优选地，所述离子注入区的离子注入深度大于200nm，其注入离子的浓度大于5*1018cm-3。
优选地，所述对得到的结构进行高温退火的步骤进一步包括:
在帽子层上、沟槽底部和沟道侧壁上形成退火保护层；
对得到的结构进行高温激活退火；
去除所述退火保护层。
优选地，所述隔离层是SiO2层。
优选地，所述隔离层包括热生长的SiO2层。
优选地，在所述形成欧姆接触的步骤后，该方法进一步包括以下步骤：
用绝缘介质填充所述沟槽；
对所述绝缘介质进行平坦化，以暴露所述欧姆接触；以及
分别形成源极电极层，漏极电极层和栅极电极层。
本发明具有如下有益效果：
（1）根据本发明的方法在离子注入时利用掩膜覆盖沟道侧壁，使得沟道侧壁不被离子注入，从而能够防止沟道侧壁因离子注入产生损伤和缺陷；
（2）根据本发明的方法在离子注入时利用掩膜覆盖沟道侧壁，使得沟道侧壁不被离子注入，能够减少栅的面积，从而能够减少栅源、栅漏电容；
（3）根据本发明的方法在离子注入时利用掩膜覆盖沟道侧壁，使得沟道侧壁不被离子注入，从而能够抑制通过沟道侧壁漏电，避免形成不可靠的pn结。
附图说明
图1为现有技术的因掩膜散射造成沟道侧壁被离子注入的示意图；
图2为现有技术的因沟道侧壁被离子注入引起pn结被击穿的示意图；
图3为现有技术的因注入的离子束具有发散角造成沟道侧壁被离子注入的示意图；
图4（a）-（i）为本发明实施例提供的JFET的制作工艺步骤示意图。
图5为本发明实施例的JFET刻蚀和注入区域平面示意图。
图6为本发明实施例的JFET欧姆接触平面示意图。
具体实施方式
下面参照附图及结合优选实施例对本发明的发明内容作进一步的描述。应当理解，附图中所示的结构是示意性的而非限定性的，各特征未按比例画出。各图中相同或相似的附图标记表示相同或相似的特征。
本实施例以第一导电类型为n型，第二导电类型为p型为例来说明根据本发明的碳化硅沟槽型JFET的制作方法。该方法包括如下步骤：
在n型的SiC衬底710上依次外延生长缓冲层711、漂移层712、沟道层713和帽子层714，如图4（a）所示。缓冲层711、漂移层712、沟道层713和帽子层714都是第一导电类型。缓冲层711的掺杂浓度为优选为约1*1018cm-3，其厚度为0.5-1μm。漂移层712的掺杂浓度为约1*1014-1*1016cm-3，其厚度为约5-100μm。本领域技术人员可以理解，漂移层712的掺杂浓度和厚度的选择可根据JFET的耐压要求而定。沟道层713的掺杂浓度大于或等于漂移层712的掺杂浓度，优选地要大于漂移层的掺杂浓度，为1*1015-1*1017cm-3，其厚度大于或等于500nm。沟道层713的掺杂浓度可以为均匀分布、阶梯分布或连续变化的。帽子层714的掺杂浓度大于1*1019cm-3，其厚度大于100nm。
随后，在帽子层714上淀积一层连续的第一掩膜层720，然后用光刻和刻蚀的方法去除部分面积的第一掩膜层720，得到掩膜图形，如图4（a）所示。得到掩膜图形后去胶清洗。第一掩膜层720的材质例如为SiO2或者金属。
随后，根据掩膜图形刻蚀沟槽。将形成有掩膜图形的第一掩膜层作为掩膜，将没有被掩膜图形覆盖的帽子层714和沟道层713刻蚀至所述漂移层712或略微越过沟道层713与漂移层712之间的界面，形成沟槽和JFET的沟道，如图4（b）所示。刻蚀时，对碳化硅和第一掩膜层720的选择比要保证刻蚀沟槽完毕后大部分厚度的第一掩膜层720被保留下来，以满足后续的离子注入的要求。对材质为SiO2的第一掩膜层720，选择比要大于3:1，对材质为金属的第一掩膜层720，选择比要大于10:1。
随后，采用各向同性方法在沟槽底部、沟道侧壁和第一掩膜层720上淀积第二掩膜层721，所得到的结构如图4（c）所示。在本实施例中，第二掩膜层721的材质例如为SiO2或金属层，其厚度例如为200nm。
随后，采用各向异性的等离子体法刻蚀去除沟道底部和第一掩膜层720上的第二掩膜层721，保留沟道侧壁的第二掩膜层721，所得到的结构如图4（d）所示。
随后，再光刻结终端区域（图中未示出），并进行固胶，结终端采用例如保护环结构。
随后，如图4（e）所示，向沟槽底部暴露的漂移层712包括结终端区域进行离子注入，在漂移层712中形成离子注入区715，且在离子注入区715注入的离子为与第一导电类型相反的第二导电类型，以使与漂移区形成pn二极管。在本实施例中，在离子注入区715注入的离子例如为p型的Al离子或B离子，其离子注入深度大于200nm，其注入离子的浓度大于1*1018cm-3。离子注入时存在横向扩展效应，因此，离子注入区715的宽度略微大于沟槽的宽度。该离子注入同时在JFET一端的沟槽底部位置处形成离子注入区716。位于沟道区之间沟槽底部的离子注入区715和位于端部的沟槽底部的离子注入区716彼此连通。
随后，去除包括帽子层714上的第一掩膜层720和沟道侧壁的第二掩膜层721的全部剩余掩膜，并进行清洗。图5示出了所得到结构的俯视图。
随后，在帽子层714上、沟道底部和沟道侧壁镀上一层退火保护层（图中未示出），进行高温激活退火，高温激活退火的退火温度要大于1600℃，时间为几分钟到几十分钟，高温激活退火结束后去除退火保护层。在本实施例中，退火保护层的材质例如为石墨或AlN。
随后，在去除退火保护层后的帽子层714上、沟槽底部和沟道侧壁淀积隔离层740，优选为SiO2层。优选地，在淀积SiO2层740之前先生长热氧化层，然后用CVD（化学气相沉积）法在热氧化层上淀积SiO2层740。热氧化层具有比较好绝缘性能。
随后，用光刻的方法至少部分地去除帽子层上和沟槽底部的隔离层，以至少部分地暴露每一帽子层和每一离子注入区。例如，用光刻和刻蚀的方法分别去除被沟槽分隔的每一个帽子层714的中间位置处731、每一个沟槽底部的中间位置处732和所述JFET一端的一个沟槽底部位置处716的SiO2层，所得到的结构如图4（f）所示。
随后，如图4（g）所示，分别在衬底的远离缓冲层的一侧，暴露的帽子层和暴露的离子注入区中形成欧姆接触。例如，分别在衬底710的远离缓冲层711的一侧淀积第一欧姆金属层751，在被沟槽分隔的每一个帽子层714的中间位置处731淀积第二欧姆金属层752，在每一个沟槽底部的中间位置处732和所述JFET一端的部分暴露的离子注入区716淀积第三欧姆金属层753，754。对得到的结构进行快速热退火分别在衬底、帽子层上和沟槽底部形成JFET的漏极、源极和栅极，所得到的结构如图6所示。在本实施例中，n型的欧姆金属层的材质例如为Ni，p型的欧姆金属层的材质例如为Ni，p型的欧姆金属层例如为Ti/Al复合层或Ni/Ti/Al复合层。
随后，如图4（h）所示，向每一个沟槽中填充绝缘介质761至沟槽被填满，并进行平坦化刻蚀，使得第二欧姆接触层752露出，然后用光刻和刻蚀的方法去除所述JFET一端的一个沟槽底部位置处716的绝缘介质761，使得第四欧姆接触层754露出。在本实施例中，绝缘介质761的材质例如为SiO2或聚酰亚胺。淀积绝缘介质761的方法为PVD（物理气相沉积）、CVD或旋涂法。
之后，如图4（i）所示，分别在漏极、源极和栅极处淀积互连金属层。在本实施例中，漏极互连金属771为Ti/Ni/Ag复合层，源极和栅极处的互连金属772、773的材质为Al、Cu、Au或Ag。源极和栅极处的互连金属通过淀积后再光刻和刻蚀的方法制备。
应当理解，以上借助优选实施例对本发明的技术方案进行的详细说明是示意性的而非限制性的。本领域的普通技术人员在阅读本发明说明书的基础上可以对各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (18)
1.一种碳化硅沟槽型JFET的制作方法，其特征在于，该方法包括如下步骤：
在SiC第一导电类型的衬底(710)上依次外延生长第一导电类型的漂移层(712)、第一导电类型的沟道层(713)和第一导电类型的帽子层(714)；
在帽子层(714)上淀积第一掩膜层(720)，并在该第一掩膜层中形成掩膜图形；
将形成有掩膜图形的第一掩膜层作为掩膜，刻蚀所述帽子层(714)和沟道层(713)至所述漂移层(712)或略微进入所述漂移层(712)，形成沟槽；
采用各向同性方法在所述沟槽底部、沟道侧壁和第一掩膜层(720)上淀积第二掩膜层(721)；
采用各向异性法刻蚀去除沟槽底部和第一掩膜层(720)上的第二掩膜层(721)；
对暴露的漂移层(712)进行离子注入，在漂移层(712)中形成第二导电类型的离子注入区(715)以与漂移层(712)形成pn二极管，所述第二导电类型与所述第一导电类型相反；
去除剩余的第一掩膜层和第二掩膜层(721)以暴露帽子层、沟槽底部和沟道侧壁；
对得到的结构进行高温退火；
在暴露的帽子层(714)上、沟槽底部(715，716)和沟道侧壁上淀积隔离层(740)；
用光刻的方法至少部分地去除帽子层上和沟槽底部的隔离层，以至少部分地暴露每一帽子层和每一离子注入区；
分别在衬底(710)的远离漂移层(712)的一侧，暴露的帽子层和暴露的离子注入区上形成欧姆接触。
2.如权利要求1所述的碳化硅沟道型JFET的制作方法，其特征在于，该方法进一步包括在所述衬底(710)与所述漂移层(712)之间外延生长缓冲层(711)。
3.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述第一导电类型是n型，所述第二导电类型是p型；或者所述第一导电类型是p型，所述第二导电类型是n型。
4.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述漂移层(712)的掺杂浓度为1*1014-1*1016cm-3，其厚度为5-100μm。
5.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述帽子层(714)的掺杂浓度大于1*1019cm-3，其厚度大于100nm。
6.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述沟道层(713)的掺杂浓度大于或等于漂移层(712)的掺杂浓度。
7.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述沟道层(713)的掺杂浓度大于漂移层并小于所述帽子层的掺杂浓度。
8.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述沟道层(713)的掺杂浓度为1*1015-1*1017cm-3；其厚度大于或等于500nm。
9.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述沟道层(713)的掺杂浓度为均匀分布、阶梯分布或连续变化的。
10.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述第一掩膜层(720)的材质为SiO2或金属。
11.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述第一掩膜层(720)为SiO2层，并且在所述刻蚀所述帽子层(714)和沟道层的步骤中，碳化硅对所述第一掩膜层(720)的选择比大于3:1。
12.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述第一掩膜层(720)为金属层，并且在所述刻蚀所述帽子层(714)和沟道层的步骤中，碳化硅对所述第一掩膜层(720)的选择比大于10:1。
13.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述第二掩膜层(721)为SiO2层或金属层，其厚度为50-250nm。
14.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述离子注入区的离子注入深度大于200nm，其注入离子的浓度大于1*1018cm-3。
15.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述对得到的结构进行高温退火的步骤进一步包括:
在帽子层上、沟槽底部和沟道侧壁上形成退火保护层；
对得到的结构进行高温激活退火；
去除所述退火保护层。
16.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述隔离层是SiO2层。
17.如权利要求16所述的碳化硅沟槽型JFET的制作方法，其特征在于，所述隔离层包括热生长的SiO2层。
18.如权利要求1所述的碳化硅沟槽型JFET的制作方法，其特征在于，在所述形成欧姆接触的步骤后，该方法进一步包括以下步骤：
用绝缘介质(761)填充所述沟槽；
对所述绝缘介质进行平坦化，以暴露所述欧姆接触；以及
分别形成源极电极层，漏极电极层和栅极电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310187771.1A CN103354208B (zh) | 2013-05-20 | 2013-05-20 | 一种碳化硅沟槽型jfet的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310187771.1A CN103354208B (zh) | 2013-05-20 | 2013-05-20 | 一种碳化硅沟槽型jfet的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103354208A CN103354208A (zh) | 2013-10-16 |
| CN103354208B true CN103354208B (zh) | 2016-01-06 |
Family
ID=49310559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310187771.1A Active CN103354208B (zh) | 2013-05-20 | 2013-05-20 | 一种碳化硅沟槽型jfet的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103354208B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103606551B (zh) * | 2013-10-18 | 2016-08-17 | 泰科天润半导体科技（北京）有限公司 | 碳化硅沟槽型半导体器件及其制作方法 |
| CN105448673B (zh) * | 2016-01-04 | 2018-05-18 | 株洲南车时代电气股份有限公司 | 一种碳化硅器件背面欧姆接触的制作方法 |
| SE541290C2 (en) * | 2017-09-15 | 2019-06-11 | Ascatron Ab | A method for manufacturing a grid |
| CN111463120B (zh) * | 2020-03-25 | 2023-02-17 | 派恩杰半导体（杭州）有限公司 | 一种碳化硅mosfet的沟道倾斜注入制备方法 |
| CN114628248B (zh) * | 2022-05-16 | 2023-06-09 | 中芯越州集成电路制造(绍兴)有限公司 | 碳化硅器件及其制备方法 |
| CN116994956B (zh) * | 2023-09-26 | 2023-12-05 | 深圳市万微半导体有限公司 | 一种碳化硅功率器件及其制备方法、芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW228604B (zh) * | 1992-10-23 | 1994-08-21 | Philips Electronics Nv | |
| US7038260B1 (en) * | 2003-03-04 | 2006-05-02 | Lovoltech, Incorporated | Dual gate structure for a FET and method for fabricating same |
| TW200908316A (en) * | 2007-08-10 | 2009-02-16 | Semisouth Lab Inc | Vertical junction field effect transistor with mesa termination and method of making the same |
| CN102856257A (zh) * | 2011-07-01 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8884270B2 (en) * | 2011-04-18 | 2014-11-11 | Power Integrations, Inc. | Vertical junction field effect transistors with improved thermal characteristics and methods of making |
-
2013
- 2013-05-20 CN CN201310187771.1A patent/CN103354208B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW228604B (zh) * | 1992-10-23 | 1994-08-21 | Philips Electronics Nv | |
| US7038260B1 (en) * | 2003-03-04 | 2006-05-02 | Lovoltech, Incorporated | Dual gate structure for a FET and method for fabricating same |
| TW200908316A (en) * | 2007-08-10 | 2009-02-16 | Semisouth Lab Inc | Vertical junction field effect transistor with mesa termination and method of making the same |
| CN102856257A (zh) * | 2011-07-01 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103354208A (zh) | 2013-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103354208B (zh) | 一种碳化硅沟槽型jfet的制作方法 | |
| Nomoto et al. | GaN-on-GaN pn power diodes with 3.48 kV and 0.95 mΩ-cm2: A record high figure-of-merit of 12.8 GW/cm2 | |
| TWI473265B (zh) | 帶有改良型終止結構的氮化鎵半導體裝置 | |
| KR100937276B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN103606551B (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| JP4932701B2 (ja) | トレンチ型半導体デバイス及びその製造方法 | |
| CN104362181B (zh) | 一种GaN异质结二极管器件及其制备方法 | |
| CN102244091B (zh) | 具有沟槽边缘终端的半导体元件 | |
| CN106847879A (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
| CN104094417A (zh) | 利用注入制造氮化镓p-i-n二极管的方法 | |
| JP7482603B2 (ja) | 炭化ケイ素内における半導体デバイスの形成 | |
| CN104011865A (zh) | 在GaN材料中制造浮置保护环的方法及系统 | |
| JP2012531049A (ja) | 傾斜ドープ領域を有する縦型接合電界効果トランジスターおよびダイオードならびに製造方法 | |
| CN105206681A (zh) | 宽带隙高密度半导体开关器件及其制造方法 | |
| CN103515452A (zh) | 功率整流器件和其制造方法及其相关半导体产品 | |
| CN105140281A (zh) | 一种半导体器件及其制造方法 | |
| CN103460386B (zh) | 半导体装置及其制造方法 | |
| CN103745992B (zh) | 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN108258035A (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
| CN103247671B (zh) | 一种具有块状浮动结的碳化硅sbd器件及其制造方法 | |
| CN115642088A (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN104919594A (zh) | 制造半导体器件的方法 | |
| JP2008130699A (ja) | ワイドバンドギャップ半導体装置およびその製造方法 | |
| US20150155279A1 (en) | Semiconductor Device with Bipolar Junction Transistor Cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Preparation method of silicon carbide grooved JFET (junction field effect transistor) Effective date of registration: 20160712 Granted publication date: 20160106 Pledgee: Haidian Beijing science and technology enterprise financing Company limited by guarantee Pledgor: Tyco Tianrun (Beijing) semiconductor technology Co. Ltd. Registration number: 2016990000593 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20170816 Granted publication date: 20160106 Pledgee: Haidian Beijing science and technology enterprise financing Company limited by guarantee Pledgor: Tyco Tianrun (Beijing) semiconductor technology Co. Ltd. Registration number: 2016990000593 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Preparation method of silicon carbide grooved JFET (junction field effect transistor) Effective date of registration: 20170816 Granted publication date: 20160106 Pledgee: Haidian Beijing science and technology enterprise financing Company limited by guarantee Pledgor: Tyco Tianrun (Beijing) semiconductor technology Co. Ltd. Registration number: 2017990000762 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20190118 Granted publication date: 20160106 Pledgee: Haidian Beijing science and technology enterprise financing Company limited by guarantee Pledgor: Tyco Tianrun (Beijing) semiconductor technology Co. Ltd. Registration number: 2017990000762 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200214 Address after: 410300 No.18 new energy automobile parts Industrial Park, Yonghe South Road, Liuyang high tech Industrial Development Zone, Changsha City, Hunan Province Patentee after: Liuyang Taike Tianrun Semiconductor Technology Co., Ltd Address before: 100192, B-1, West Hall, Dongsheng Science Park, No. 66 Xiao Dong Road, Haidian District, Beijing, Zhongguancun Patentee before: Tyco Tianrun Semiconductor Technology (Beijing) Co., Ltd. |