CN113471279B - 降低导通电阻的功率晶体管结构 - Google Patents
降低导通电阻的功率晶体管结构 Download PDFInfo
- Publication number
- CN113471279B CN113471279B CN202110727519.XA CN202110727519A CN113471279B CN 113471279 B CN113471279 B CN 113471279B CN 202110727519 A CN202110727519 A CN 202110727519A CN 113471279 B CN113471279 B CN 113471279B
- Authority
- CN
- China
- Prior art keywords
- conductive
- type
- conduction type
- groove
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims description 48
- 230000002093 peripheral effect Effects 0.000 claims description 36
- 238000000407 epitaxy Methods 0.000 claims description 27
- 210000000746 body region Anatomy 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000010814 metallic waste Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种降低导通电阻的功率晶体管结构，包括：第一导电类型硅衬底，在第一导电类型硅衬底的上方设有第一导电类型硅外延，在所述第一导电类型硅外延内设有有源区与终端区；在终端区第一导电类型硅外延表面的场氧层的上方设有栅极总线多晶硅，所述栅极总线多晶硅的上方设有绝缘介质层，在终端区所述绝缘介质层的上方设有栅极总线金属，所述栅极总线金属通过绝缘介质层内的第三通孔与栅极总线多晶硅欧姆接触。本申请通过将栅极总线金属安置在终端区，能够提高屏蔽栅沟槽型晶体管有源区内的有效的导电面积，能够降低器件的导通电阻，并提高器件的电流均匀性。
Description
技术领域
本发明涉及一种半导体器件及制造方法，尤其是一种能够提高芯片版图利用率，降低其导通电阻的半导体结构及其制造方法。
背景技术
功率半导体器件是不断发展的功率-电子系统的内在驱动力，尤其在节约能源、动态控制、噪音减少等方面。在过去的三十年里，功率器件取得了飞跃式的发展，特别是功率金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，为了拓宽其应用领域，满足低功耗需求，必须有效的降低导通损耗，目前中低压功率器件中导通损耗最小的器件是屏蔽栅功率MOSFET。屏蔽栅功率MOSFET在中低压领域应用广泛，需进一步对器件的结构进行优化改进，实现器件导通电阻的进一步降低。
发明内容
本发明的目的对现有的功率晶体管结构的版图结构进行改进，提供一种降低导通电阻的功率晶体管结构及制造方法，使得器件的有效导电的面积得到提升，使得导通电阻下降，该器件制造方法与现有半导体工艺兼容。为实现以上技术目的，本发明实施例采用的技术方案是：
第一方面，本发明实施例提供了一种降低导通电阻的功率晶体管结构，包括：第一导电类型硅衬底，在第一导电类型硅衬底的上方设有第一导电类型硅外延，在所述第一导电类型硅外延内设有有源区与终端区，所述有源区内的第一导电类型硅外延的表面设有第二导电类型体区，在所述第二导电类型体区的表面设有第一导电类型源区，在所述第一导电类型源区表面设有互相平行的有源区沟槽，所述有源区沟槽的底部穿透第一导电类型源区与第二导电类型体区后进入第一导电类型硅外延内，在所述有源区沟槽侧壁与底部设有由绝缘介质构成的场氧层，有源区内的沟槽中的场氧层包裹着导电多晶硅，所述导电多晶硅的顶部的两侧设有栅极导电多晶硅，所述栅极导电多晶硅通过由绝缘介质构成的栅氧层与导电多晶硅、第一导电类型源区、第二导电类型体区、第一导电类型硅外延绝缘，在所述有源区沟槽与第一导电类型源区的上方设有绝缘介质层，在有源区内的所述绝缘介质层的上方设有源极金属，所述源极金属通过所述绝缘介质层内的第一通孔与第二导电类型体区、第一导电类型源区欧姆接触，通过第二通孔与导电多晶硅欧姆接触；
终端区包括包围有源区的至少一根外围沟槽以及所述外围沟槽外侧的区域，所述外围沟槽侧壁与底部设有由绝缘介质构成的场氧层，外围沟槽中的场氧层包裹着导电多晶硅，所述外围沟槽内的导电多晶硅通过第二通孔与源极金属欧姆接触，在外围沟槽远离有源区的一侧的第一导电类型硅外延的表面设有场氧层，在终端区第一导电类型硅外延表面的场氧层的上方设有栅极总线多晶硅，所述栅极总线多晶硅的上方设有绝缘介质层，在终端区内的所述绝缘介质层的上方设有栅极总线金属，所述栅极总线金属通过绝缘介质层内的第三通孔与栅极总线多晶硅欧姆接触。
进一步地，终端区包括包围有源区的数根外围沟槽，相邻的外围沟槽之间的硅外延浮空设置。
进一步地，所述外围沟槽与相邻的有源区沟槽是互相垂直时，与栅极总线多晶硅电连接的导电多晶硅桥沿着有源区沟槽延伸的方向跨越外围沟槽延伸至有源区沟槽的正上方，且与有源区沟槽内的栅极导电多晶硅电连接，且与有源区沟槽内的导电多晶硅互相绝缘；
所述导电多晶硅桥的宽度不超过有源区沟槽的沟槽宽度。
进一步地，对于N型功率晶体管器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率晶体管器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
第二方面，本发明实施例提供一种降低导通电阻的功率晶体管结构的制作方法，包括如下步骤：
步骤一：提供第一导电类型硅衬底，在第一导电类型硅衬底上生长第一导电类型硅外延，然后选择性刻蚀出有源区沟槽与外围沟槽；
步骤二：在器件表面形成场氧层；
步骤三：淀积导电多晶硅，然后刻蚀导电多晶硅，只保留有源区沟槽与外围沟槽内的导电多晶硅；
步骤四：选择性刻蚀掉有源区沟槽顶部的部分场氧层；
步骤五：热生长栅氧层；
步骤六：淀积导电多晶硅；
步骤七：选择性刻蚀导电多晶硅，形成栅极导电多晶硅、栅极总线多晶硅与导电多晶硅桥；
步骤八：注入第二导电类型杂质，然后热退火形成第二导电类型体区，接着选择性注入第一导电类型杂质，激活后形成第一导电类型源区；
步骤九：淀积绝缘介质层；
步骤十：选择性刻蚀绝缘介质层与硅外延，形成第一通孔、第二通孔与第三通孔；
步骤十一：形成源极金属和栅极总线金属。
本发明实施例提供的技术方案带来的有益效果是：
1、现有技术的栅极总线金属在有源区内直接通过通孔与栅极导电多晶硅电连接，导致栅极总线金属、栅极总线金属与源极金属之间的金属间距都浪费了有源区有效导电的芯片面积，本申请通过将栅极总线金属安置在终端区，使得有源区内的有效导电区域增加，可以降低导通电阻。
2、提高器件内部的电流均匀性。
附图说明
附图1为本发明实施例中的器件正面的俯视示意图。
附图2为沿着附图1中A-A’截得的剖视结构示意图。
附图3为沿着附图1中B-B’截得的剖视结构示意图。
附图4为沿着附图1中C-C’截得的剖视结构示意图。
附图5为沿着附图1中D-D’截得的剖视结构示意图。
附图6为附图1中虚线框E圈出的芯片拐角处的俯视示意图。
附图7为本发明实施例中的步骤一刻蚀出有源区沟槽与外围沟槽的剖视结构示意图。
附图8为本发明实施例中的步骤二器件表面形成场氧层的剖视结构示意图。
附图9为本发明实施例中的步骤三形成有源区沟槽与外围沟槽内的导电多晶硅的剖视结构示意图。
附图10为本发明实施例中的步骤四刻蚀掉有源区沟槽顶部的部分场氧层的剖视结构示意图。
附图11为本发明实施例中的步骤五热生长形成栅氧层的剖视结构示意图。
附图12为本发明实施例中的步骤六淀积导电多晶硅的剖视结构示意图。
附图13为本发明实施例中的步骤七形成栅极导电多晶硅、栅极总线多晶硅与导电多晶硅桥的剖视结构示意图。
附图14为本发明实施例中的步骤八形成第二导电类型体区与第一导电类型源区的剖视结构示意图。
附图15为本发明实施例中的步骤九淀积绝缘介质层的剖视结构示意图。
附图16为本发明实施例中的步骤十形成第一通孔、第二通孔与第三通孔的剖视结构示意图。
附图17为本发明实施例中的步骤十一形成源极金属和栅极总线金属的剖视结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
如附图1至6所示，为本发明的实施例的结构图，在本发明的实施例中功率晶体管简称为器件；附图1为器件的正面的俯视示意图，附图2为沿着附图1中A-A’截得的剖视结构示意图，附图3为沿着附图1中B-B’截得的剖视结构示意图，附图4为沿着附图1中C-C’截得的剖视结构示意图，附图5为沿着附图1中D-D’截得的剖视结构示意图，附图6为附图1中虚线框E圈出的芯片拐角处的俯视示意图；
具体地，器件包括：N型硅衬底1，在N型硅衬底1的上方设有N型硅外延4，在所述N型硅外延4内设有有源区与终端区，所述有源区内的N型硅外延4的表面设有P型体区9，在所述P型体区9的表面设有N型源区10，在所述N型源区10表面设有互相平行的有源区沟槽2，所述有源区沟槽2的底部穿透N型源区10与P型体区9后进入N型硅外延4内，在所述有源区沟槽2侧壁与底部设有由绝缘介质构成的场氧层6，有源区沟槽2中的场氧层6包裹着导电多晶硅5，所述导电多晶硅5的顶部的两侧设有栅极导电多晶硅7，所述栅极导电多晶硅7通过由绝缘介质构成的栅氧层8与导电多晶硅5、N型源区10、P型体区9、N型硅外延4绝缘，在所述有源区沟槽2与N型源区10的上方设有绝缘介质层14，在有源区内的所述绝缘介质层14的上方设有源极金属12，所述源极金属12通过所述绝缘介质层14内的第一通孔15与P型体区9、N型源区10欧姆接触，通过第二通孔16与导电多晶硅5欧姆接触；
终端区包括包围有源区的一根外围沟槽3以及所述外围沟槽3外侧的区域，所述外围沟槽3侧壁与底部设有由绝缘介质构成的场氧层6，外围沟槽3中的场氧层6包裹着导电多晶硅5，所述外围沟槽3内的导电多晶硅5通过第二通孔16与源极金属12欧姆接触；在外围沟槽3远离有源区的一侧的N型硅外延4的表面设有场氧层6，在终端区N型硅外延4表面的场氧层6的上方设有栅极总线多晶硅11，所述栅极总线多晶硅11的上方设有绝缘介质层14，在终端区内的所述绝缘介质层14的上方设有栅极总线金属13，所述栅极总线金属13通过绝缘介质层14内的第三通孔17与栅极总线多晶硅11欧姆接触；
作为优选，终端区包括包围有源区的数根外围沟槽3，相邻的外围沟槽3之间的硅外延浮空设置；
具体地，所述外围沟槽3与相邻的有源区沟槽2是互相垂直时，与栅极总线多晶硅11电连接的导电多晶硅桥18沿着有源区沟槽2延伸的方向跨越外围沟槽3与有源区沟槽2内的栅极导电多晶硅7电连接；
作为优选，所述导电多晶硅桥18的宽度不超过有源区沟槽2的沟槽宽度；
具体地，所述导电多晶硅桥18位于有源区沟槽2的正上方，且与有源区沟槽2内的栅极导电多晶硅7相连，与有源区沟槽2内的导电多晶硅5互相绝缘；
本发明的实施例还提供了一种降低导通电阻的功率晶体管结构的制作方法，包括如下步骤：
如附图7所示，步骤一：提供N型硅衬底1，在N型硅衬底1上生长N型硅外延4，然后选择性刻蚀出有源区沟槽2与外围沟槽3；
如附图8所示，步骤二：在器件表面形成场氧层6；
如附图9所示，步骤三：淀积导电多晶硅，然后刻蚀导电多晶硅，只保留有源区沟槽2与外围沟槽3内的导电多晶硅5；
如附图10所示，步骤四：选择性刻蚀掉有源区沟槽2顶部的部分场氧层6；
如附图11所示，步骤五：热生长栅氧层；
如附图12所示，步骤六：淀积导电多晶硅；
如附图13所示，并结合附图3、4、6，步骤七：选择性刻蚀导电多晶硅，形成栅极导电多晶硅7、栅极总线多晶硅11与导电多晶硅桥18；
如附图14所示，步骤八：注入P杂质，然后热退火形成P型体区9，接着选择性注入N型杂质，激活后形成N型源区10；
如附图15所示，步骤九：淀积绝缘介质层14；
如附图16所示，步骤十：选择性刻蚀绝缘介质层14与硅外延，形成第一通孔15、第二通孔16与第三通孔17；
如附图17所示，步骤十一：形成源极金属12和栅极总线金属13。
在上述实施例中，以所述第一导电类型为N型，所述第二导电类型为P型为例进行介绍，在其他改变的实施例中，也可以使得第一导电类型为P型，所述第二导电类型为N型，此器件各部分结构也做相应的N<->P的转换即可。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (2)
1.一种降低导通电阻的功率晶体管结构，包括：第一导电类型硅衬底（1），在第一导电类型硅衬底（1）的上方设有第一导电类型硅外延（4），在所述第一导电类型硅外延（4）内设有有源区与终端区，所述有源区内的第一导电类型硅外延（4）的表面设有第二导电类型体区（9），在所述第二导电类型体区（9）的表面设有第一导电类型源区（10），在所述第一导电类型源区（10）表面设有互相平行的有源区沟槽（2），所述有源区沟槽（2）的底部穿透第一导电类型源区（10）与第二导电类型体区（9）后进入第一导电类型硅外延（4）内，在所述有源区沟槽（2）侧壁与底部设有由绝缘介质构成的场氧层（6），有源区沟槽（2）中的场氧层（6）包裹着导电多晶硅（5），所述导电多晶硅（5）的顶部的两侧设有栅极导电多晶硅（7），所述栅极导电多晶硅（7）通过由绝缘介质构成的栅氧层（8）与导电多晶硅（5）、第一导电类型源区（10）、第二导电类型体区（9）、第一导电类型硅外延（4）绝缘，在所述有源区沟槽（2）与第一导电类型源区（10）的上方设有绝缘介质层（14），在有源区内的所述绝缘介质层（14）的上方设有源极金属（12），所述源极金属（12）通过所述绝缘介质层（14）内的第一通孔（15）与第二导电类型体区（9）、第一导电类型源区（10）欧姆接触，通过第二通孔（16）与导电多晶硅（5）欧姆接触；
终端区包括包围有源区的至少一根外围沟槽（3）以及所述外围沟槽（3）外侧的区域，所述外围沟槽（3）侧壁与底部设有由绝缘介质构成的场氧层（6），外围沟槽（3）中的场氧层（6）包裹着导电多晶硅（5），所述外围沟槽（3）内的导电多晶硅（5）通过第二通孔（16）与源极金属（12）欧姆接触，其特征在于，在外围沟槽（3）远离有源区的一侧的第一导电类型硅外延（4）的表面设有场氧层（6），在终端区第一导电类型硅外延（4）表面的场氧层（6）的上方设有栅极总线多晶硅（11），所述栅极总线多晶硅（11）的上方设有绝缘介质层（14），在终端区内的所述绝缘介质层（14）的上方设有栅极总线金属（13），所述栅极总线金属（13）通过绝缘介质层（14）内的第三通孔（17）与栅极总线多晶硅（11）欧姆接触；
终端区包括包围有源区的数根外围沟槽（3），相邻的外围沟槽（3）之间的硅外延浮空设置；
所述外围沟槽（3）与相邻的有源区沟槽（2）是互相垂直时，与栅极总线多晶硅（11）电连接的导电多晶硅桥（18）沿着有源区沟槽（2）延伸的方向跨越外围沟槽（3）延伸至有源区沟槽（2）的正上方，且与有源区沟槽（2）内的栅极导电多晶硅（7）电连接，且与有源区沟槽（2）内的导电多晶硅（5）互相绝缘；
所述导电多晶硅桥（18）的宽度不超过有源区沟槽（2）的沟槽宽度。
2.如权利要求1所述的降低导通电阻的功率晶体管结构，其特征在于，
对于N型功率晶体管器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率晶体管器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110727519.XA CN113471279B (zh) | 2021-06-29 | 2021-06-29 | 降低导通电阻的功率晶体管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110727519.XA CN113471279B (zh) | 2021-06-29 | 2021-06-29 | 降低导通电阻的功率晶体管结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113471279A CN113471279A (zh) | 2021-10-01 |
| CN113471279B true CN113471279B (zh) | 2022-06-28 |
Family
ID=77873731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110727519.XA Active CN113471279B (zh) | 2021-06-29 | 2021-06-29 | 降低导通电阻的功率晶体管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113471279B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114512538B (zh) * | 2022-04-20 | 2022-07-08 | 南京微盟电子有限公司 | 一种快恢复屏蔽栅功率器件及其制造方法 |
| CN115566074A (zh) * | 2022-12-06 | 2023-01-03 | 无锡新洁能股份有限公司 | 带有二氧化硅埋层的屏蔽栅功率器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105655402A (zh) * | 2016-03-31 | 2016-06-08 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet终端结构及其制造方法 |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN106876472A (zh) * | 2017-04-19 | 2017-06-20 | 无锡新洁能股份有限公司 | 一种电荷耦合功率mosfet器件及其制造方法 |
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8629019B2 (en) * | 2002-09-24 | 2014-01-14 | Vishay-Siliconix | Method of forming self aligned contacts for a power MOSFET |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| US8394702B2 (en) * | 2010-03-24 | 2013-03-12 | Alpha And Omega Semiconductor Incorporated | Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process |
-
2021
- 2021-06-29 CN CN202110727519.XA patent/CN113471279B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105655402A (zh) * | 2016-03-31 | 2016-06-08 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet终端结构及其制造方法 |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN106876472A (zh) * | 2017-04-19 | 2017-06-20 | 无锡新洁能股份有限公司 | 一种电荷耦合功率mosfet器件及其制造方法 |
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113471279A (zh) | 2021-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4028333B2 (ja) | 半導体装置 | |
| CN107658340B (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN113471279B (zh) | 降低导通电阻的功率晶体管结构 | |
| CN103733344A (zh) | 半导体装置 | |
| CN107658214B (zh) | 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN108682688B (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN114843332B (zh) | 低功耗高可靠性半包沟槽栅mosfet器件及制备方法 | |
| CN109103257A (zh) | 高可靠性深沟槽功率mos器件 | |
| CN115831758A (zh) | 一种集成肖特基的碳化硅umosfet的制造方法 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN108511521B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN115274848A (zh) | 图形化布局夹层氧化层soi的超结ldmos器件 | |
| CN219286406U (zh) | 高静电防护能力的分离栅mosfet器件 | |
| CN102386227B (zh) | 双向表面电场减弱的漏极隔离dddmos晶体管及方法 | |
| CN208835068U (zh) | 高可靠性深沟槽功率mos器件 | |
| CN217009199U (zh) | 一种超结功率半导体晶体管器件 | |
| CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt | |
| CN107731912B (zh) | 一种低导通电阻、小栅电荷的双沟槽碳化硅igbt器件与制备方法 | |
| CN214279987U (zh) | 一种新型的槽栅型mos器件 | |
| CN213150783U (zh) | 沟槽功率半导体器件 | |
| CN212967710U (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
| CN113990935A (zh) | 一种沟槽碳化硅mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |