CN217009199U - 一种超结功率半导体晶体管器件 - Google Patents

Abstract

本实用新型涉及一种超结功率半导体晶体管器件。本实用新型的半导体晶体管器件在第一导电类型外延层的顶部间隔设置第一导电类型柱与第二导电类型柱，在所述第一导电类型柱的顶部设有第二导电类型体区，在所述第一导电类型柱的顶部设有穿透第二导电类型体区进入第一导电类型柱内的第一沟槽，所述第一沟槽顶部的两侧设有第一导电类型源区，在所述第一沟槽的两侧设有第二沟槽，所述第二沟槽至少有一侧位于第一导电类型柱内，在所述第一沟槽与相邻的第二沟槽之间的绝缘介质层内设有第一接触孔，所述源极金属通过第一接触孔与第一导电类型源区、第二导电类型体区欧姆接触，本实用新型能够解决器件在开关过程中电流变化梯度较大的问题。

Description

一种超结功率半导体晶体管器件

技术领域

本实用新型涉及一种晶体管结构，尤其是一种超结功率半导体晶体管器件。

背景技术

超结功率半导体晶体管通常包括传统的金属氧化物半导体晶体管结构（MOSFET），以及位于MOSFET下方的间隔设置的P型柱与N型柱。

超结功率半导体晶体管工作状态有两个：导通状态和截止状态。在导通状态下,在每个MOSFET元胞的栅极和源极之间施加高电位的栅极驱动电压，形成导电沟道,然后在漏极和源极之间施加电压时,负载电流可以在漏极和源极之间流动。在截止状态下,栅极驱动电压变成低电位,使得导电沟道消失,从而负载电流为零。

超结功率半导体晶体管能够迅速将工作状态从导通状态改变为截止状态,反之亦然。因此,导通或截止晶体管器件会使得晶体管器件内的负载电流产生剧烈的变化。但是,高负载电流梯度可能会导致电路中任何种类的非寄生或寄生电感产生电压尖峰,例如晶体管器件与负载和/或电源之间的连接线的线电感。这样的电压尖峰可能损坏电路中的电子设备,或者可能损坏晶体管器件的栅极氧化层。

因此，需要一种具有改善开关性能的超结功率半导体晶体管器件。

实用新型内容

本实用新型的目的在于为了解决现有技术的不足，提供了一种超结功率半导体晶体管器件。相较于传统结构的超结功率半导体晶体管器件，本实用新型超结功率半导体晶体管器件的电子电流的运动路径更长，能够降低电流变化的速度，改善开关性能，解决现有技术中存在的电流梯度大的问题。

为实现以上技术目的，本实用新型的技术方案是：一种超结功率半导体晶体管器件，包括第一导电类型衬底，在所述第一导电类型衬底上设有第一导电类型外延层，在所述第一导电类型外延层的顶部间隔设置有互相平行的第一导电类型柱与第二导电类型柱，在所述第一导电类型柱的顶部设有第一沟槽和第二导电类型体区，所述第一沟槽穿透第二导电类型体区进入第一导电类型柱内，所述第一沟槽顶部的两侧设有第一导电类型源区，所述第一沟槽内设有第一导电多晶硅，所述第一导电多晶硅通过栅氧层与第一导电类型源区、第二导电类型体区及第一导电类型柱绝缘，所述第一导电多晶硅接栅极电位；

在所述第一沟槽的两侧设有第二沟槽，所述第二沟槽至少有一侧位于第一导电类型柱内；

所述第二沟槽内设有第二导电多晶硅，在所述第二导电多晶硅与第二沟槽的侧壁和底部之间设有栅氧层，所述第二导电多晶硅设置为源极电位；

在所述第一沟槽、第二沟槽、第一导电类型柱及第二导电类型柱的上方设有绝缘介质层，在所述绝缘介质层的上方设有源极金属；

在所述第一沟槽与相邻的第二沟槽之间的绝缘介质层内设有第一接触孔，所述源极金属通过第一接触孔与第一导电类型源区及第二导电类型体区欧姆接触。

进一步地，所述第二沟槽上方的绝缘介质层内设有第二接触孔，所述源极金属通过第二接触孔与第二导电多晶硅欧姆接触。

进一步地，在部分所述第一沟槽上方的绝缘介质层内设有第三接触孔，在所述绝缘介质层的上方设有栅极金属，所述栅极金属通过第三接触孔与第一导电多晶硅欧姆接触。

进一步地，在半导体晶体管器件的表面，所述第二导电类型柱的延伸方向上，在所述第二导电类型柱上方的绝缘介质层内间隔设有第四接触孔，所述源极金属通过第四接触孔与第二导电类型柱欧姆接触。

进一步地，所述第一沟槽与第二沟槽的底部设有第一导电类型阱区。

进一步地，所述功率半导体晶体管器件包括N型功率器件和P型功率器件，当所述功率半导体晶体管器件为N型功率器件时，第一导电类型为N型，第二导电类型为P型；当所述功率半导体晶体管器件为P型功率器件时，第一导电类型为P型，第二导电类型为N型。

与现有技术相比，本实用新型具有以下有益效果：

以N型功率器件为例，超结功率半导体晶体管器件从关断耐压状态转变为导通状态的瞬间，P型柱内的电子需要流入源极金属，传统超结功率半导体晶体管器件内由于P型柱与P型体区直接相连，电子会直接从P型柱进入P型体区，然后进入源极金属，电子的运动路径极短；而本申请的P型柱与P型体区被第二沟槽隔断，电子会沿着P型柱延伸的方向运动，直到进入第四接触孔内的源极金属或绕过第二沟槽进入P型体区，最后进入源极金属，相较于传统结构的超结功率半导体晶体管，本实用新型超结功率半导体晶体管器件的电子电流的运动路径更长，能够降低电流变化的速度，改善开关性能，解决现有技术中存在的电流梯度大的问题。

附图说明

图1是本实用新型超结功率半导体晶体管器件的俯视结构示意图。

图2是位于图1中001区域的本实用新型实施例1的俯视结构示意图。

图3是位于图1中001区域的本实用新型实施例3的俯视结构示意图。

图4是实施例1中沿着图2中的虚线AA’截得的剖面结构示意图。

图5是实施例2中沿着图2中的虚线AA’截得的剖面结构示意图。

图6是沿着图2中的虚线BB’截得的剖面结构示意图。

图7是传统超结功率半导体晶体管器件的剖面结构示意图。

附图标记说明：1-第一导电类型衬底；2-第一导电类型外延层；3-第二导电类型柱；4-第一导电类型柱；5-第一沟槽；6-第二导电类型体区；7-第一导电类型源区；8-第一导电多晶硅；9-栅氧层；10-第二沟槽；11-第二导电多晶硅；12-绝缘介质层；13-第一接触孔；14-源极金属；15-第一导电类型阱区；16-第三接触孔；17-第二接触孔；18-第四接触孔；19-栅极金属；20-接触孔。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。

本实用新型包括以下两种实施例，以N型功率半导体器件为例进行说明。

实施例1

如图1所示为本实用新型超结功率半导体晶体管器件的俯视结构示意图，图1中栅极金属19半包围源极金属14；如图2所示为位于图1中001区域的本实施例的俯视结构示意图，图中展示了第一接触孔13、第二接触孔17、第三接触孔16与第四接触孔18的分布位置；如图4所示为沿着图2中的虚线AA’截得的剖面结构示意图，包括N型衬底1，在所述N型衬底1上方设有N型外延层2，在所述N型外延层2的顶部设有间隔设置且互相平行的N型柱4与P型柱3，在所述N型柱4的顶部设有第一沟槽5和P型体区6，所述第一沟槽5穿透P型体区6进入N型柱4内，所述第一沟槽5顶部的两侧设有N型源区7，所述第一沟槽5内设有第一导电多晶硅8，所述第一导电多晶硅8通过栅氧层9与N型源区7、P型体区6及N型柱4绝缘，所述第一导电多晶硅8接栅极电位；

在所述第一沟槽5的两侧设有第二沟槽10，所述第二沟槽10的一侧位于N型柱4内，另一侧位于P型柱3内；

所述第二沟槽10内设有第二导电多晶硅11，在所述第二导电多晶硅11与第二沟槽10的侧壁和底部之间设有栅氧层9，所述第二导电多晶硅11设置为源极电位；

在所述第一沟槽5、第二沟槽10、N型柱4与P型柱3的上方设有绝缘介质层12，在所述绝缘介质层12的上方设有源极金属14；

在所述第一沟槽5与相邻的第二沟槽10之间的绝缘介质层12内设有第一接触孔13，所述源极金属14通过第一接触孔13与N型源区7、P型体区6欧姆接触；

如图6所示为沿着图2中的虚线BB’截得的剖面结构示意图，所述第二沟槽10上方的绝缘介质层12内设有第二接触孔17，所述源极金属14通过第二接触孔17与第二导电多晶硅11欧姆接触。

如图2所示，在部分第一沟槽5的上方设有第三接触孔16，栅极金属19通过第三接触孔16与第一导电多晶硅8欧姆接触。在器件的表面，在P型柱3延伸的方向上，在所述P型柱3上方的绝缘介质层12内间隔设有第四接触孔18，相邻的第四接触孔18之间的距离为L，L设定为50μm，所述源极金属14通过第四接触孔18与P型柱3欧姆接触。

实施例2

图5为实施例2沿着图2中的虚线AA’截得的剖面结构示意图，与实施例1中的区别在于第一沟槽5与第二沟槽10的底部设有N型阱区15。

实施例3

实施例3与实施例1的区别在于接触孔的设置不同，如图3所示，在器件的表面，在P型柱3延伸的方向上，在所述P型柱3上方的绝缘介质层12内不设置第四接触孔18，P型柱3不与外界金属电极电连接。

对比例1

如图7所示，一种超结功率半导体晶体管器件的传统结构，包括N型衬底1，在所述N型衬底1上方设有N型外延层2，在所述N型外延层2的顶部设有间隔设置且互相平行的N型柱4与P型柱3，在所述N型柱4的顶部设有P型体区6，在所述N型柱4的顶部的中部设有第一沟槽5，所述第一沟槽5穿透P型体区6进入N型柱4内，所述第一沟槽5顶部的两侧设有N型源区7，所述第一沟槽5内设有第一导电多晶硅8，所述第一导电多晶硅8通过栅氧层9与N型源区7、P型体区6及N型柱4绝缘，所述第一导电多晶硅8接栅极电位；在所述第一沟槽5、N型柱4与P型柱3的上方设有第一绝缘介质层12，在所述第一绝缘介质层12的上方设有源极金属14，在所述第一绝缘介质层12内设有接触孔20，所述源极金属14通过接触孔20与N型源区7、P型体区6欧姆接触。

图7中展示了器件从关断耐压状态转变为开启导通状态瞬间P型柱3内的电子电流的运动路径，电子沿着P型柱3向上直接进入P型体区6，然后进入源极金属14，路径非常短，所以电流梯度会非常大，为了消除这种不利的影响，需要增加电子电流的路径。

图2展示了本实用新型实施例1的电子电流的运动路径，P型柱3内的电子会沿着P型柱3向第四接触孔18运动，最后进入源极金属14，所以本实用新型的电子电流的路径的长度可以通过L的大小调节，当L足够大时，电流梯度会明显减小，所以本实用新型结构能够改善开关性能。

图3展示了本实用新型实施例3的电子电流的运动路径，P型柱3内的电子则需要绕过第二沟槽10才能进入第一接触孔13内的源极金属14，电子电流的路径长度足够长，电流梯度会明显减小，所以本实用新型结构能够改善开关性能。

所属领域的普通技术人员应当理解：以上所述仅为本实用新型的具体实施例而已，并不用于限制实用新型，凡在本实用新型的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种超结功率半导体晶体管器件，包括第一导电类型衬底（1），在所述第一导电类型衬底（1）上设有第一导电类型外延层（2），在所述第一导电类型外延层（2）的顶部间隔设置有互相平行的第一导电类型柱（4）与第二导电类型柱（3），其特征在于：

在所述第一导电类型柱（4）的顶部设有第一沟槽（5）和第二导电类型体区（6），所述第一沟槽（5）穿透第二导电类型体区（6）进入第一导电类型柱（4）内，所述第一沟槽（5）顶部的两侧设有第一导电类型源区（7），所述第一沟槽（5）内设有第一导电多晶硅（8），所述第一导电多晶硅（8）通过栅氧层（9）与第一导电类型源区（7）、第二导电类型体区（6）及第一导电类型柱（4）绝缘，所述第一导电多晶硅（8）接栅极电位；

在所述第一沟槽（5）的两侧设有第二沟槽（10），所述第二沟槽（10）至少有一侧位于第一导电类型柱（4）内；

所述第二沟槽（10）内设有第二导电多晶硅（11），在所述第二导电多晶硅（11）与第二沟槽（10）的侧壁和底部之间设有栅氧层（9），所述第二导电多晶硅（11）设置为源极电位；

在所述第一沟槽（5）、第二沟槽（10）、第一导电类型柱（4）及第二导电类型柱（3）的上方设有绝缘介质层（12），在所述绝缘介质层（12）的上方设有源极金属（14）；

在所述第一沟槽（5）与相邻的第二沟槽（10）之间的绝缘介质层（12）内设有第一接触孔（13），所述源极金属（14）通过第一接触孔（13）与第一导电类型源区（7）及第二导电类型体区（6）欧姆接触。

2.根据权利要求1所述的超结功率半导体晶体管器件，所述第二沟槽（10）上方的绝缘介质层（12）内设有第二接触孔（17），所述源极金属（14）通过第二接触孔（17）与第二导电多晶硅（11）欧姆接触。

3.根据权利要求1所述的超结功率半导体晶体管器件，在部分所述第一沟槽（5）上方的绝缘介质层（12）内设有第三接触孔（16），在所述绝缘介质层（12）的上方设有栅极金属（19），所述栅极金属（19）通过第三接触孔（16）与第一导电多晶硅（8）欧姆接触。

4.根据权利要求1所述的超结功率半导体晶体管器件，在半导体晶体管器件的表面，在所述第二导电类型柱（3）的延伸方向上，在所述第二导电类型柱（3）上方的绝缘介质层（12）内间隔设有第四接触孔（18），所述源极金属（14）通过第四接触孔（18）与第二导电类型柱（3）欧姆接触。

5.根据权利要求1所述的超结功率半导体晶体管器件，所述第一沟槽（5）与第二沟槽（10）的底部设有第一导电类型阱区（15）。

6.根据权利要求1至5中任一项所述的超结功率半导体晶体管器件，其特征在于，所述功率半导体晶体管器件包括N型功率器件和P型功率器件，当所述功率半导体晶体管器件为N型功率器件时，第一导电类型为N型，第二导电类型为P型；当所述功率半导体晶体管器件为P型功率器件时，第一导电类型为P型，第二导电类型为N型。

Images