CN102629554B - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN102629554B CN102629554B CN201210020142.5A CN201210020142A CN102629554B CN 102629554 B CN102629554 B CN 102629554B CN 201210020142 A CN201210020142 A CN 201210020142A CN 102629554 B CN102629554 B CN 102629554B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- region
- different
- resist patterns
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 239000007787 solid Substances 0.000 claims description 22
- 229910010272 inorganic material Inorganic materials 0.000 claims description 20
- 239000011147 inorganic material Substances 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000002834 transmittance Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 12
- 238000000407 epitaxy Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- -1 such as Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种包括半导体基板的半导体器件的制造方法。该方法包括：使用包含具有不同光透射率的多个区域的光掩模来曝光涂敷在半导体基板上的光刻胶；显影光刻胶以形成包含具有取决于光刻胶的曝光量的不同厚度的多个区域的抗蚀剂图案；以及通过具有不同厚度的抗蚀剂图案的多个区域将杂质离子注入到半导体基板中，以形成从半导体基板的表面到峰值位置的深度相互不同的多个杂质区域。到峰值位置的深度取决于注入的杂质离子所穿过的抗蚀剂图案的厚度。
Description
技术领域
本发明涉及半导体器件的制造方法。
背景技术
已知的在半导体基板内形成杂质区域的方法包括光刻步骤和离子注入步骤，在光刻步骤中，在半导体基板上形成抗蚀剂图案，在离子注入步骤中，通过使用抗蚀剂图案将杂质离子(即，用于形成杂质区域的离子)注入半导体基板中。向抗蚀剂图案的去除了光刻胶的一部分注入的杂质离子到达半导体基板，从而形成杂质区域。另一方面，向抗蚀剂图案的保持光刻胶的一部分注入的杂质离子不到达半导体基板，并因此不在半导体基板内形成杂质区域。如上所述，使用与需要形成的杂质区域相对应的抗蚀剂图案来执行离子注入。以下，光刻步骤和离子注入步骤将被统称为“杂质区域形成步骤”。杂质区域的深度方向上的浓度分布取决于注入杂质离子的条件。因此，形成在深度方向上具有不同浓度分布的多个杂质区域需要与杂质区域的数量一样多的杂质区域形成步骤。
根据在日本专利公开No.2006-196769中公开的技术，在两次杂质区域形成步骤中使用的各抗蚀剂图案的开口相互部分重叠，由此形成在深度方向上具有不同浓度分布的三种类型的杂质区域。这减少了杂质区域形成步骤的次数。
通过常规的方法，在单次杂质区域形成步骤中形成的杂质区域的杂质浓度的峰值位置的深度取决于离子注入条件。因此，为了在半导体基板内形成从半导体基板表面到峰值位置的深度相互不同的多个杂质区域，需要在杂质区域的每一个上执行杂质区域形成步骤。即使当使用在日本专利公开No.2006-196769中公开的技术时，也不能通过单次离子注入步骤来形成到杂质浓度的峰值位置的深度相互不同的多个杂质区域。
发明内容
本发明的方面提供了以数量比常规技术少的步骤在半导体基板内形成到杂质浓度的峰值位置的深度相互不同的多个杂质区域的技术。
本发明的第一方面提供了一种包括半导体基板的半导体器件的制造方法，该方法包括：使用包含具有不同光透射率的多个区域的光掩模来曝光涂敷在半导体基板上的光刻胶；显影光刻胶以形成包含具有取决于光刻胶的曝光量的不同厚度的多个区域的抗蚀剂图案；以及通过具有不同厚度的抗蚀剂图案的多个区域将杂质离子注入到半导体基板中，以形成从半导体基板的表面到峰值位置的深度相互不同的多个杂质区域，其中，到峰值位置的深度取决于注入的杂质离子所穿过的抗蚀剂图案的厚度。
本发明的第二方面提供了一种包括半导体基板的半导体器件的制造方法，该方法包括：使用包含具有不同光透射率的多个区域的光掩模来曝光涂敷在由无机材料制成的膜上的光刻胶；显影光刻胶以形成包含具有取决于光刻胶的曝光量的不同厚度的多个区域的抗蚀剂图案；使用抗蚀剂图案作为掩模来执行蚀刻，以从无机材料膜形成无机材料图案，该无机材料图案包含具有不同厚度的多个区域；以及通过具有不同厚度的无机材料图案的多个区域将杂质离子注入到半导体基板中，以形成从半导体基板的表面到峰值位置的深度相互不同的多个杂质区域，其中，到峰值位置的深度取决于注入的杂质离子所穿过的无机材料图案的厚度。
本发明的第三方面提供了一种在半导体基板内包含多个杂质区域的半导体器件的制造方法，该方法包括：通过具有不同厚度的抗蚀剂图案的多个区域将杂质离子注入到半导体基板中，以形成从半导体基板的表面到峰值位置的深度相互不同的多个杂质区域，其中，到峰值位置的深度取决于注入的杂质离子所穿过的抗蚀剂图案的厚度。
参照附图阅读示例性实施例的以下说明，本发明的其它特征将变得十分明显。
附图说明
被包含于说明书中并构成其一部分的附图示出本发明的实施例，并与说明书一起用于解释本发明的原理。
图1A～1D是示出根据本发明实施例的杂质区域的形成方法的示图。
图2是示出根据本发明实施例的多级光掩模的示图。
图3A～3D是示出根据本发明实施例的固态图像传感器的制造方法的示图。
图4A和图4B是示出固态图像传感器的制造方法的变更例的示图。
具体实施方式
参照附图描述本发明的实施例。以下的实施例可相互组合。首先参照图1A～1D和图2来描述在半导体基板内形成从半导体基板的表面到杂质浓度的峰值位置的深度相互不同的多个杂质区域的方法的例子。然后，参照图3A～3D来描述利用杂质区域的形成方法来制造半导体器件的方法的例子。在本说明书中，除非另外陈述，否则，术语“到杂质浓度的峰值位置的深度”指的是从半导体基板的表面到杂质区域的杂质浓度的峰值位置的深度。
参照图1A～1D来描述根据本发明实施例的在半导体基板内形成杂质区域的方法的各步骤。如以下详细描述的那样，该方法使得能够通过使用具有多级图案的光掩模来执行光刻步骤，形成峰值位置在半导体基板的不同深度的多个杂质区域。首先，如图1A所示，均匀地在半导体基板101上涂敷光刻胶102。然后，如图1B所示，使用光掩模103来曝光光刻胶102。在本例子中，光刻胶102是正性的。
这里，参照图2来描述光掩模103。在图2中，201示出了光掩模103的示意性截面图，202示出了光掩模103的示意性平面图，203示出了代表光掩模103中的位置和光透射率之间的关系的示图。光掩模103是具有多级图案的光掩模，并且可包含具有不同光透射率的多个区域103a～103f。在本实施例中，如图形203所示，区域103a具有100％的光透射率，并且，区域103b～103f分别具有80％、60％、40％、20％和0％的光透射率。由于区域103f具有0％的光透射率，因此，区域103f可用作遮光部分。具有多级图案的光掩模可以是灰色调掩模或半色调掩模。灰色调掩模是通过在光掩模103中形成小于等于曝光装置的分辨率的开口来调整光透射率水平的光掩模。利用灰色调掩模，能够通过开口的尺寸或密度来调整光透射率水平。半色调掩模是由遮光膜和半透光膜的组合形成的光掩模。可对于半色调掩模的半透光膜选择多个光透射率水平。
通过使用参照图2描述的光掩模103来曝光光刻胶102，如图1B所示，光刻胶102的区域102a～102f的曝光量相互不同。从曝光的强度示意性地由箭头数量表示的图1B可以看出，曝光量在区域102a中最大并且从区域102a向区域102f减小，并且，区域102f不被曝光。如上所述，光刻胶102的曝光量根据光掩模103的光透射率而改变。特别地，光掩模103的光透射率越高，则光刻胶102的曝光量越大。光透射率，或者换言之，曝光量能够基于使用的光刻胶的曝光量和残留厚度被设定。
然后，如图1C所示，曝光的光刻胶102被显影以形成抗蚀剂图案104。由于曝光量对于光刻胶102的区域102a～102f中的每一个不同，因此，光刻胶102的显影产生包含具有不同厚度的多个区域104a～104f的抗蚀剂图案104。特别地，通过显影去除了以最大曝光量曝光的光刻胶102的区域102a，作为其结果，抗蚀剂图案104的区域104a上的厚度为零。类似地，随着曝光量从区域104b到区域104f减小，没有去除并且残留的抗蚀剂图案104的厚度增加。特别地，光刻胶102的区域102f不被曝光，因此，它保持为抗蚀剂图案104的区域104f。
然后，如图1D所示，杂质离子通过抗蚀剂图案104被注入到半导体基板101中。由注入到半导体基板101中的杂质离子形成的每个杂质区域的峰值位置的深度取决于抗蚀剂图案104的厚度。即，抗蚀剂图案104越薄，杂质区域的峰值位置越深。特别地，抗蚀剂图案104的区域104a具有零的厚度，因此，穿过区域104a的杂质离子在峰值位置最深的位置上形成杂质区域105a。穿过抗蚀剂图案104的区域104b～104e的杂质离子分别形成杂质区域105b～105e，并且，峰值位置按照这个顺序更深地偏移。同时，注入到抗蚀剂图案104的最厚区域104f中的杂质离子不能穿过区域104f，并且不到达半导体基板101，并因此不在半导体基板101内形成杂质区域。如上所述，通过使用包含具有不同厚度的多个区域的抗蚀剂图案104的离子注入，同时形成到峰值位置具有不同深度的多个杂质区域105a～105e。在形成杂质区域105a～105e之后，半导体基板101上的抗蚀剂图案104被去除。
如上所述，通过本实施例的杂质区域的形成方法，能够通过执行单次光刻和单次离子注入来形成到峰值位置的深度相互不同的多个杂质区域。
下面，参照图3A～3D来描述半导体器件的制造方法的例子。图3A～3D示出了作为半导体器件的例子的CMOS固态图像传感器，但是，本发明也适用于CCD固态图像传感器、半导体存储器和其它半导体器件。首先，参照图3D来描述通过根据本实施例的制造方法制造的固态图像传感器300的配置。图3D是当关注于单个像素时观察到的固态图像传感器300的截面图。固态图像传感器300可包含用作传感器的光电二极管310和位于光电二极管310附近的两个晶体管320和330。晶体管320和330可分别为下列晶体管之一：用于复位信号电荷的复位晶体管、用于放大光电二极管信号的放大器晶体管、和用于有选择地输出来自放大器晶体管的信号的选择晶体管。可在光电二极管310和晶体管320之间以及在光电二极管310和晶体管330之间设置隔离区域303和位于隔离区域303下面并用作保护层的P+杂质区域307d。设置在光电二极管310附近的晶体管的例子可以是用于传送由光电二极管310产生的电荷的晶体管。
光电二极管310可包含位于半导体基板的表面上的P+层311、位于P+层311下面的N型区域312和位于N型区域312下面的P型杂质区域313。为了提高光电子的收集效率，可在半导体基板中的深的位置形成杂质区域313。晶体管320可包含栅电极321、栅绝缘膜(未示出)、N+源极区域322、N+漏极区域323和P型杂质区域324。晶体管330可包含栅电极331、栅绝缘膜(未示出)、N+源极区域332、N+漏极区域333和P型杂质区域334。在本实施例中，晶体管320被假定为需要高驱动力的低阈值晶体管，并且，晶体管330被假定为需要高关断特性的高阈值晶体管。在这种情况下，晶体管可被配置，使得晶体管320的沟道区域的杂质浓度低于晶体管330的沟道区域的杂质浓度。
下面，描述上述的固态图像传感器300的制造方法的各步骤。首先，如图3A所示，外延生长N型基板301以形成N型外延层302。N型基板301和N型外延层302一起用作固态图像传感器300中的半导体基板。在N型外延层302上形成用于隔离活性区域的隔离区域303。并且，在隔离区域303上均匀涂敷光刻胶304。
然后，如图3B所示，使用光掩模305来执行光刻步骤以形成抗蚀剂图案306。光掩模305可以是包含具有不同光透射率的多个区域的多级光掩模。特别地，光掩模305包含多个区域305a～305d，并且，光透射率从区域305a到区域305d依次增加。区域305a～305d可分别具有例如100％、80％、60％和40％的光透射率。通过使用这种光掩模305来形成抗蚀剂图案306，抗蚀剂图案306的区域306a～306d以区域306a、区域306b、区域306c和区域306d的次序变厚。特别地，抗蚀剂图案306的区域306a上的厚度将为零。为了形成抗蚀剂图案306，可以使用上述方法，因此，这里不给出抗蚀剂图案306的形成方法的详细描述。
然后，如图3C所示，用于形成P型杂质区域的杂质离子(例如，硼)通过抗蚀剂图案306被注入到N型外延层302中。由此在N型外延层302内形成P型杂质区域307a～307d。到杂质区域307a～307d的峰值位置的深度取决于抗蚀剂图案306的区域306a～306d的厚度，并因此相互不同。如上所述，通过使用包含具有不同厚度的多个区域的抗蚀剂图案306的离子注入，可通过单次离子注入来形成具有不同峰值位置的多个杂质区域。作为结果，能够减少固态图像传感器300的制造方法的步骤的数量，以及减少制造固态图像传感器300所需的时间和成本。杂质离子在离子注入过程中扩展超出抗蚀剂图案306的图案，因此，例如杂质区域307d和杂质区域307c的相邻杂质区域会相互接触。
然后，如图3D所示，对于杂质离子的激活和热扩散执行退火。通过热扩散，分别从杂质区域307a、307b和307c形成P型杂质区域313、324和334。在比杂质区域307c深的位置上形成杂质区域307b，因此，晶体管320的沟道区域的杂质浓度比晶体管330的沟道区域的杂质浓度低。如上所述，能够通过在峰值位置不同的不同位置形成多个杂质区域并使杂质区域经受热扩散，来形成具有不同阈值的多个晶体管。最终，形成N+源极区域322和332、N+漏极区域323和333、P+层311、N型区域312、栅绝缘膜和栅电极321和331等，以给出固态图像传感器300。存在杂质区域的峰值会被退火加宽的可能性。在这种情况下，可由诸如N型外延层302的底层区域和杂质区域之间的边界来确定杂质区域的位置。
如上所述，根据本实施例，可以通过单个步骤来形成在常规的方法中通过多个步骤形成的到峰值位置具有不同深度的多个杂质区域。
下面，参照图4A和图4B来描述关于图3A～3D描述的固态图像传感器300的制造方法的变更例。本变更例的特征在于，在图3C的步骤中执行多次离子注入的事实。首先，以与参照图3C描述的步骤相同的方式，通过抗蚀剂图案306来执行第一次离子注入以便形成杂质区域307a、307b、307c和307d。然后，如图4A所示，通过使用比在第一次离子注入中使用的离子注入能量小的离子注入能量，通过同一抗蚀剂图案306来执行第二次离子注入。通过第二次离子注入，在比杂质区域307a、307b和307c浅的位置上形成杂质区域401a、401b和401c。并且，通过使用比在第二次离子注入中使用的离子注入能量小的离子注入能量，通过同一抗蚀剂图案306来执行第三次离子注入。通过第三次离子注入，在比杂质区域401a、401b和401c浅的位置上形成杂质区域402a、402b和402c。以相同的方式，执行第四次离子注入，以形成杂质区域403a和403b，并且，执行第五次离子注入，以形成杂质区域404a。不通过第四次离子注入在与区域305c相对应的区域中形成杂质区域。
以上述方式，通过改变离子注入能量来执行多次离子注入，能够形成具有不同深度的多个杂质区域。并且，通过在每次离子注入中改变离子注入的量(剂量)，能够形成希望的深度浓度轮廓。因此，获得图4B所示的固态图像传感器300。然后，可以执行与参照图3D描述的处理相同的处理。在图4B中，区域324在深度方向上具有四个杂质浓度峰值，区域313在深度方向上具有五个杂质浓度峰值，并且，区域334在深度方向上具有三个杂质浓度峰值。例如，增加基板中的最深位置上的杂质区域307a、307b、307c和307d的杂质浓度便于在基板中的深位置上产生的电荷的收集。在例如区域310由诸如光电二极管的光电转换元件构成的固态图像传感器的情况下，这是特别有效的。并且，还能够通过调整杂质区域324的浓度来控制光电二极管的耗尽层的扩展。
在上述的实施例中，作为在图3C的步骤中使用的光刻胶的替代，可以使用由其它材料制成的膜。例如，在在图3A的步骤中形成光刻胶304之前，例如，可以在N型外延层302上形成由诸如氧化硅的无机材料制成的膜，并且，可以在其上形成光刻胶304。作为无机材料，例如，可以使用氧化硅或氮化硅。然后，如图3B所示，光刻胶304被曝光并被图案化。然后，通过使用抗蚀剂图案306作为掩模来执行蚀刻，并且，抗蚀剂图案306的形状被转印到由无机材料制成的膜以便形成无机材料图案。被转印的形状可以与抗蚀剂图案306的形状相同。还可以通过调整抗蚀剂图案和无机材料膜之间的蚀刻速度比来调整被转印的图案的尺寸。然后，残留的抗蚀剂图案306被去除。在图3C中，作为抗蚀剂图案306的替代，使用无机材料图案作为掩模来执行离子注入。通过这种方法，离子在离子注入过程中穿过无机材料，并因此能够减少由于有机材料导致的半导体基板的污染。
虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有的变更方式、等同的结构和功能。
Claims (12)
1.一种包括半导体基板的固态图像传感器的制造方法，该方法包括：
使用包含具有不同光透射率的多个区域的光掩模来曝光涂敷在半导体基板上的光刻胶；
显影光刻胶以形成包含具有取决于光刻胶的曝光量的不同厚度的多个区域的抗蚀剂图案；以及
通过具有不同厚度的抗蚀剂图案的多个区域将杂质离子注入到半导体基板中，以形成从半导体基板的表面到峰值位置的深度相互不同的多个杂质区域，所述多个杂质区域包括用于形成光电转换元件的第一杂质区域、用于形成晶体管的第二杂质区域、和用于隔离光电转换元件和晶体管的第三杂质区域，
其中，到峰值位置的深度取决于注入的杂质离子所穿过的抗蚀剂图案的厚度。
2.根据权利要求1的固态图像传感器的制造方法，进一步包括：使注入到半导体基板中的杂质离子经受热扩散。
3.根据权利要求1的固态图像传感器的制造方法，其中，
在注入过程中，通过具有不同厚度的抗蚀剂图案的多个区域同时注入杂质离子。
4.根据权利要求1的固态图像传感器的制造方法，其中，
所述光掩模是灰色调掩模或半色调掩模。
5.根据权利要求1的固态图像传感器的制造方法，其中，
在注入过程中，杂质离子的注入至少包含通过第一能量执行的第一注入和通过比第一能量高的能量执行的第二注入。
6.根据权利要求5的固态图像传感器的制造方法，其中，
第一注入的剂量和第二注入的剂量相互不同。
7.一种包括半导体基板的半导体器件的制造方法，该方法包括：
使用包含具有不同光透射率的多个区域的光掩模来曝光涂敷在由无机材料制成的膜上的光刻胶；
显影光刻胶以形成包含具有取决于光刻胶的曝光量的不同厚度的多个区域的抗蚀剂图案；
使用所述抗蚀剂图案作为掩模来执行蚀刻，以从无机材料膜形成无机材料图案，该无机材料图案包含具有不同厚度的多个区域；以及
通过具有不同厚度的无机材料图案的多个区域将杂质离子注入到半导体基板中，以形成从半导体基板的表面到峰值位置的深度相互不同的多个杂质区域，
其中，到峰值位置的深度取决于注入的杂质离子所穿过的无机材料图案的厚度。
8.根据权利要求7的半导体器件的制造方法，其中，所述光掩模是灰色调掩模或半色调掩模。
9.根据权利要求7的半导体器件的制造方法，其中，
在注入过程中，杂质离子的注入至少包含通过第一能量执行的第一注入和通过比第一能量高的能量执行的第二注入。
10.根据权利要求9的半导体器件的制造方法，其中，
第一注入的剂量和第二注入的剂量相互不同。
11.根据权利要求7的半导体器件的制造方法，其中，
所述无机材料包含氧化硅或氮化硅。
12.一种在半导体基板内包含多个杂质区域的固态图像传感器的制造方法，该方法包括：
通过具有不同厚度的抗蚀剂图案的多个区域将杂质离子注入到半导体基板中，以形成从半导体基板的表面到峰值位置的深度相互不同的多个杂质区域，所述多个杂质区域包括用于形成光电转换元件的第一杂质区域、用于形成晶体管的第二杂质区域、和用于隔离光电转换元件和晶体管的第三杂质区域，
其中，到峰值位置的深度取决于注入的杂质离子所穿过的抗蚀剂图案的厚度。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011-020088 | 2011-02-01 | ||
| JP2011020088 | 2011-02-01 | ||
| JP2011-261009 | 2011-11-29 | ||
| JP2011261009A JP6004635B2 (ja) | 2011-02-01 | 2011-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102629554A CN102629554A (zh) | 2012-08-08 |
| CN102629554B true CN102629554B (zh) | 2015-04-08 |
Family
ID=46577704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210020142.5A Expired - Fee Related CN102629554B (zh) | 2011-02-01 | 2012-01-29 | 半导体器件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8476153B2 (zh) |
| JP (1) | JP6004635B2 (zh) |
| CN (1) | CN102629554B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881571B (zh) | 2012-09-28 | 2014-11-26 | 京东方科技集团股份有限公司 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
| US9012244B2 (en) * | 2012-11-12 | 2015-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to form multiple trenches utilizing a grayscale mask |
| KR102170761B1 (ko) * | 2013-07-22 | 2020-10-27 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
| KR102255954B1 (ko) * | 2013-10-22 | 2021-05-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 포토레지스트 두께에 따라 라이팅 빔들의 전달 도즈를 변화시키기 위한 프로세서들을 이용하는 패턴 생성기들, 및 관련 방법들 |
| CN103700632B (zh) * | 2013-12-26 | 2016-04-06 | 京东方科技集团股份有限公司 | Cmos晶体管及其制作方法、显示面板和显示装置 |
| US10043541B1 (en) | 2015-12-12 | 2018-08-07 | Magnecomp Corporation | Disk drive head stack assembly having height-controlled suspension circuit tail tack |
| JP2018107358A (ja) * | 2016-12-27 | 2018-07-05 | キヤノン株式会社 | 撮像装置の製造方法および撮像システム |
| CN109411411A (zh) * | 2018-12-07 | 2019-03-01 | 深圳市华星光电半导体显示技术有限公司 | Goa阵列基板的制作方法及液晶显示器 |
| CN111524903B (zh) * | 2020-04-23 | 2023-03-28 | 深圳市华星光电半导体显示技术有限公司 | Goa阵列基板及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1438679A (zh) * | 2002-02-14 | 2003-08-27 | 株式会社日立制作所 | 半导体集成电路器件的制造方法 |
| CN1470927A (zh) * | 2002-07-01 | 2004-01-28 | ��־�������ʽ���� | 横向电场方式液晶显示装置、其制造方法以及扫描曝光装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3341514B2 (ja) * | 1995-02-02 | 2002-11-05 | ソニー株式会社 | 半導体装置の製造方法 |
| KR0161389B1 (ko) * | 1995-02-16 | 1999-01-15 | 윤종용 | 마스크 및 이를 사용한 패턴형성방법 |
| JPH1126392A (ja) * | 1997-07-01 | 1999-01-29 | Nippon Steel Corp | 半導体装置の製造方法 |
| JP2001127168A (ja) * | 1999-10-22 | 2001-05-11 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001237326A (ja) * | 2000-02-25 | 2001-08-31 | Dainippon Printing Co Ltd | Ｍｏｓトランジスターのしきい値電圧制御用のイオン注入方法 |
| JP2002231924A (ja) | 2001-01-30 | 2002-08-16 | Sony Corp | 固体撮像素子及びその製造方法 |
| WO2005109512A1 (en) * | 2004-05-06 | 2005-11-17 | Canon Kabushiki Kaisha | Photoelectric conversion device and manufacturing method thereof |
| JP2006165161A (ja) | 2004-12-06 | 2006-06-22 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2006165143A (ja) | 2004-12-06 | 2006-06-22 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP4810831B2 (ja) | 2005-01-14 | 2011-11-09 | ソニー株式会社 | 半導体装置及びその製造方法 |
| US7759186B2 (en) * | 2008-09-03 | 2010-07-20 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating junction termination extension with formation of photosensitive dopant mask to control doping profile and lateral width for high-voltage electronic devices |
| JP5522980B2 (ja) | 2009-06-18 | 2014-06-18 | キヤノン株式会社 | 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法 |
-
2011
- 2011-11-29 JP JP2011261009A patent/JP6004635B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-12 US US13/349,062 patent/US8476153B2/en not_active Expired - Fee Related
- 2012-01-29 CN CN201210020142.5A patent/CN102629554B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1438679A (zh) * | 2002-02-14 | 2003-08-27 | 株式会社日立制作所 | 半导体集成电路器件的制造方法 |
| CN1470927A (zh) * | 2002-07-01 | 2004-01-28 | ��־�������ʽ���� | 横向电场方式液晶显示装置、其制造方法以及扫描曝光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102629554A (zh) | 2012-08-08 |
| US8476153B2 (en) | 2013-07-02 |
| JP2012178543A (ja) | 2012-09-13 |
| JP6004635B2 (ja) | 2016-10-12 |
| US20120196429A1 (en) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102629554B (zh) | 半导体器件的制造方法 | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| CN101064281B (zh) | 制造具有无等离子体损坏的光电二极管的互补金属氧化物半导体图像传感器的方法 | |
| KR100658925B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| EP2737539B1 (en) | High voltage mosfet and method of making the same | |
| US7749874B2 (en) | Deep implant self-aligned to polysilicon gate | |
| KR102279835B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US6511893B1 (en) | Radiation hardened semiconductor device | |
| KR20090071067A (ko) | 이미지 센서 및 그 제조방법 | |
| KR0146522B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20060122257A (ko) | 실리콘 기판상에서의 포토 다이오드 제조 방법 및 이미지센서의 제조 방법 | |
| KR100875157B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20110075955A (ko) | 이미지 센서의 제조 방법 | |
| KR100898452B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100769143B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100840650B1 (ko) | 수직형 시모스 이미지 센서의 제조 방법 | |
| KR100850080B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| KR20110079342A (ko) | 이미지 센서의 제조방법 | |
| KR100937671B1 (ko) | 씨모스 이미지 센서 제조 방법 | |
| KR100967478B1 (ko) | 반도체 소자의 제조방법 | |
| KR100845108B1 (ko) | 시모스 이미지 센서 및 그 제조 방법 | |
| CN116137271A (zh) | 背照式图像传感器及制作方法 | |
| KR20060122259A (ko) | 포토 다이오드 및 그 제조 방법 | |
| CN114122038A (zh) | 图像传感器的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150408 Termination date: 20210129 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |