JP2018107358A - 撮像装置の製造方法および撮像システム - Google Patents

撮像装置の製造方法および撮像システム Download PDF

Info

Publication number
JP2018107358A
JP2018107358A JP2016254363A JP2016254363A JP2018107358A JP 2018107358 A JP2018107358 A JP 2018107358A JP 2016254363 A JP2016254363 A JP 2016254363A JP 2016254363 A JP2016254363 A JP 2016254363A JP 2018107358 A JP2018107358 A JP 2018107358A
Authority
JP
Japan
Prior art keywords
region
mask
type semiconductor
semiconductor region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016254363A
Other languages
English (en)
Inventor
乾　文洋
Fumihiro Inui
文洋 乾
博晃 佐野
Hiroaki Sano
博晃 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016254363A priority Critical patent/JP2018107358A/ja
Priority to US15/848,652 priority patent/US10103183B2/en
Publication of JP2018107358A publication Critical patent/JP2018107358A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)

Abstract

【課題】 赤外光などの長波長側の光が入射した際に半導体基板の深い位置で生じた電荷が隣り合う画素の光電変換部等へ混入するおそれがある。【解決手段】 第１マスクを用いて、電荷蓄積領域となる領域の下部に配された第１領域、および、素子分離部の下部であって第１領域と連続し、第１領域よりも浅い位置に配された第２領域に、第１導電型と異なる第２導電型の不純物イオンのイオン注入を行う第１工程と、第２マスクを用いて、電荷蓄積領域となる領域の下部であって、第１領域よりも浅い位置に配された第３領域、および、素子分離部の下部であって、第３領域および第２領域と連続し、かつ、第３領域および第２領域よりも浅い位置に配された第４領域に、第２導電型の不純物イオンのイオン注入を行う第２工程と、を有し、第１マスクおよび第２マスクは、素子分離部の上部を覆い、電荷蓄積領域となる領域の少なくとも一部に対応した開口部を有する。【選択図】 図３

Description

本件は、撮像装置の製造方法に関する。
デジタルスチルカメラやカムコーダーには、２次元のＣＣＤ型撮像装置や増幅型のＭＯＳ型撮像装置が用いられている。
特許文献１には、光電変換部と、光電変換部とその他の素子を電気的に分離するための素子分離領域とが、Ｎ型の半導体基板に配される構成が開示されている。Ｎ型の半導体基板の深部には、Ｐ型半導体領域が配されている。このＰ型半導体領域は、光電変換部が形成される領域の下部であって、第１の深さに配される部分と、素子分離領域の下部であって、第１の深さよりも浅い第２の深さに配される部分とを有する。そして、第１の深さに配されるＰ型半導体領域と、第２の深さに配されるＰ型半導体領域は連続している。
また、第２の深さに配されるＰ型半導体領域の上には、さらに別のＰ型半導体領域が形成される。他方、第１の深さに配されるＰ型半導体領域の上には、第１の深さに配されるＰ型半導体領域と界面を構成するようにＮ型半導体領域が形成される。これらの構成によって、特許文献１では、画素を微細化した場合に、画素の半導体基板の深い位置で生じた電荷が、隣り合う画素の光電変換部へ混入することを抑制している。また、隣り合う画素の光電変換部のみならず、隣り合う画素または同一画素の画素トランジスタへ電荷が混入することを抑制することもできる。
また、特許文献１には、上記構成を製造する方法も記載されている。具体的には、図２に示されるように、素子分離領域の上にレジストからなる第１のマスクを形成し、Ｐ型半導体領域を形成するためのイオン注入を行う。第１のマスクが形成されていない領域の下部には、第１の深さに配されるＰ型半導体領域が形成され、第１のマスクが形成されている領域の下部には、第２の深さに配されるＰ型半導体領域が形成される。
次に、素子分離領域の上以外に、レジストからなる第２のマスクを形成し、Ｐ型半導体領域を形成するためのイオン注入を行う。この第２のマスクを利用して形成されるＰ型半導体領域は、第２の深さに配されるＰ型半導体領域の上に形成される不純物領域である。ここで、第１のマスクは不純物が透過させる程度の厚さが必要であるのに対して、第２のマスクは不純物を透過させない程度の厚さが必要である。すなわち、第１のマスクの厚さに対して、第２のマスクの厚さを厚く構成する必要がある。
特開２０１１−３７１６号公報
特許文献１においては、ＲＧＢ画素における画素構造に関する検討がなされているが、赤外光などの長波長側の感度を得るための画素構造の検討はなされていない。赤外光などの長波長側の感度を得るためには、ＲＧＢ画素における画素構造と比較して、半導体基板のより深い部分で生じた電荷を得るための画素構造を形成する必要がある。
しかし、赤外光などの長波長の光に対して感度を得るためには、第２の深さに配されたＰ型半導体領域の上に形成されたＰ型半導体領域をより深い位置に配する必要があり、より高いイオン注入エネルギーが必要となる。そのため、上記の第２のマスクの膜厚もより厚くする必要があり、第２のマスクが有する開口幅に対する第２のマスクの厚みの比率であるアスペクト比も高くなってしまう。
このようなアスペクト比が高いマスクパターンの形成は困難であるため、第２の深さに配されたＰ型半導体領域の上に形成されたＰ型半導体領域が、所望の深さよりも、半導体基板の表面側に形成される可能性もある。この場合、第２の深さに配されたＰ型半導体領域と、第２の深さに配されたＰ型半導体領域の上に形成されたＰ型半導体領域とが接続しないおそれがある。そのため、赤外光などの長波長側の光が入射した際に半導体基板の深い位置で生じた電荷が隣り合う画素の光電変換部等へ混入するおそれがある。
そこで、本発明の撮像装置の製造方法は、このような課題に鑑み、赤外光などの長波長側の光が入射した際に、半導体基板の深い位置で生じた電荷が、隣り合う画素の光電変換部等へ混入することを抑制する撮像装置の製造方法を提供することを目的とする。
本発明は、半導体基板に、信号電荷を蓄積する第１導電型の電荷蓄積領域が配される第１活性領域を備える複数の画素と、第１活性領域と隣り合う第２活性領域とを分離する素子分離部を有する撮像装置の製造方法であって、第１マスクを用いて、電荷蓄積領域となる領域の下部に配された第１領域、および、素子分離部の下部であって第１領域と連続し、第１領域よりも浅い位置に配された第２領域に、第１導電型と異なる第２導電型の不純物イオンのイオン注入を行う第１工程と、第２マスクを用いて、電荷蓄積領域となる領域の下部であって、第１領域よりも浅い位置に配された第３領域、および、素子分離部の下部であって、第３領域および第２領域と連続し、かつ、第３領域および第２領域よりも浅い位置に配された第４領域に、第２導電型の不純物イオンのイオン注入を行う第２工程と、を有し、第１マスクは、素子分離部の上部を覆い、電荷蓄積領域となる領域の少なくとも一部に対応した開口部を有し、第２マスクは、素子分離部の上部を覆い、電荷蓄積領域となる領域の少なくとも一部に対応した開口部を有することを特徴とする。
本発明に係る撮像装置の製造方法によれば、赤外光などの長波長側の光が入射した際に、半導体基板の深い位置で生じた電荷が、隣り合う画素の光電変換部等へ混入することを抑制する撮像装置の製造方法を提供することができる。
撮像装置の平面模式図 撮像装置の断面模式図 撮像装置の製造方法に関する説明図 撮像装置の断面模式図 撮像装置の製造方法に関する説明図 撮像装置の平面模式図 撮像装置の断面模式図 撮像装置の製造方法に関する説明図 撮像装置の平面模式図 撮像装置の断面模式図 撮像装置の製造方法に関する説明図 不純物濃度の説明図 不純物濃度の説明図 撮像システム図
（実施例１）
図１〜図３、図１２を用いて、本発明に適用可能な撮像装置の実施例を説明する。図１は撮像装置の平面模式図である。図２は図１の線分ＡＢの断面模式図である。図３は、撮像装置の製造方法である。
本実施例では、第１導電型をＰ型、第２導電型をＮ型として説明する。また、本実施例では、光電変換部にて生じた電子を信号電荷（以下、電荷とも称する）とし、電子に対する障壁として機能するものをポテンシャルバリアとする。また、本実施例では、各図面において、同じ機能を有する構成については同じ符号を付し、同じ構成が複数ある場合に各構成を識別する必要がある場合は添え字Ａ、Ｂを用いるが、両者を識別する必要が無い場合は添え字をつけずに説明を行う。
まず、図１を用いて撮像装置の構成について説明を行う。本実施例の撮像装置は複数の画素１１０を有する。各画素は赤外光フィルタを有する。ここでは例として画素領域１００に２行、２列の４つの画素１１０が配されている。また、不図示ではあるが、画素領域１００の周囲に周辺回路領域が配されてもよい。ここで周辺回路領域とは、光電変換部から信号電荷を読み出すための制御信号を発生させる回路や、電荷に対して信号処理を行う回路が配置される領域である。たとえば、周辺回路領域に配置される回路としては、走査回路、タイミング発生器、増幅器、ＡＤ変換機などがあげられる。
図１の画素１１０は、活性領域１６０と活性領域１５０を有する。画素１１０の活性領域１６０には、光電変換部１０１と、転送トランジスタ１０２と、フローティングディフュージョン領域１０４が配される。
活性領域１６０において、光電変換部１０１は、Ｎ型半導体領域２０１とＰ型半導体領域２２２のＰＮ接合で構成される。Ｎ型半導体領域２０１は、光電変換部１０１で生じた電荷を蓄積する電荷蓄積領域を構成する。フローティングディフュージョン領域１０４は、Ｎ型半導体領域２１４で構成され、光電変換部１０１で蓄積した電荷が転送される領域である。転送トランジスタ１０２は、Ｎ型半導体領域２０１、ゲート電極１０３、Ｎ型半導体領域２１４によって構成され、光電変換部１０１で蓄積した電荷をフローティングディフュージョン領域１０４に転送する。
そして、活性領域１５０には、電荷蓄積領域で蓄積された信号電荷に基づく信号を出力する増幅部（増幅トランジスタ）と、増幅部の入力ノードの電位をリセットするリセット部（リセットトランジスタ）等の画素トランジスタが配される。図１では、画素トランジスタの具体的な構成については省略する。
図１（ａ）は、画素１１０の活性領域１６０Ａ（第１活性領域）と、隣り合う画素の活性領域１６０Ｂ（第２活性領域）とが分離領域２１２を挟んで隣り合っている構成を示した平面模式図である。他方、図１（ｂ）は、画素１１０の活性領域１６０（第１活性領域）と隣り合う画素１１０の活性領域１５０Ｂ（第２活性領域）が、分離領域２１２を挟んで隣り合っている構成を示した平面模式図である。
図１（ａ）および図１（ｂ）において、分離領域２１２は隣り合う活性領域を分離している。ここで分離するとは、隣り合う活性領域の間で信号電荷の移動や電位変動の伝搬を抑制するための構造である。典型的には、分離領域２１２は、電荷蓄積領域を有する活性領域１６０同士を分離する領域である。
以降の実施例では、図１（ａ）の平面模式図における構成について説明するが、図１（ｂ）の平面模式図における構成についても同様である。なお、図１（ａ）、図１（ｂ）の構成に限られない。
図２（ａ）は、図１の線分ＡＢにおける断面模式図である。図２では、半導体基板２００において、素子分離部２０５が配される面を浅部、素子分離部２０５が配される面に対して対向する面を深部とする。そして、図２では、浅部方向を上部、深部方向を下部とする。
図２（ａ）において、分離領域２１２は、素子分離部２０５、Ｐ型半導体領域２０４、複数のＰ型半導体領域２２３によって構成される。素子分離部２０５は、絶縁体からなり、図１（ａ）の構成の場合には、画素１１０の活性領域１６０と隣接画素の活性領域１６０Ｂを分離する。図１（ｂ）の場合には画素１１０の活性領域１６０と、画素１１０の活性領域１５０または隣接画素の活性領域１５０Ｂを分離する。
素子分離部２０５は、半導体基板２００の表面側に配される。素子分離部２０５は、ＬＯＣＯＳ構造やＳＴＩ構造など任意の構造を取ることが可能である。また、素子分離部２０５は、Ｐ型半導体領域による分離構造、いわゆる拡散分離の構造であってもよい。
なお、基板の表面とは、例えば、半導体領域と当該半導体領域の上に配された絶縁体領域との界面である。ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）やＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）による絶縁体分離構造が用いられた場合、半導体領域と絶縁体領域との界面は平坦ではない。この場合、例えば、基板に配されたトランジスタのチャネルにおける半導体領域と絶縁体領域との界面が、基板の表面である。
２つの素子分離部２０５の間であって半導体基板２００の浅部には、Ｎ型半導体領域２０１が配される。Ｎ型半導体領域２０１の上には表面保護層としてＰ型半導体領域２０６が配される。
Ｐ型半導体領域２０４は、素子分離部２０５の下部に設けられたＰ型のチャネルストップ領域である。Ｐ型半導体領域２２３は、素子分離部２０５の下部に配され、複数のＰ型半導体領域２２３は、隣り合う活性領域間のポテンシャルバリアとなる。図３では、半導体基板の深部に位置するＰ型半導体領域２２３ＧとＰ型半導体領域２２３Ｆのみに番号を記すが、Ｐ型半導体領域２２３Ｆよりも浅部に配された領域にもＰ型半導体領域２２３は配される。
Ｐ型半導体領域２２２は、Ｎ型半導体領域２０１の下部に配される。Ｐ型半導体領域２２２は、Ｎ型半導体領域２０１と、後述のＮ型半導体領域２０７との間のポテンシャルバリアとなる。図３では、半導体基板の深部に位置するＰ型半導体領域２２２ＧとＰ型半導体領域２２２Ｆのみに番号を記すが、Ｐ型半導体領域２２２Ｆよりも浅部に配された領域にもＰ型半導体領域２２２が配される。そして、同一のアルファベットが番号に記されたＰ型半導体領域２２２とＰ型半導体領域２２３は連続した領域である。
なお、「連続する」とは、所定の半導体領域と所定の半導体領域とが接続している構成であって、且つ所定の半導体領域と所定の半導体領域の間に導電型の異なる半導体領域が形成されていない構成を示す。具体的には、例えば点線の楕円で示すようにＰ型半導体領域２２２とＰ型半導体領域２２３が配され、Ｐ型半導体領域２２２の一部とＰ型半導体領域２２３の一部が接するまたは重なる構成である。また、連続した領域とは、Ｐ型半導体領域２２２とＰ型半導体領域２２３を形成する際に不純物イオンの拡散によって接続される構成であってもよい。
ここでは、説明を簡略化するために浅部から深部にかけて例として７つのＰ型半導体領域２２４が配される。図２では、７つのＰ型半導体領域２２４として、浅部から深部にかけて順に２２４Ａ〜２２４Ｇの番号を付す。ここでは、同一のイオン注入で形成され、連続するＰ型半導体領域２２２とＰ型半導体領域２２３を便宜的にＰ型半導体領域２２４と呼ぶ。
図２を用いて具体的に説明する。Ｐ型半導体領域２２３Ｇ（第２領域）はＰ型半導体領域２２２Ｇ（第１領域）よりも浅い位置に配される。また、Ｐ型半導体領域２２３ＧとＰ型半導体領域２２２Ｇとは連続している。
そして、Ｐ型半導体領域２２３Ｆ（第４領域）は、Ｐ型半導体領域２２２Ｆ（第３領域）およびＰ型半導体領域２２３Ｇよりも浅い位置に配される。また、Ｐ型半導体領域２２２Ｆ（第３領域）およびＰ型半導体領域２２３Ｆ（第４領域）は連続しており、ここでは便宜的にＰ型半導体領域２２４Ｆと示す。さらに、Ｐ型半導体領域２２３Ｆは、Ｐ型半導体領域２２３Ｇと連続しており、隣り合う画素の光電変換部等の間を分離するポテンシャルバリアとなる。
そして、Ｐ型半導体領域２２３Ｇは、深さＤ１においてＮ型半導体領域２０７とＰＮ接合界面を構成し、Ｐ型半導体領域２２２Ｇは、深さＤ１よりも深い位置である深さＤ２においてＮ型半導体領域２０７とＰＮ接合界面を構成する。深さＤ１と深さＤ２の差は、例えば１ｕｍ以上、２ｕｍ以下である。なお、Ｐ型半導体領域２２２ＦとＰ型半導体領域２２２Ｇは、連続することで、電子からみたポテンシャルが低い領域がＰ型半導体領域２２２ＦとＰ型半導体領域２２２Ｇの間に生じることを抑制することが可能となる。
Ｐ型半導体領域２２４Ａに含まれるＰ型半導体領域２２２は、Ｎ型半導体領域２０１とＰＮ接合を構成する。そして、Ｎ型半導体領域２０１、Ｐ型半導体領域２０６、Ｐ型半導体領域２２２は、光電変換部１０１を構成する。
Ｐ型半導体領域２２４Ｇの下部であって、半導体基板２００の深部にはＮ型半導体領域２０７が配されている。Ｎ型半導体領域２０７は、Ｎ型の半導体基板２００に複数のＰ型半導体領域２２４を配することで形成してもよいし、Ｐ型の半導体基板２００にＮ型のイオン注入をおこなうことで形成してもよい。
ここで比較例について図２（ｂ）を用いて説明する。比較例は、従来の画素構造に対して、赤外光などの長波長の感度を得るために、ＲＧＢ画素に比して半導体基板の深い部分に半導体領域を形成した場合である。
図２（ｂ）において分離領域２１２は、図２（ａ）のＰ型半導体領域２２４ＧのＰ型半導体領域２２３に対応するＰ型半導体領域１３と、分離領域２１２に含まれるＰ型半導体領域１２とが連続しない恐れがある。
図２（ｂ）の場合、ＲＧＢ画素で配したＰ型半導体領域１３に比して、赤外光などの長波長の感度を得るための画素のＰ型半導体領域１３は、半導体基板の深い位置に配されるからである。
このようなＰ型半導体領域１２を形成するためには、高いイオン注入エネルギーが必要となり、Ｐ型半導体領域１２を形成する際に用いるマスク（例えば、フォトレジストパターン）の膜厚も厚くする必要がある。
しかし、マスクの開口幅に対するマスクの厚みの比率であるアスペクト比が高くなるとマスクの形成が困難となる。そのため、形成可能なマスクによってＰ型半導体領域１２を形成した場合には、Ｐ型半導体領域１３と、Ｐ型半導体領域１２との間には、ポテンシャルが低い領域１４が生じるおそれがある。ポテンシャルが低い領域１４とは、具体的には例えばＮ型半導体領域２０７である。
そして、図２（ｂ）の構成によれば、赤外光などの長波長側の感度を得るための画素において、半導体基板の深い位置で生じた電荷が、隣り合う画素の光電変換部へ混入するおそれがある。
一方で、本実施例の構成によれば、連続するＰ型半導体領域２２３とＰ型半導体領域２２２が異なる深さに複数配されている。そして、隣り合うＰ型半導体領域２２３が連続している。そのため、素子分離部の下部の半導体基板の深い位置までポテンシャルバリアが生じる。
そのため、赤外光などの長波長側の感度を得るための画素において、半導体基板の深い位置で生じた電荷が隣り合う画素の光電変換部等へ混入することを抑制することが可能である。
なお、本実施例の構成において、不図示の周辺回路領域には、Ｐ型半導体領域２２４を形成しない。これにより、画素領域１００から周辺回路領域にわたり、連続的にＰ型半導体領域２２４が形成されないため、画素領域１００と周辺回路領域とが電気的に分離される。また、周辺回路領域には、画素領域１００と周辺回路領域が電気的に分離されていれば、Ｐ型のウエル領域が配されていてもよい。このような構成によれば、Ｎ型半導体領域２０７がＰ型半導体領域２２４によって分断されないため、周辺回路領域にもＮ型半導体領域２０７から電圧を供給することが可能となり、周辺回路領域の回路の動作を安定させることが可能となる。
次に図１２を用いて本実施例の図２の線分ＧＨおよび線分ＫＭにおける不純物濃度について説明する。グラフ３３３は、線分ＧＨにおける不純物濃度分布である。グラフ３３４は、線分ＫＭにおける不純物濃度分布である。
図１２（ａ）において、図１の分離領域２１２は、素子分離部２０５と、Ｐ型半導体領域２０４とＰ型半導体領域２２３によって構成される。
図１２（ｂ）において、光電変換部は、Ｐ型半導体領域２０６、Ｎ型半導体領域２０１、Ｐ型半導体領域２２２によって構成される。
図１２（ａ）においてＰ型半導体領域２２３Ａ〜２２３Ｇは連続して配されている。同様に図１２（ｂ）において、Ｐ型半導体領域２２２Ａ〜２２２Ｇは連続して配されている。Ｐ型半導体領域２２３ＧとＰ型半導体領域２２２Ｇとは、連続して形成されており、その深さの差は１ｕｍ以上、２ｕｍ以下である。なお、Ｐ型半導体領域２２２Ｂ〜２２２ＦとＰ型半導体領域２２３Ｂ〜２２３Ｆに関しても同様である。
そのため、図１２（ａ）の位置Ｙにおける不純物濃度と、図１２（ｂ）の位置Ｙより深い位置Ｘにおける不純物濃度のピークが同等のものとなる。また、図１２（ａ）の位置Ｙにおける不純物濃度と図１２（ｂ）の位置Ｙにおける不純物濃度を比較すると、図１２（ａ）Ｐ型半導体領域２２３の不純物濃度の方が高くなる。これは、Ｐ型半導体領域２２４（Ｐ型半導体領域２２２とＰ型半導体領域２２３）の配される深さが、素子分離部２０５の下部とＮ型半導体領域２０１の下部で異なることで生じる。
そして、このようなＰ型半導体領域２２４を複数配することで、同一の深さで比較したときにグラフ３３３よりもグラフ３３４の不純物濃度が高く、且つ各グラフの深部から浅部方向に不純物濃度を低くすることが可能である。
このような不純物濃度の勾配は、濃度の差によって深さ方向のポテンシャルの傾斜を引き起こす。そのため、同じ深さのＮ型半導体領域２０１の下部の領域よりも、素子分離部２０５の下部の領域のポテンシャルを高くし、且つＮ型半導体領域２０１の下部において深部から浅部方向へのポテンシャルを低くすることが可能となる。そのためＮ型半導体領域２０１の下部で生じた信号電荷が深部から浅部方向に向かって移動しやすいポテンシャル構造となる。
なお、ポテンシャルの傾斜は、信号電荷を蓄積するＮ型半導体領域２０１に向かって単調に変化するものであればよく、段階的もしくは間欠的に配されるものであってもよい。
つまり、本実施例においてＮ型半導体領域２０１の下部のＰ型半導体領域２２２で生じた電荷を浅部から深部に移動しやすい不純物濃度の勾配にすることで光電変換部の感度を向上することが可能である。
次に、図３（ａ）〜図３（ｄ）を用いて本実施例の撮像装置の製造方法を説明する。図３では、マスクとしてフォトレジストパターンを用いる例について説明する。フォトレジストパターンの形成方法は、一般的なフォトリソグラフィ技術を用いて形成することが可能であるため説明を省略する。なおマスクとしてフォトレジストパターンを用いる構成を示すが、フォトレジストパターンと半導体基板のイオン注入時のイオン阻止能が同等である場合には、この限りではない。例えば、ポリシリコンや酸化膜などをパターニングして構成してもよい。
まず図３（ａ）について説明する。図３（ａ）に示すように半導体基板２００は、Ｎ型の半導体基板であり、Ｎ型半導体領域２０７を有する。Ｎ型半導体領域２０７に、チャネルストップ領域となるＰ型半導体領域２０４を形成し、素子分離部２０５を形成する。Ｎ型半導体領域２０７は、Ｐ型の半導体基板にＮ型のイオン注入を行うことで形成した領域でもよい。
そして、図３（ａ）の点線で示すＮ型半導体領域２０１となる領域の少なくとも一部に開口部を有し、素子分離部２０５の上部を覆うマスク３０１を半導体基板２００の上に形成する。マスク３０１の厚さは厚さＷ１となる。
図３（ａ）において、開口部は、半導体基板２００の表面を覆わない構成を示した。しかし、開口部にマスク３０１が配されていてもよい。その場合には、マスク３０１の開口部の底面から半導体基板２００の表面までの距離は、マスク３０１の上部から半導体基板２００の上部までの距離よりも短くなる。
なお、素子分離部２０５を拡散分離部とする場合には、後述の図３（ｃ）と図３（ｄ）との間の工程で形成してもよい。その場合には、素子分離部２０５となる領域の上部を覆うマスク３０１となる。
次に、図３（ｂ）について説明する。図３（ｂ）の矢印で示すように、マスク３０１を用いて、Ｎ型半導体領域２０１となる領域の下部および素子分離部２０５の下部に、第１イオン注入エネルギーで、例えばボロン（Ｂ）などのＰ型の不純物イオンのイオン注入を行う。
第１イオン注入エネルギーとは具体的には、３．０ＭｅＶ以上、１０ＭｅＶ以下程度のイオン注入エネルギーである。また、ここで注入するＰ型の不純物イオン濃度は、例えば０．２×１０１３ａｔｍｓ／ｃｍ３以上、５．０×１０１３ａｔｍｓ／ｃｍ３程度となる。
このイオン注入を行うことによってＰ型半導体領域２２４Ｇが形成される。このとき、Ｐ型半導体領域２２４Ｇに含まれるＰ型半導体領域２２３は、不純物濃度ピークが３〜４ｕｍの深さに位置するように形成される。そして、Ｐ型半導体領域２２４Ｇに含まれるＰ型半導体領域２２２は、不純物濃度ピークが４〜５ｕｍの深さに位置するように形成される。このときマスク３０１の厚さＷ１は例えば１〜２ｕｍとなる。なお、マスク厚さＷ１はこれに限られない。
なお、このとき周辺回路領域はマスクで覆う。周辺回路領域を覆うマスクの厚さは、厚さＷ１よりも厚いほうがよい。具体的には、周辺回路領域を覆う厚さをイオン注入の際に不純物イオンが貫通（透過）しない厚さにすることで、周辺回路領域にＰ型半導体領域２０４を設けない構成とすることができる。この構成によれば、周辺回路領域は、Ｎ型半導体領域２０７から電圧が供給することができる。このように画素領域を覆うマスク３０１と、周辺領域を覆うマスクは、同一のパターニング工程で形成されたマスクでも、複数のパターニング工程で形成されるマスクであってもよい。すなわち、このように厚さの異なるマスクは、フォトレジストの感度と露光強度を調整する方法や、フォトレジストの塗布とパターニングを繰り返す方法などで形成が可能である。
次に、図３（ｃ）について説明する。図３（ｃ）では、図３（ａ）で形成したマスク３０１を用いて、図３（ｂ）でＰ型のイオン注入を行った領域から、素子分離部２０５までの領域にＰ型の不純物イオンのイオン注入を行う。
図３（ｃ）では、まず、図３（ｂ）で行った第１イオン注入エネルギーよりも低い第２イオン注入エネルギーでＰ型の不純物イオンをイオン注入する。第２イオン注入エネルギーとは、具体的には、２．０ＭｅＶ以上、４．０ＭｅＶ以下程度のイオン注入エネルギーである。また、ここで注入するＰ型の不純物イオン濃度は、例えば０．１×１０１３ａｔｍｓ／ｃｍ３以上、３．０×１０１３ａｔｍｓ／ｃｍ３程度となる。
このイオン注入によってＰ型半導体領域２２４Ｆが形成される。Ｐ型半導体領域２２４Ｆに含まれるＰ型半導体領域２２３は、不純物濃度ピークが２〜３ｕｍの深さに位置するように形成される。Ｐ型半導体領域２２４Ｆに含まれるＰ型半導体領域２２２は、不純物濃度ピークが３〜４ｕｍの深さに位置するように形成される。
さらに、図３（ｃ）では、Ｐ型の複数回のイオン注入を行う。このとき、回数を重ねるごとに第２イオン注入エネルギーからイオン注入エネルギーを低くしていくことで、深部から浅部方向に複数のＰ型半導体領域２２４を形成する。なお、イオン注入エネルギーを減少させる際に、イオン注入する不純物イオン濃度を減少させることで、前述したように半導体基板の深い位置からＮ型半導体領域２０１に電荷が移動しやすいポテンシャル構造とすることが可能である。
図３（ｄ）では、マスク３０１を用いてＮ型の不純物イオンを半導体基板２００の浅部にイオン注入することでＮ型半導体領域２０１が形成される。なお、Ｎ型半導体領域２０１を形成する際に、マスク３０１を除去し、Ｎ型半導体領域２０１を形成する際に行うイオン注入エネルギーに適した厚さのマスクを形成してもよい。
図３（ｄ）のあと、マスク３０１を除去する。次に、図１のゲート電極１０３を含む不図示のトランジスタのゲート電極、図２のＰ型半導体領域２０６、図１のＮ型半導体領域２１４、不図示のトランジスタのソースおよびドレイン（不図示）を形成してもよい。
図３に示した製造方法によれば、同一マスクを用いて異なるイオン注入エネルギーで不純物イオンを注入し、素子分離部２０５の下部の半導体基板２００の深い位置までポテンシャルバリアを形成している。そのため、赤外光などの長波長側の感度を得るための画素において、半導体基板の深い位置で生じた電荷が、隣り合う画素の光電変換部等へ混入することを抑制する撮像装置を形成することが可能である。
なお、図３（ｃ）において、図３（ｂ）と同一のマスク３０１を用いる構成を示したが、マスク３０１と異なるマスクを用いてもよい。その場合には、マスク３０１の開口部の底面から半導体基板２００の表面までの距離は、異なるマスクの開口部の底面から半導体基板２００の表面までの距離よりも短くする。そして、第２イオン注入エネルギーは、第１イオン注入エネルギーと同じイオン注入エネルギーとする。このような構成においても、１回目のイオン注入に対して２回目のイオン注入によって形成されるＰ型半導体領域２２４が形成される深さを浅い位置にすることが可能である。そして、隣り合う画素の光電変換部等へ混入することを抑制する撮像装置を形成することが可能である。
（実施例２）
図４、図５、図１３を用いて、本発明に適用可能な撮像装置の実施例を説明する。図４は本実施例に関わる撮像装置の断面模式図であり、図１の線分ＡＢの断面を模式的に示した断面模式図である。図４において、図１〜図３と同様の構成については同一の符号を付し、実施例１と同様の構成については説明を省略する。
図４に示すように、本実施例の分離領域２１２は、素子分離部２０５、Ｐ型半導体領域２０４、複数のＰ型半導体領域２２０、複数のＰ型半導体領域２２３によって構成される。そしてこれらの構成は、半導体基板２００の浅部から深部方向に、素子分離部２０５、Ｐ型半導体領域２０４、複数のＰ型半導体領域２２０、複数のＰ型半導体領域２２３の順に配されている。
図１３に図４の線分ＮＯおよび線分ＰＱにおける不純物濃度を示す。図１３（ａ）に示すように、複数のＰ型半導体領域２２３は連続して配されており、複数のＰ型半導体領域２２３のうち、もっとも深い位置に配されるＰ型半導体領域２２３の不純物濃度ピークが３〜４ｕｍの深さとなる。またもっとも浅い位置に形成されるＰ型半導体領域２２３の不純物濃度ピークが１〜２ｕｍの深さになる。そして、もっとも浅い位置に配されるＰ型半導体領域２２３と素子分離部２０５との間には、Ｐ型半導体領域２２３およびＰ型半導体領域２２４と連続するようにＰ型半導体領域２２０が配される。
また、図１３（ｂ）に示すように複数のＰ型半導体領域２２２のうちもっとも深い位置に配されるＰ型半導体領域２２２の不純物濃度ピークが４〜５ｕｍの深さとなる。またもっとも浅い位置に形成されるＰ型半導体領域２２２の不純物濃度ピークは２〜３ｕｍの深さになる。
そして、もっとも浅い位置に形成されるＰ型半導体領域２２２とＮ型半導体領域２０１との間には、Ｎ型半導体領域２１７が配される。Ｎ型半導体領域２１７とＮ型半導体領域２０１は連続した領域である。また、Ｎ型半導体領域２１７は、例えばＮ型半導体領域２０７によって構成される。
次に図５に本実施例の撮像装置の製造方法を示す。ここでは、実施例１に示した図３の撮像装置の製造方法との差異について説明する。本実施例の製造方法は、図３（ｂ）まで実施例１と同様である。図５（ａ）に示すように、図３（ｂ）で用いたマスクと同様のマスク３０１を用いて、複数回のＰ型のイオン注入を行う。このとき、イオン注入エネルギーを徐々に減少させてイオン注入を行う。具体的には、例えば３回のイオン注入であれば、第１イオン注入エネルギーでイオン注入を行い、第１イオン注入エネルギーより低い第２イオン注入エネルギーでイオン注入を行う。そして、第２イオン注入エネルギーより低い第３イオン注入エネルギーでイオン注入を行う。
このとき、イオン注入によって不純物濃度ピークが１〜２ｕｍの深さになるＰ型半導体領域２２３を含むＰ型半導体領域２２４を配した時点で複数回のＰ型のイオン注入を終了する。
そして、図５（ｂ）に示すようにマスク３０１を除去し、Ｎ型半導体領域２０１となる領域を覆い、素子分離部２０５の上部に開口部を有するマスク５０１を配する。そして、マスク５０１を用いて、図５（ａ）でＰ型のイオン注入を行った領域から、素子分離部２０５までの領域にＰ型のイオン注入を複数回行うことで複数のＰ型半導体領域２２０を配する。
このとき、イオン注入エネルギーを徐々に減少させてイオン注入を行う。また、Ｐ型半導体領域２２０を配する際に、イオン注入エネルギーを徐々に減少させる際に不純物イオン濃度を徐々に減少させなくてもよい。例えば、複数のＰ型半導体領域２２０を同一の不純物濃度としてもよい。
なお、図５（ｂ）の工程では、マスク５０１の厚さはマスク３０１よりも厚くする。このようなマスク５０１を形成することでＮ型半導体領域２０１となる領域の下部に、Ｐ型のイオン注入を行わない。それにより、Ｎ型半導体領域２０１となる領域の下部に、Ｎ型半導体領域２０１と連続するＮ型半導体領域２１７となる領域を残す。
次に、図５（ｃ）に示すようにマスク５０１を除去し、Ｎ型半導体領域２０１となる領域に開口部を有し、素子分離部２０５の上部を覆うマスク５０２を配する。そして、マスク５０２を用いて半導体基板２００の浅部にＮ型のイオン注入を行うことでＮ型半導体領域２０１を形成する。このとき、Ｎ型半導体領域２０１の下部に残ったＮ型の半導体領域がＮ型半導体領域２１７となる。
なお、図５（ｂ）において、不純物濃度ピークが１〜２ｕｍの深さに形成されるＰ型半導体領域２２３と連続するような深さにＰ型半導体領域２２０を配している。つまり、図２（ｂ）の比較例のように不純物濃度ピークが４〜５ｕｍの深さのＰ型半導体領域２２３に連続するような深さにＰ型半導体領域２２０を配する場合のイオン注入エネルギーに比して、図５（ｂ）におけるイオン注入エネルギーは小さくなる。そのため、Ｐ型半導体領域２２０を配するために形成するマスク５０１は、厚さ１〜２ｕｍ程度にすることが可能である。そのためマスク５０１の開口部のアスペクト比は１／４以下でよく、画素の微細化する際に有利である。
本実施例の構成においても実施例１と同様の効果を有する。
（実施例３）
図６〜図８を用いて本実施例の撮像装置の平面模式図を説明する。図６は、本実施例の撮像装置の平面模式図である。図７は、図６の線分Ｃ−Ｄの断面を模式的に示した断面模式図である。図８は本実施例の撮像装置の製造方法である。図１〜図５と同様の構成については同じ符号を付し、説明を省略する。図６（ａ）は図１（ａ）に対応し、図６（ｂ）は図１（ｂ）に対応する。以下では、図６（ａ）についてのみ説明する。
図６（ａ）において１つの画素１１０は、光電変換部１０１Ａおよび光電変換部１０１Ｂと、光電変換部１０１Ａおよび光電変換部１０１Ｂの電荷を転送する転送トランジスタ１０２Ａおよび転送トランジスタ１０２Ｂを有する。さらに一つの画素１１０は、各々の光電変換部１０１Ａおよび光電変換部１０１Ｂから転送された電荷を保持するフローティングディフュージョン領域１０４Ａおよびフローティングディフュージョン領域１０４Ｂを有する。ただし、１つの画素に各素子が２つである構成に限定する必要はなく、複数であればよい。また、フローティングディフュージョン領域１０４は、複数の光電変換部１０１で共有してもよい。
図６（ａ）において、２つの光電変換部１０１Ａおよび光電変換部１０１Ｂの電荷蓄積領域を構成するＮ型半導体領域２０１ＡおよびＮ型半導体領域２０１Ｂは、分離領域２１３によって分離されている。
具体的には、図７に示すように、２つの光電変換部１０１Ａおよび１０１Ｂに含まれるＮ型半導体領域２０１ＡおよびＮ型半導体領域２０１Ｂの間には、Ｐ型半導体領域４２３が配されている。Ｐ型半導体領域４２２は、図２のＰ型半導体領域２２２に対応する領域である。
分離領域２１３として、平面視で分離領域２１３に含まれるＰ型半導体領域４２３の幅Ｌ１は、分離領域２１２に含まれるＰ型半導体領域２２３の幅Ｌ２に比して０．４倍〜１．０倍程度に狭い幅としたほうがよい。これは、Ｎ型半導体領域２０１ＡおよびＮ型半導体領域２０１Ｂの面積を確保し、各光電変換部１０１の飽和を増やすためである。
本実施例において、Ｐ型半導体領域４２３、Ｐ型半導体領域２２３、Ｐ型半導体領域４２２は連続した領域であり、ここでは、便宜的にＰ型半導体領域４２４とよぶ。
このとき、二つの領域の幅を異ならせることによって、分離領域２１２のポテンシャルバリアに比べて分離領域２１３のポテンシャルバリアを低くすることができる。
図８に本実施例の撮像装置の製造方法を示す。ここでは、実施例１に示した図３の撮像装置の製造方法との差異について説明する。図３では、Ｎ型半導体領域２０１となる領域の少なくとも一部に開口部を有し、素子分離部２０５の上部を覆うマスク３０１を配した。しかし、図８では、Ｎ型半導体領域２０１Ａとなる領域およびＮ型半導体領域２０１Ｂとなる領域の少なくとも一部に開口部を有し、素子分離部と、Ｎ型半導体領域２０１ＡおよびＮ型半導体領域２０１Ｂの間との上部を覆うマスク８０１を配する。
なお、前述したようにＰ型半導体領域４２３の幅Ｌ１は、Ｐ型半導体領域２２３の幅Ｌ２よりも狭くなる。そのため、マスク８０１において、素子分離部のマスク８０１の幅よりもＮ型半導体領域２０１ＡおよびＮ型半導体領域２０１Ｂの間の幅の方が狭くなる。
マスク８０１を用いてＰ型のイオン注入を行うことで、図８（ｂ）〜図８（ｄ）に示すように、Ｎ型半導体領域２０１ＡとＮ型半導体領域２０１Ｂの間にＰ型半導体領域４２３を配することが可能となる。
本実施例の構成により、光電変換部で電荷が溢れた際に生じうる隣り合う画素の光電変換部への電荷の混入を低減することが可能となる。本実施例はすべての実施例に適用可能である。
（実施例４）
図９および図１０を用いて、本発明に適用可能な撮像装置の実施例を説明する。図９は撮像装置の平面模式図である。図１０は、図９の線分ＥＦの断面を模式的に示した断面模式図である。図１〜図５と同様の構成については同じ符号を付し、説明を省略する。
本実施例の撮像装置は、赤外光（ＩＲ）に対応した赤外光フィルタが配された画素１１０の他に少なくとも１色に対応した可視光フィルタが配された画素を有する。図９では、例として赤外光フィルタが配された画素１１０と、赤（Ｒ）、青（Ｂ）、緑（Ｇ）の異なる種類の可視光フィルタが配された画素１１０とを有する構成を示す。
次に図１０について説明する。図１０において、各画素１１０の上部には、各画素１１０に入射される光を光電変換部１０１の中心のあたりに集光するマイクロレンズ７０７が配される。画素１１０Ａは、マイクロレンズ７０７の下部に緑に対応した可視光フィルタ７０３が配されている。画素１１０Ｂには、マイクロレンズ７０７の下部に青に対応した可視光フィルタ７０２が配されている。画素１１０Ｃには、マイクロレンズ７０７の下部に赤外光フィルタ７０４が配されている。
可視光フィルタ７０２、可視光フィルタ７０３、赤外光フィルタ７０４の下部に配線層７０５が形成される。また、配線間には、マイクロレンズ７０７を介して入射した光を透過する層間膜７０６が配される。
本実施例では表面照射型センサの例を示している。ただし、本実施例の構成が裏面照射型センサに適用されてもよい。その場合には、入射面の反対側に配線層７０５が配置される。
図１０では、図２のＰ型半導体領域２２２およびＰ型半導体領域２２３が配される深さが異なる。具体的には、可視光フィルタおよび赤外光フィルタを透過した際に光電変換部１０１に入射する光の波長の長さに応じて、Ｐ型半導体領域２２２およびＰ型半導体領域２２３と、Ｎ型半導体領域２０７との界面の位置を変えている。
本実施例において、画素１１０Ｃは、図２の画素１１０と同様の構成である。画素１１０Ａにおいて、Ｐ型半導体領域７１１は、画素１１０ＣのＰ型半導体領域２２２に対応する領域である。また、Ｐ型半導体領域７１２は、画素１１０ＣのＰ型半導体領域２２３に対応する領域である。画素１１０Ｂは、素子分離部２０５の下部に配されたＰ型半導体領域７１２と、光電変換部１０１の下部に配されたＰ型半導体領域７１４とが、配される深さが同じである。
Ｐ型半導体領域７１１、Ｐ型半導体領域７１２、Ｐ型半導体領域７１４、Ｐ型半導体領域２２２、Ｐ型半導体領域２２３とは、連続した領域であり、ここでは便宜的にＰ型半導体領域７２４とよぶ。
Ｐ型半導体領域７１２およびＰ型半導体領域２２０は、素子分離部２０５の下部に配され、分離領域２１２Ａに含まれる。Ｐ型半導体領域２２３およびＰ型半導体領域２２０は、素子分離部２０５の下部に配され、分離領域２１２Ｂに含まれる。
図１０において、Ｐ型半導体領域７１２およびＰ型半導体領域２２３は、Ｎ型半導体領域２０７とＰＮ接合を構成し、ＰＮ接合界面の深さは深さＤ２である。ただし、ここではＰ型半導体領域２２３と、Ｐ型半導体領域７１２およびＰ型半導体領域７１４が同一の深さに配されている構成を示したが、連続した領域であれば異なる深さであってもよい。
Ｐ型半導体領域７１１は、Ｎ型半導体領域２０７とＰＮ接合を構成し、ＰＮ接合界面の深さは、深さＤ２よりも深い位置である深さＤ３となる。Ｐ型半導体領域２２２は、Ｎ型半導体領域２０７とＰＮ接合を構成し、ＰＮ接合界面の深さは深さＤ３よりも深い位置である深さＤ１となる。つまり、光電変換部１０１に入射する光の波長に対応して、光電変換部１０１の下部に配されるＰ型半導体領域が配される深さを変えている。
このような構成により、赤外光フィルタ７０４を有する画素１１０Ｃの光電変換部１０１は、もっとも深い位置である深さＤ１までに生じた電荷を光電変換部１０１の電荷蓄積領域で蓄積ことが可能である。また、緑の可視光フィルタ７０３を有する画素１１０Ａの光電変換部１０１は、深さＤ１よりも浅い位置に配される深さＤ３までに生じた電荷を生じた電荷を光電変換部１０１の電荷蓄積領域で蓄積ことが可能である。そして、青の可視光フィルタ７０２を有する画素１１０Ｂの光電変換部１０１は、深さＤ３よりも浅い位置に配される深さＤ２生じた電荷を光電変換部１０１の電荷蓄積領域で蓄積ことが可能である。
このような構成によれば、各画素の光電変換部を入射する光の波長にとって光電変換効率の高い構成とすることが可能である。
図１１において本実施例の撮像装置の製造方法を説明する。ここでは、図３（ａ）と異なる点であるマスクについてのみ説明する。
図１１のマスク９０１は、図３（ａ）のマスク３０１に対応する。図１１のマスク９０１は、マスク３０１に比して青色の可視光フィルタ７０２を有する画素１１０ＢのＮ型半導体領域２０１となる領域を覆う点で異なる。
また、図１１では、マスク９０１の厚さＷ１よりも厚さが薄い厚さＷ２のマスク９０２を、緑の可視光フィルタ７０３を有する画素１１０ＡのＮ型半導体領域２０１となる領域を覆う様に配している。マスク９０２を配することで、Ｐ型半導体領域７１１が配される深さをＰ型半導体領域２２２が配される深さよりも浅くしている。このような構成によれば、図５（ｂ）、図５（ｃ）のようにイオン注入を行うことで、図１０の構造の撮像装置を形成することが可能となる。なお、不図示であるが、赤の可視光フィルタを有する画素の場合には、マスク９０２よりの厚さＷ２よりも厚さが薄いマスクを配して図５（ｂ）、図５（ｃ）のイオン注入を行う。なお、図３（ｂ）、図３（ｃ）と同様のイオン注入を行ってもよい。
このような構成によれば、各画素１１０が有する光電変換部１０１を、入射する光の波長にとって光電変換効率の高い構成を有する光電変換部とすることが可能である。そのため、本実施例の構成によれは、実施例１の効果に加えて、光電変換部の感度を向上させることが可能となる。
なお、図１０の各画素の深さは入射光の波長と光電変換を行う基板の吸収係数とによって定めることができる。例えば赤外光の波長から深さＤ１は、約５ｕｍ〜数十ｕｍの深さに設定するほうがよい。
ここでは、各画素の光電変換部を入射する光の波長にとって光電変換効率の高い構成を示したが、少なくとも１つの色の画素が光電変換効率の高い構成であればよい。例えば、赤外光フィルタを有する画素のみが、本実施例の構成となり、残りの可視光フィルタを有する画素の光電変換部１０１の下部に配されたＰ型半導体領域とＮ型半導体領域２０７とのＰＮ接合界面の深さが深さＤ２であってもよい。この場合には、マスク９０１は、画素１１０ＡのＮ型半導体領域２０１となる領域も覆い、マスク９０２を配さない。
本実施例はすべての実施例に適用可能である。
（撮像システムへの応用）
本実施形態では、実施例１から実施例５までで説明してきた撮像装置を撮像システムに適用した場合について、図１４を用いて説明する。撮像システムとは、デジタルスチルカメラやデジタルビデオカメラや携帯電話用デジタルカメラである。
図１４はデジタルスチルカメラ９０の構成図である。被写体の光学像は、レンズ９２等を含む光学系によって撮像装置８６の撮像面に結像される。撮像装置８６とは、第１〜第５の実施例にて説明した撮像装置である。
レンズ９２の外側には、レンズ９２のプロテクト機能とメインスイッチを兼ねるバリア９１が設けられうる。レンズ９２には、それから出射される光の光量を調節するための絞り９３が設けられうる。撮像装置８６から出力される撮像信号は、撮像信号処理回路９５によって、各種の補正、クランプ等の処理が施される。撮像信号処理回路９５から出力される撮像信号は、Ａ／Ｄ変換器９６でアナログ−ディジタル変換される。Ａ／Ｄ変換器９６から出力される画像データは、信号処理部（画像処理部）９７によって各種の補正、データ圧縮などがなされる。
撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６および信号処理部９７は、タイミング発生部９８が発生するタイミング信号にしたがって動作する。各ブロックは、全体制御・演算部９９によって制御される。
その他、画像データを一時的に記憶するためのメモリ部８７、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部９４を備える。記録媒体８８は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェース部（Ｉ／Ｆ）８９を備えてもよい。ここで、９５、９６、９７などは、撮像装置８６と同一チップ上に形成されてもよい。
次に、図１４の動作について説明する。バリア９１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器９６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部９９が絞り９３を開放にする。撮像装置８６から出力された信号は、撮像信号処理回路９５をスルーしてＡ／Ｄ変換器９６へ提供される。Ａ／Ｄ変換器９６は、その信号をＡ／Ｄ変換して信号処理部９７に出力する。信号処理部９７は、そのデータを処理して全体制御・演算部９９に提供し、全体制御・演算部９９において露出量を決定する演算を行う。全体制御・演算部９９は、決定した露出量に基づいて絞りを制御する。
次に、全体制御・演算部９９は、撮像装置８６から出力され信号処理部９７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ９２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ９２を駆動し、距離を演算する。
そして、合焦が確認された後に本露光が始まる。露光が終了すると、撮像装置８６から出力された撮像信号は、撮像信号処理回路９５において補正等がされ、Ａ／Ｄ変換器９６でＡ／Ｄ変換され、信号処理部９７で処理される。信号処理部９７で処理された画像データは、全体制御・演算部９９によりメモリ部８７に蓄積される。その後、メモリ部８７に蓄積された画像データは、全体制御・演算部９９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体８８に記録される。
また、画像データは、外部インターフェース部８９を通してコンピュータ等に提供されて処理される。このようにして、本発明の撮像装置は撮像システムに適用される。
１０１ 光電変換部
１１０ 画素
２００ 半導体基板
２０１ 電荷蓄積領域
３０１ 第１マスク

Claims (22)

  1. 半導体基板に、信号電荷を蓄積する第１導電型の電荷蓄積領域が配される第１活性領域を備える複数の画素と、前記第１活性領域と隣り合う第２活性領域とを分離する素子分離部を有する撮像装置の製造方法であって、
    第１マスクを用いて、前記電荷蓄積領域となる領域の下部に配された第１領域、および、前記素子分離部の下部であって前記第１領域と連続し、前記第１領域よりも浅い位置に配された第２領域に、前記第１導電型と異なる第２導電型の不純物イオンのイオン注入を行う第１工程と、
    第２マスクを用いて、前記電荷蓄積領域となる領域の下部であって、前記第１領域よりも浅い位置に配された第３領域、および、前記素子分離部の下部であって、前記第３領域および前記第２領域と連続し、かつ、前記第３領域および前記第２領域よりも浅い位置に配された第４領域に、前記第２導電型の不純物イオンのイオン注入を行う第２工程と、を有し、
    前記第１マスクは、前記素子分離部の上部を覆い、前記電荷蓄積領域となる領域の少なくとも一部に対応した開口部を有し、
    前記第２マスクは、前記素子分離部の上部を覆い、前記電荷蓄積領域となる領域の少なくとも一部に対応した開口部を有する
    ことを特徴とする撮像装置の製造方法。
  2. 前記第１マスクと前記第２マスクが同一マスクであることを特徴とする請求項１に記載の撮像装置の製造方法。
  3. 前記第１マスクの開口部または前記第２マスクの開口部は、前記半導体基板の表面を覆わないことを特徴とする請求項１または２に記載の撮像装置の製造方法。
  4. 前記第１マスクの開口部の底面から前記半導体基板の表面までの距離は、前記素子分離部の上部に配された前記第１マスクの上部から前記半導体基板の表面までの距離よりも短いことを特徴とする請求項２に記載の撮像装置の製造方法。
  5. 前記第１工程で行うイオン注入における第１イオン注入エネルギーは、前記第２工程で行うイオン注入における第２イオン注入エネルギーよりも大きいことを特徴とする請求項２乃至４のいずれか１項に記載の撮像装置の製造方法。
  6. 前記第１工程において、前記第１イオン注入エネルギーが、３．０ＭｅＶ以上、１０ＭｅＶ以下であることを特徴とする請求項５に記載の撮像装置の製造方法。
  7. 前記第２工程において、前記第２イオン注入エネルギーは、２．０ＭｅＶ以上、４ＭｅＶ以下であることを特徴とする請求項６に記載の撮像装置の製造方法。
  8. 前記第２工程において、前記第２イオン注入エネルギーを用いて前記第２導電型の不純物イオンのイオン注入を行った後、前記第２イオン注入エネルギーより低い第３イオン注入エネルギーを用いて前記第２導電型の不純物イオンのイオン注入を行うことを特徴とする請求項５乃至７のいずれか１項に記載の撮像装置の製造方法。
  9. 前記第１マスクの開口部の底面から前記半導体基板の表面までの距離は、前記第２マスクの開口部の底面から前記半導体基板の表面までの距離よりも短いことを特徴とする請求項１に記載の撮像装置の製造方法。
  10. 前記第１工程で行うイオン注入における第１イオン注入エネルギーと、前記第２工程で行うイオン注入における第２イオン注入エネルギーが等しいことを特徴とする請求項９に記載の撮像装置の製造方法。
  11. 前記第３領域と前記第１領域が連続することを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置の製造方法。
  12. 前記第１マスクの厚さは、１ｕｍ以上、２ｕｍ以下であることを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置の製造方法。
  13. 前記第２マスクを除去し、前記素子分離部の上部に対応した開口部を有し、前記電荷蓄積領域となる領域を覆う第３マスクを前記半導体基板の上に形成し、前記第３マスクを用いて、前記第２工程でイオン注入を行った領域のうちもっとも浅部の領域から、前記素子分離部が配される深さまでの領域に、前記第２導電型の不純物イオンのイオン注入を行う第３工程と、を有することを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置の製造方法。
  14. 前記第１工程においてイオン注入する前記第２導電型の不純物イオン濃度よりも、前記第２工程においてイオン注入する前記第２導電型の不純物イオン濃度が低くなることを特徴とする請求項１乃至１３のいずれか１項に記載の撮像装置の製造方法。
  15. 前記画素が、前記電荷蓄積領域を複数有し、
    前記第１工程において、前記第１マスクは、前記複数の電荷蓄積領域の間を覆うことを特徴とする請求項１乃至１４のいずれか１項に記載の撮像装置の製造方法。
  16. 平面視において、前記複数の電荷蓄積領域の間を覆う前記第１マスクの幅は、前記素子分離部を覆う前記第１マスクの幅よりも狭いことを特徴とする請求項１５に記載の撮像装置の製造方法。
  17. 前記複数の画素が、赤外光フィルタを有することを特徴とする請求項１乃至１６のいずれか１項に記載の撮像装置の製造方法。
  18. 前記複数の画素は、
    赤外光フィルタを有する画素と、
    可視光フィルタを有する画素と、を有し、
    前記第１工程において、前記第１マスクを形成した後に、前記可視光フィルタを有する画素が備える前記電荷蓄積領域となる領域を覆うように第４マスクを形成することを特徴とする請求項１乃至１７のいずれか１項に記載の撮像装置の製造方法。
  19. 前記複数の画素は、第１画素と前記第１画素と隣り合う第２画素を有し、
    前記第１画素の前記第２活性領域は、前記第２画素の前記第１活性領域であることを特徴とする請求項１乃至１８のいずれか１項に記載の撮像装置の製造方法。
  20. 前記複数の画素は、第１画素と前記第１画素と隣り合う第２画素を有し、
    前記第１画素の前記第２活性領域には、前記第１画素の前記電荷蓄積領域で蓄積された信号電荷に基づく信号を出力する増幅部を含む画素トランジスタが配されることを特徴とする請求項１乃至１９のいずれか１項に記載の撮像装置の製造方法。
  21. 前記複数の画素が配された画素領域の周囲に配された周辺回路領域を有し、
    前記第１工程におけるイオン注入を行う前に、前記周辺回路領域の上部を覆う前記第１マスクの厚さよりも厚い第５マスクを配することを特徴とする請求項１乃至２０のいずれか１項に記載の撮像装置の製造方法。
  22. 請求項１乃至２１のいずれか１項に記載の撮像装置の製造方法で形成された撮像装置と、
    前記撮像装置からの信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
JP2016254363A 2016-12-27 2016-12-27 撮像装置の製造方法および撮像システム Pending JP2018107358A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016254363A JP2018107358A (ja) 2016-12-27 2016-12-27 撮像装置の製造方法および撮像システム
US15/848,652 US10103183B2 (en) 2016-12-27 2017-12-20 Manufacturing method of imaging device and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016254363A JP2018107358A (ja) 2016-12-27 2016-12-27 撮像装置の製造方法および撮像システム

Publications (1)

Publication Number Publication Date
JP2018107358A true JP2018107358A (ja) 2018-07-05

Family

ID=62630461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016254363A Pending JP2018107358A (ja) 2016-12-27 2016-12-27 撮像装置の製造方法および撮像システム

Country Status (2)

Country Link
US (1) US10103183B2 (ja)
JP (1) JP2018107358A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306034B2 (en) 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
JP2017108062A (ja) 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
US11107853B2 (en) 2018-10-19 2021-08-31 Canon Kabushiki Kaisha Photoelectric conversion apparatus

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126392A (ja) * 1997-07-01 1999-01-29 Nippon Steel Corp 半導体装置の製造方法
JP2006210919A (ja) * 2005-01-24 2006-08-10 Samsung Electronics Co Ltd 光の波長に応じて異なる厚さの埋没バリヤ層を具備するイメージセンサ及びその形成方法
JP2006344888A (ja) * 2005-06-10 2006-12-21 Canon Inc 撮像装置
JP2007115787A (ja) * 2005-10-18 2007-05-10 Nikon Corp 固体撮像素子
JP2007189131A (ja) * 2006-01-16 2007-07-26 Nikon Corp 固体撮像素子
JP2008091753A (ja) * 2006-10-04 2008-04-17 Sony Corp 固体撮像装置、撮像装置、固体撮像装置の製造方法
JP2008091788A (ja) * 2006-10-04 2008-04-17 Sony Corp 固体撮像装置及びその製造方法
JP2008270298A (ja) * 2007-04-16 2008-11-06 Nikon Corp 固体撮像素子及びこれを用いた撮像装置
JP2010219352A (ja) * 2009-03-17 2010-09-30 Canon Inc 光電変換装置の製造方法、光電変換装置、及び撮像システム
JP2010245567A (ja) * 2003-12-12 2010-10-28 Canon Inc Ｃｍｏｓ型光電変換装置及び撮像システム
JP2011003716A (ja) * 2009-06-18 2011-01-06 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
US20120077301A1 (en) * 2010-09-29 2012-03-29 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
JP2012178543A (ja) * 2011-02-01 2012-09-13 Canon Inc 半導体装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126392A (ja) * 1997-07-01 1999-01-29 Nippon Steel Corp 半導体装置の製造方法
JP2010245567A (ja) * 2003-12-12 2010-10-28 Canon Inc Ｃｍｏｓ型光電変換装置及び撮像システム
JP2006210919A (ja) * 2005-01-24 2006-08-10 Samsung Electronics Co Ltd 光の波長に応じて異なる厚さの埋没バリヤ層を具備するイメージセンサ及びその形成方法
JP2006344888A (ja) * 2005-06-10 2006-12-21 Canon Inc 撮像装置
JP2007115787A (ja) * 2005-10-18 2007-05-10 Nikon Corp 固体撮像素子
JP2007189131A (ja) * 2006-01-16 2007-07-26 Nikon Corp 固体撮像素子
JP2008091753A (ja) * 2006-10-04 2008-04-17 Sony Corp 固体撮像装置、撮像装置、固体撮像装置の製造方法
JP2008091788A (ja) * 2006-10-04 2008-04-17 Sony Corp 固体撮像装置及びその製造方法
JP2008270298A (ja) * 2007-04-16 2008-11-06 Nikon Corp 固体撮像素子及びこれを用いた撮像装置
JP2010219352A (ja) * 2009-03-17 2010-09-30 Canon Inc 光電変換装置の製造方法、光電変換装置、及び撮像システム
JP2011003716A (ja) * 2009-06-18 2011-01-06 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
US20120077301A1 (en) * 2010-09-29 2012-03-29 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
JP2012178543A (ja) * 2011-02-01 2012-09-13 Canon Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US10103183B2 (en) 2018-10-16
US20180182793A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US11489001B2 (en) Solid-state imaging device, drive method thereof and electronic apparatus
JP5441986B2 (ja) 固体撮像装置およびカメラ
JP5522980B2 (ja) 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
JP3530159B2 (ja) 固体撮像装置およびその製造方法
JP5814626B2 (ja) 光電変換装置及び光電変換装置の製造方法
US11417691B2 (en) Image sensor including dummy patterns positioned between adjacent transfer gates
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5487798B2 (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法
JP2010206172A (ja) 撮像装置およびカメラ
JP2006024907A (ja) 固体撮像装置
JP2010206173A (ja) 光電変換装置およびカメラ
JP2010206174A (ja) 光電変換装置およびその製造方法ならびにカメラ
US20130126952A1 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
US10103183B2 (en) Manufacturing method of imaging device and imaging system
JP2007115787A (ja) 固体撮像素子
JP2005209695A (ja) 固体撮像装置およびその製造方法
TWI525801B (zh) 具有經摻雜之傳輸閘極的影像感測器
JP5665951B2 (ja) 固体撮像装置、および固体撮像装置を用いた撮像システム
JP2011018790A (ja) 固体撮像装置とその製造方法、及び電子機器
JP5195864B2 (ja) 固体撮像装置とその製造方法、及び撮像装置
JP4815769B2 (ja) 固体撮像装置及びその製造方法
JP2012204492A (ja) 固体撮像装置
JP6682674B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP2010219352A (ja) 光電変換装置の製造方法、光電変換装置、及び撮像システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210907