JP2012178543A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012178543A
JP2012178543A JP2011261009A JP2011261009A JP2012178543A JP 2012178543 A JP2012178543 A JP 2012178543A JP 2011261009 A JP2011261009 A JP 2011261009A JP 2011261009 A JP2011261009 A JP 2011261009A JP 2012178543 A JP2012178543 A JP 2012178543A
Authority
JP
Japan
Prior art keywords
regions
impurity
semiconductor substrate
different
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011261009A
Other languages
English (en)
Other versions
JP2012178543A5 (ja
JP6004635B2 (ja
Inventor
Tomoyuki Tezuka
智之 手塚
Masato Shinohara
真人 篠原
Yasuhiro Kawabata
康博 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011261009A priority Critical patent/JP6004635B2/ja
Priority to US13/349,062 priority patent/US8476153B2/en
Priority to CN201210020142.5A priority patent/CN102629554B/zh
Publication of JP2012178543A publication Critical patent/JP2012178543A/ja
Publication of JP2012178543A5 publication Critical patent/JP2012178543A5/ja
Application granted granted Critical
Publication of JP6004635B2 publication Critical patent/JP6004635B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】不純物濃度のピーク位置までの深さが互いに異なる複数の不純物領域を半導体基板内に従来よりも少ない工数で形成するための技術を提供する。
【解決手段】複数の不純物領域を半導体基板内に有し、半導体基板の表面から複数の不純物領域の不純物濃度のピーク位置までの深さが互いに異なる半導体装置の製造方法が提供される。本方法は、光透過率が互いに異なる複数の領域を含むフォトマスクを用いて、半導体基板に塗布されたフォトレジストを露光する露光工程と、フォトレジストを現像して、フォトレジストの露光量に依存した互いに異なる膜厚を有する複数の領域を含むレジストパターンを形成する現像工程と、レジストパターンの膜厚が互いに異なる複数の領域を通して半導体基板に不純物イオンを注入して、半導体基板の表面からピーク位置までの深さが互いに異なる複数の不純物領域を形成する注入工程とを有し、ピーク位置までの深さは、注入される不純物イオンが通るレジストパターンの膜厚に依存することを特徴とする。
【選択図】図１

Description

本発明は半導体装置の製造方法に関する。
半導体基板内に不純物領域を形成する方法として、フォトリソグラフィ工程で半導体基板上にレジストパターンを形成し、イオン注入工程でレジストパターンを用いて半導体基板へ不純物イオン（すなわち不純物領域を形成するためのイオン）を注入するものある。レジストパターンのうちフォトレジストが除去された部分へ向けて注入された不純物イオンは半導体基板内へ到達して不純物領域を形成する。一方、レジストパターンのうちフォトレジストが残存する部分へ向けて注入された不純物イオンは半導体基板まで到達しないため、半導体基板内に不純物領域を形成しない。このように、形成したい不純物領域に応じたレジストパターンを用いてイオン注入を行う。以下、フォトリソグラフィ工程とイオン注入工程とを合わせて不純物領域形成工程と呼ぶ。不純物領域の深さ方向の濃度分布は不純物イオンを注入する条件に依存する。そのため、深さ方向の濃度分布が異なる複数の不純物領域を形成するためには、不純物領域と同数の不純物領域形成工程を行う必要があった。
特許文献１に記載された技術によれば、２回の不純物領域形成工程のそれぞれで用いられるレジストパターンの開口部を部分的に重ね合わせることで、深さ方向の濃度分布が異なる３種類の不純物領域を形成する。これにより、不純物領域形成工程の回数を低減している。
特開２００６−１９６７６９号公報
従来の方法では、１回の不純物領域形成工程で形成される不純物領域の不純物濃度のピーク位置の深さは、イオン注入の条件に依存する。そのため、半導体基板の表面からピーク位置までの深さが互いに異なる複数の不純物領域を半導体基板内に形成するためには、複数の不純物領域のそれぞれについて別個に不純物領域形成工程を行う必要がある。特許文献１に記載された技術を用いたとしても、１回のイオン注入工程によって不純物濃度のピーク位置の深さが互いに異なる複数の不純物領域が形成されるわけではない。そこで、本発明の１つの側面は、不純物濃度のピーク位置までの深さが互いに異なる複数の不純物領域を半導体基板内に従来よりも少ない工数で形成するための技術を提供することを目的とする。
上記課題に鑑みて、本発明の１つの実施形態では、 複数の不純物領域を半導体基板内に有し、前記半導体基板の表面から前記複数の不純物領域の不純物濃度のピーク位置までの深さが互いに異なる半導体装置の製造方法であって、光透過率が互いに異なる複数の領域を含むフォトマスクを用いて、半導体基板に塗布されたフォトレジストを露光する露光工程と、前記フォトレジストを現像して、前記フォトレジストの露光量に依存した互いに異なる膜厚を有する複数の領域を含むレジストパターンを形成する現像工程と、前記レジストパターンの膜厚が互いに異なる前記複数の領域を通して前記半導体基板に不純物イオンを注入して、前記半導体基板の表面から前記ピーク位置までの深さが互いに異なる複数の不純物領域を形成する注入工程とを有し、前記ピーク位置までの深さは、前記注入される不純物イオンが通る前記レジストパターンの膜厚に依存することを特徴とする製造方法が提供される。本発明の別の実施形態では、複数の不純物領域を半導体基板内に有し、前記半導体基板の表面から前記複数の不純物領域の不純物濃度のピーク位置までの深さが互いに異なる半導体装置の製造方法であって、光透過率が互いに異なる複数の領域を含むフォトマスクを用いて、無機材料からなる膜の上に塗布されたフォトレジストを露光する露光工程と、前記フォトレジストを現像して、前記フォトレジストの露光量に依存した互いに異なる膜厚を有する複数の領域を含むレジストパターンを形成する現像工程と、前記レジストパターンをマスクとしてエッチングを行い、前記無機材料からなる膜から、異なる膜厚を有する複数の領域を有する無機材料パターンを形成するエッチング工程と、前記無機材料パターンの膜厚が互いに異なる前記複数の領域を通して前記半導体基板に不純物イオンを注入して、前記半導体基板の表面から前記ピーク位置までの深さが互いに異なる複数の不純物領域を形成する注入工程とを有し、前記ピーク位置までの深さは、前記注入される不純物イオンが通る前記無機材料パターンの膜厚に依存することを特徴とする製造方法が提供される。
上記手段により、不純物濃度のピーク位置までの深さが異なる複数の不純物領域を半導体基板内に従来よりも少ない工数で形成するための技術が提供される。
１つの実施形態による不純物領域を形成する方法を説明する図。 １つの実施形態による多階調フォトマスクを説明する図。 １つの実施形態による固体撮像装置の製造方法を説明する図。 固体撮像装置の製造方法の変型例を説明する図。
添付の図面を参照しつつ、本発明の実施形態について説明する。まず、図１および図２を参照しつつ、半導体基板の表面から不純物濃度のピーク位置まで深さが互いに異なる複数の不純物領域を半導体基板内に形成する方法の一例を説明する。続いて、図３を参照しつつ、この不純物領域を形成する方法を用いた半導体装置の製造方法の一例を説明する。本明細書では、言及されない限り、不純物濃度のピーク位置までの深さとは半導体基板の表面から不純物領域の不純物濃度のピーク位置までの深さを表す。
図１を用いて、本発明の１つの実施形態による不純物領域を半導体基板内に形成する方法の各工程を説明する。以下に詳細に説明するように、本方法では多階調のパターンを有するフォトマスクを用いてフォトリソグラフィ工程を行うことによって半導体基板の互いに異なる深さにピーク位置を有する複数の不純物領域を形成しうる。まず、図１（ａ）に示すように、半導体基板１０１の上に均一になるようにフォトレジスト１０２を塗布する。次に、図１（ｂ）に示すように、フォトマスク１０３を用いてフォトレジスト１０２を露光する。この例では、フォトレジスト１０２はポジ型である。
ここで、図２を用いてフォトマスク１０３について説明する。図２において、２０１はフォトマスク１０３の正面略図、２０２はフォトマスク１０３の平面略図、２０３はフォトマスク１０３の位置と光透過率との関係を表すグラフである。フォトマスク１０３は多階調のパターンを有するフォトマスクであり、光透過率が互いに異なる複数の領域１０３ａ〜１０３ｆを含みうる。本実施形態では、グラフ２０３に示すように、領域１０３ａの光透過率が１００％であり、同様に領域１０３ｂ〜１０３ｆの光透過率がそれぞれ８０％、６０％、４０％、２０％、０％である。領域１０３ｆの光透過率は０％であるため、領域１０３ｆは遮光部でありうる。多階調のパターンを有するフォトマスクはグレートーンマスクであってもよいし、ハーフトーンマスクであってもよい。グレートーンマスクとは露光機の解像度以下の開口をフォトマスク１０３に形成することによって光透過度を調整したフォトマスクである。グレートーンマスクでは、開口の大きさや密度で光透過度を調整することが出来る。また、ハーフトーンマスクとは遮光膜と半透過膜とを組み合わせて形成されたフォトマスクである。ハーフトーンマスクの半透明膜は複数の光透過度を選択することが出来る。
図２を用いて説明されたフォトマスク１０３を用いてフォトレジスト１０２を露光することによって、図１（ｂ）に示されるように、フォトレジスト１０２の各領域１０２ａ〜１０２ｆの露光量はそれぞれ異なる。図１（ｂ）において矢印の本数で露光光の強度を模式的に示すように、領域１０２ａの露光量が最も多く、領域１０２ａから領域１０２ｆに向かうにつれて露光量が低減し、領域１０２ｆは露光されない。このように、フォトマスク１０３の光透過率に依存してフォトレジスト１０２の露光量が変化する。具体的には、フォトマスク１０３の光透過率が高いほどフォトレジスト１０２の露光量が多い。この光透過率、すなわち露光量は、使用するフォトレジストの露光量と残存する膜厚とに基づいて設定されうる。
続いて、図１（ｃ）に示すように、露光されたフォトレジスト１０２を現像してレジストパターン１０４を形成する。フォトレジスト１０２の各領域１０２ａ〜１０２ｆで露光量が異なるため、フォトレジスト１０２の現像により、膜厚が互いに異なる複数の領域１０４ａ〜１０４ｆを含むレジストパターン１０４が形成される。具体的には、フォトレジスト１０２のうち最も露光量の多い領域１０２ａは現像により除去されて領域１０４ａにおけるレジストパターン１０４の膜厚はゼロになる。同様に、領域１０４ｂから領域１０４ｆへ向かって、露光量が小さくなるにつれて、除去されずに残存するレジストパターン１０４の膜厚は厚くなる。特に、フォトレジスト１０２の領域１０２ｆは露光されないため、レジストパターン１０４の領域１０４ｆとしてそのまま残存する。
続いて、図１（ｄ）に示すように、レジストパターン１０４を通して半導体基板１０１へ不純物イオンを注入する。半導体基板１０１へ注入された不純物イオンにより形成される不純物領域のピーク位置の深さは、レジストパターン１０４の膜厚に依存する。すなわち、レジストパターン１０４の膜厚が薄いほど不純物領域のピーク位置は深くなる。具体的に、レジストパターン１０４の領域１０４ａの膜厚はゼロであるため、領域１０４ａを通った不純物イオンはピーク位置が最も深い位置に不純物領域１０５ａを形成する。また、レジストパターン１０４の領域１０４ｂ〜１０４ｅを通った不純物イオンはそれぞれ不純物領域１０５ｂ〜１０５ｅを形成し、この順番でピーク位置の深さが深い。一方、レジストパターン１０４のうち最も膜厚が厚い領域１０４ｆへ注入された不純物イオンは領域１０４ｆを貫通できないため、半導体基板１０１まで到達せず、半導体基板１０１内に不純物領域を形成しない。以上のように、膜厚が互いに異なる複数の領域を有するレジストパターン１０４を用いてイオン注入を行うことによって、ピーク位置の深さが互いに異なる複数の不純物領域１０５ａ〜１０５ｅが同時に形成される。不純物領域１０５ａ〜１０５ｅが形成された後に、半導体基板１０１上のレジストパターン１０４を除去する。
以上のように、本実施形態による不純物領域の形成方法によれば、１回のフォトリソグラフィと１回のイオン注入とを行うことによって、ピーク位置までの深さが互いに異なる複数の不純物領域を形成することができる。
続いて、図３を参照しつつ半導体装置の製造方法の一例を説明する。図３では半導体装置の例としてＣＭＯＳ型の固体撮像装置を扱うが、本発明はＣＣＤ型の固体撮像装置や半導体メモリ等のその他の半導体装置にも適用可能である。まず、本実施形態による製造方法によって製造される固体撮像装置３００の構成を図３（ｄ）を用いて説明する。図３（ｄ）は１つの画素に注目した固体撮像装置３００の断面図であり、固体撮像装置３００はセンサ部となるフォトダイオード３１０と、その周辺に位置する２つのトランジスタ３２０、３３０とを含みうる。トランジスタ３２０、３３０はそれぞれ、信号電荷をリセットするためのリセットトランジスタ、フォトダイオード信号を増幅するための増幅トランジスタ、および増幅トランジスタからの信号を選択的に出力するための選択トランジスタのいずれかでありうる。フォトダイオード３１０とトランジスタ３２０、３３０との間には、分離領域３０３と、その下に位置するガード層として機能するＰ＋型の不純物領域３０７ｄとが配置されうる。フォトダイオード３１０の周辺に位置するトランジスタとして、フォトダイオード３１０にて生じた電荷を転送するためのトランジスタ等も有りうる。
フォトダイオード３１０は、半導体基板の表面に位置するＰ＋層３１１、その下に位置するＮ型領域３１２、およびさらにその下に位置するＰ型の不純物領域３１３を含みうる。光電子の収集効率を高めるため、不純物領域３１３は半導体基板の深い位置まで形成されうる。トランジスタ３２０は、ゲート電極３２１、ゲート絶縁膜（不図示）、Ｎ＋型のソース領域３２２、Ｎ＋型のドレイン領域３２３、およびＰ型の不純物領域３２４を含みうる。トランジスタ３３０は、ゲート電極３３１、ゲート絶縁膜（不図示）、Ｎ＋型のソース領域３３２、Ｎ＋型のドレイン領域３３３、およびＰ型の不純物領域３３４を含みうる。本実施形態では、トランジスタ３２０は高駆動力を必要とする低閾値のトランジスタであり、トランジスタ３３０は高いオフ特性を必要とする高閾値のトランジスタであるとする。この場合に、トランジスタ３２０のチャネル領域における不純物濃度はトランジスタ３３０のチャネル領域における不純物濃度よりも低くなるように構成しうる。
続いて、上述の固体撮像装置３００を製造するための方法の各工程を説明する。まず、図３（ａ）に示すように、Ｎ型基板３０１をエピタキシャル成長してＮ型エピタキシャル層３０２を形成する。このＮ型基板３０１とＮ型エピタキシャル層３０２とが固体撮像装置３００における半導体基板となる。Ｎ型エピタキシャル層３０２の上にアクティブ領域を分離するための分離領域３０３を形成する。さらにその上にフォトレジスト３０４を均一に塗布する。
続いて、図３（ｂ）に示すように、フォトマスク３０５を用いてフォトリソグラフィ工程を行い、レジストパターン３０６を形成する。ここで、フォトマスク３０５は光透過率が互いに異なる複数の領域を含む多階調フォトマスクでありうる。すなわち、フォトマスク３０５は複数の領域３０５ａ〜３０５ｄを含み、領域３０５ａから領域３０５ｄの順に光透過率が高い。領域３０５ａ〜３０５ｄの光透過率は例えばそれぞれ１００％、８０％、６０％、４０％でありうる。このようなフォトマスク３０５を用いてレジストパターン３０６を形成することによって、レジストパターン３０６の各領域３０６ａ〜３０６ｄの膜厚は、領域３０６ａ、領域３０６ｂ、領域３０６ｃ、領域３０６ｄの順に厚くなる。特に、領域３０６ａにおけるレジストパターン３０６の膜厚はゼロとなる。レジストパターン３０６の形成方法の詳細については上述した方法を用いればよく、ここでは繰り返さない。
続いて、図３（ｃ）に示すように、Ｐ型の不純物領域を形成するための不純物イオン（例えばボロンなど）をレジストパターン３０６を通してＮ型エピタキシャル層３０２へ注入する。これにより、Ｎ型エピタキシャル層３０２内にＰ型の不純物領域３０７ａ〜３０７ｄが形成される。不純物領域３０７ａ〜３０７ｄのピーク位置の深さはレジストパターン３０６の各領域３０６ａ〜３０６ｄの膜厚に依存しており、それぞれ異なる深さとなる。このように、膜厚が互いに異なる複数の領域を有するレジストパターン３０６を用いてイオン注入を行うことによって、１回のイオン注入で互いに異なるピーク位置を有する複数の不純物領域を形成できる。その結果、固体撮像装置３００の製造方法における工数が低減され、固体撮像装置３００の製造に要する時間、コストともに低減される。イオン注入の際にはレジストパターン３０６のパターンよりも不純物イオンが広がるため、近接する不純物領域同士、例えば不純物領域３０７ｄと不純物領域３０７ｃとは接する場合もある。
続いて、図３（ｄ）に示すように、熱処理を行って不純物イオンを活性化して熱拡散する。この熱拡散によって不純物領域３０７ａ、３０７ｂ、３０７ｃのそれぞれからＰ型の不純物領域３１３、３２４、３３４が形成される。不純物領域３０７ｂは不純物領域３０７ｃよりも深い位置に形成されているため、トランジスタ３２０のチャネル領域における不純物の濃度はトランジスタ３３０のチャネル領域における不純物の濃度よりも低くなる。このように、ピーク位置が互いに異なる位置に複数の不純物領域を形成し、その不純物領域を熱拡散することによって、閾値が互いに異なる複数のトランジスタを形成することができる。最後に、Ｎ＋型のソース領域３２２、３３２、Ｎ＋型のドレイン領域３２３、３３３、Ｐ＋層３１１、Ｎ型領域３１２、ゲート絶縁膜、ゲート電極３２１、３３１などを形成して固体撮像装置３００が完成する。熱処理によって不純物領域のピークが広がる可能性がある。この場合に、Ｎ型エピタキシャル層３０２などの下地となる領域と、不純物領域との境界によって不純物領域の位置を判断することが可能である。
以上のように、本実施形態によれば、従来の方法では複数回の工程で形成していたピーク位置の深さが互いに異なる複数の不純物領域を１回の工程で形成できる。
続いて、図４を参照しつつ、図３を用いて説明した固体撮像装置３００を製造するための方法の変型例を説明する。本変型例では、図３（ｃ）の工程において、複数回のイオン注入を行うことを特徴としている。まず、図３（ｃ）を用いて上述した工程と同様に、レジストパターン３０６を通じて、１回目のイオン注入によって不純物領域３０７ａ、３０７ｂ、３０７ｃ、３０７ｄを形成する。その後、図４（ａ）に示すように、イオン注入のエネルギー（第２エネルギー）を１回目のイオン注入（第１注入）のエネルギー（第１エネルギー）よりも小さくして、同一のレジストパターン３０６を通じて２回目のイオン注入（第２注入）を行う。２回目のイオン注入によって不純物領域３０７ａ、３０７ｂ、３０７ｃよりも浅い位置に不純物領域４０１ａ、４０１ｂ、４０１ｃが形成される。更に、イオン注入のエネルギーを２回目のイオン注入よりも小さくして、同一のレジストパターン３０６を通じて３回目のイオン注入を行う。３回目のイオン注入によって不純物領域４０１ａ、４０１ｂ、４０１ｃよりも浅い位置に不純物領域４０２ａ、４０２ｂ、４０２ｃが形成される。同様に４回目のイオン注入を行って不純物領域４０３ａ、４０３ｂを形成し、５回目のイオン注入を行って不純物領域４０４ａを形成する。領域３０５ｃの領域には、４回目のイオン注入によって不純物領域は形成されない。
このように、イオン注入のエネルギーを変えて複数回のイオン注入を行うことで、深さの異なる不純物領域を複数形成することが出来る。また、各イオン注入においてイオン注入量（ドーズ量）を変えることで、所望の深さ方向の濃度プロファイルを形成することが可能となる。そして、図４（ｂ）に示される固体撮像装置３００が得られる。なお、その後、図３（ｄ）で説明した処理と同様の処理を行ってもよい。図４（ｂ）において、領域３２４は深さ方向に４つの不純物濃度ピークを有し、領域３１３は深さ方向に５つの不純物濃度ピークを有し、領域３３４は深さ方向に３つの不純物濃度ピークをする。例えば、基板に最も深い不純物領域３０７ａ、３０７ｂ、３０７ｃ、３０７ｄの不純物濃度を高くすることで、基板の深い位置で生じた電荷を収集することが容易となる。これは、例えば、領域３１０がフォトダイオードなどの光電変換素子からなる固体撮像装置の場合に特に有効である。また、更に、不純物領域３２４の濃度を調整することで、フォトダイオードの空乏層の広がり制御が可能である。
また、上記の各実施形態において、図３（ｃ）の工程で用いられるフォトレジストの代わりに他の材料からなる膜を用いてもよい。例えば、図３（ａ）の工程でフォトレジスト３０４を形成する前に、例えば酸化シリコン等の無機材料からなる膜をＮ型エピタキシャル層３０２の上に形成し、その上にフォトレジスト３０４を形成する。無機材料としては、例えば、酸化シリコンや窒化シリコンが挙げられる。次に、図３（ｂ）に示すようにフォトレジスト３０４を露光し、パターニングする。その後、レジストパターン３０６をマスクとして、エッチングを行い、レジストパターン３０６の形状を無機材料からなる膜に転写して無機材料パターンを形成する。ここで、転写される形状はレジストパターン３０６と同一であってもよい。また、レジストパターンと無機材料からなる膜とのエッチング速度比を調整することで、転写されるパターンの大小を調整することも可能である。その後、残りのレジストパターン３０６は除去する。図３（ｃ）において、レジストパターン３０６の代わりに、無機材料パターンをマスクとしてイオン注入を行う。このような方法によって、イオン注入時にイオンが無機材料を貫通するため、有機材料起因の半導体基板の汚染を低減することが可能となる。

Claims (8)

  1. 複数の不純物領域を半導体基板内に有し、前記半導体基板の表面から前記複数の不純物領域の不純物濃度のピーク位置までの深さが互いに異なる半導体装置の製造方法であって、
    光透過率が互いに異なる複数の領域を含むフォトマスクを用いて、半導体基板に塗布されたフォトレジストを露光する露光工程と、
    前記フォトレジストを現像して、前記フォトレジストの露光量に依存した互いに異なる膜厚を有する複数の領域を含むレジストパターンを形成する現像工程と、
    前記レジストパターンの膜厚が互いに異なる前記複数の領域を通して前記半導体基板に不純物イオンを注入して、前記半導体基板の表面から前記ピーク位置までの深さが互いに異なる複数の不純物領域を形成する注入工程と
    を有し、
    前記ピーク位置までの深さは、前記注入される不純物イオンが通る前記レジストパターンの膜厚に依存する
    ことを特徴とする製造方法。
  2. 複数の不純物領域を半導体基板内に有し、前記半導体基板の表面から前記複数の不純物領域の不純物濃度のピーク位置までの深さが互いに異なる半導体装置の製造方法であって、
    光透過率が互いに異なる複数の領域を含むフォトマスクを用いて、無機材料からなる膜の上に塗布されたフォトレジストを露光する露光工程と、
    前記フォトレジストを現像して、前記フォトレジストの露光量に依存した互いに異なる膜厚を有する複数の領域を含むレジストパターンを形成する現像工程と、
    前記レジストパターンをマスクとしてエッチングを行い、前記無機材料からなる膜から、異なる膜厚を有する複数の領域を有する無機材料パターンを形成するエッチング工程と、
    前記無機材料パターンの膜厚が互いに異なる前記複数の領域を通して前記半導体基板に不純物イオンを注入して、前記半導体基板の表面から前記ピーク位置までの深さが互いに異なる複数の不純物領域を形成する注入工程と
    を有し、
    前記ピーク位置までの深さは、前記注入される不純物イオンが通る前記無機材料パターンの膜厚に依存する
    ことを特徴とする製造方法。
  3. 前記無機材料は、酸化シリコン又は窒化シリコンからなる請求項２に記載の製造方法。
  4. 前記注入工程において、前記膜厚が互いに異なる複数の領域を通して同時に不純物イオンを注入することを特徴とする請求項１乃至３の何れか１項に記載の製造方法。
  5. 前記注入工程において、前記不純物イオンの注入は少なくとも、第１エネルギーで行われる第１注入と、前記第１エネルギーよりも低いエネルギーで行われる第２注入とを有することを特徴とする請求項１乃至３の何れか１項に記載の製造方法。
  6. 前記第１注入におけるドーズ量と、前記第２注入におけるドーズ量とは互いに異なることを特徴とする請求項５に記載の製造方法。
  7. 前記半導体基板に注入された不純物イオンを熱拡散する工程をさらに有することを特徴とする請求項１乃至６の何れか１項に記載の製造方法。
  8. 前記フォトマスクはグレートーンマスク又はハーフトーンマスクであることを特徴とする請求項１乃至７の何れか１項に記載の製造方法。
JP2011261009A 2011-02-01 2011-11-29 半導体装置の製造方法 Expired - Fee Related JP6004635B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011261009A JP6004635B2 (ja) 2011-02-01 2011-11-29 半導体装置の製造方法
US13/349,062 US8476153B2 (en) 2011-02-01 2012-01-12 Method of manufacturing a semiconductor device
CN201210020142.5A CN102629554B (zh) 2011-02-01 2012-01-29 半导体器件的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011020088 2011-02-01
JP2011020088 2011-02-01
JP2011261009A JP6004635B2 (ja) 2011-02-01 2011-11-29 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2012178543A true JP2012178543A (ja) 2012-09-13
JP2012178543A5 JP2012178543A5 (ja) 2015-01-22
JP6004635B2 JP6004635B2 (ja) 2016-10-12

Family

ID=46577704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011261009A Expired - Fee Related JP6004635B2 (ja) 2011-02-01 2011-11-29 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8476153B2 (ja)
JP (1) JP6004635B2 (ja)
CN (1) CN102629554B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150011207A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP2018107358A (ja) * 2016-12-27 2018-07-05 キヤノン株式会社 撮像装置の製造方法および撮像システム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881571B (zh) * 2012-09-28 2014-11-26 京东方科技集团股份有限公司 有源层离子注入方法及薄膜晶体管有源层离子注入方法
US9012244B2 (en) * 2012-11-12 2015-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form multiple trenches utilizing a grayscale mask
WO2015060905A1 (en) * 2013-10-22 2015-04-30 Applied Materials, Inc. Pattern generators employing processors to vary delivery dose of writing beams according to photoresist thickness, and associated methods
CN103700632B (zh) * 2013-12-26 2016-04-06 京东方科技集团股份有限公司 Cmos晶体管及其制作方法、显示面板和显示装置
US10043541B1 (en) 2015-12-12 2018-08-07 Magnecomp Corporation Disk drive head stack assembly having height-controlled suspension circuit tail tack
CN109411411A (zh) * 2018-12-07 2019-03-01 深圳市华星光电半导体显示技术有限公司 Goa阵列基板的制作方法及液晶显示器
CN111524903B (zh) * 2020-04-23 2023-03-28 深圳市华星光电半导体显示技术有限公司 Goa阵列基板及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213582A (ja) * 1995-02-02 1996-08-20 Sony Corp 半導体装置及び半導体装置の製造方法
JPH08250446A (ja) * 1995-02-16 1996-09-27 Samsung Electron Co Ltd グレートーンマスク、これを用いたパターンの形成方法およびイオン注入方法
JPH1126392A (ja) * 1997-07-01 1999-01-29 Nippon Steel Corp 半導体装置の製造方法
JP2001127168A (ja) * 1999-10-22 2001-05-11 Nec Corp 半導体装置及びその製造方法
JP2001237326A (ja) * 2000-02-25 2001-08-31 Dainippon Printing Co Ltd Ｍｏｓトランジスターのしきい値電圧制御用のイオン注入方法
JP2009158988A (ja) * 2004-05-06 2009-07-16 Canon Inc 光電変換装置及び撮像システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231924A (ja) 2001-01-30 2002-08-16 Sony Corp 固体撮像素子及びその製造方法
JP3754378B2 (ja) * 2002-02-14 2006-03-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
JP2006165143A (ja) 2004-12-06 2006-06-22 Sony Corp 固体撮像装置及びその製造方法
JP2006165161A (ja) 2004-12-06 2006-06-22 Sony Corp 固体撮像装置及びその製造方法
JP4810831B2 (ja) 2005-01-14 2011-11-09 ソニー株式会社 半導体装置及びその製造方法
US7759186B2 (en) * 2008-09-03 2010-07-20 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating junction termination extension with formation of photosensitive dopant mask to control doping profile and lateral width for high-voltage electronic devices
JP5522980B2 (ja) 2009-06-18 2014-06-18 キヤノン株式会社 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213582A (ja) * 1995-02-02 1996-08-20 Sony Corp 半導体装置及び半導体装置の製造方法
JPH08250446A (ja) * 1995-02-16 1996-09-27 Samsung Electron Co Ltd グレートーンマスク、これを用いたパターンの形成方法およびイオン注入方法
JPH1126392A (ja) * 1997-07-01 1999-01-29 Nippon Steel Corp 半導体装置の製造方法
JP2001127168A (ja) * 1999-10-22 2001-05-11 Nec Corp 半導体装置及びその製造方法
JP2001237326A (ja) * 2000-02-25 2001-08-31 Dainippon Printing Co Ltd Ｍｏｓトランジスターのしきい値電圧制御用のイオン注入方法
JP2009158988A (ja) * 2004-05-06 2009-07-16 Canon Inc 光電変換装置及び撮像システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150011207A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR102170761B1 (ko) 2013-07-22 2020-10-27 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP2018107358A (ja) * 2016-12-27 2018-07-05 キヤノン株式会社 撮像装置の製造方法および撮像システム

Also Published As

Publication number Publication date
US8476153B2 (en) 2013-07-02
CN102629554A (zh) 2012-08-08
US20120196429A1 (en) 2012-08-02
CN102629554B (zh) 2015-04-08
JP6004635B2 (ja) 2016-10-12

Similar Documents

Publication Publication Date Title
JP6004635B2 (ja) 半導体装置の製造方法
US7560330B2 (en) CMOS image sensor and method for manufacturing the same
KR100959435B1 (ko) 이미지 센서 및 그 제조방법
JP2003282858A (ja) フォトダイオードを有するイメージセンサ及びその製造方法
US6518115B2 (en) CMOS image sensor and method for fabricating the same
JP2003264283A (ja) 半導体装置の製造方法及び半導体装置
JP2012178543A5 (ja)
JP2013065862A (ja) プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
US20080012048A1 (en) Semiconductor Device And Method For Manufacturing Same
JP5950507B2 (ja) 半導体装置の製造方法およびｃｍｏｓイメージセンサーの製造方法
TWI707386B (zh) 半導體裝置及半導體裝置的製造方法
CN110176467B (zh) Cmos图像传感器及其制造方法
KR20090071067A (ko) 이미지 센서 및 그 제조방법
TW201230158A (en) Method for forming impurity layer, exposure mask therefore and method for producing solid-state imaging device
JP4763242B2 (ja) 固体撮像素子およびその製造方法
JP2003264279A (ja) 半導体装置の製造方法及び半導体装置
KR100871798B1 (ko) 이미지 센서 및 그 제조방법
KR20110075955A (ko) 이미지 센서의 제조 방법
US9627433B2 (en) Method of manufacturing junction field effect transistor
KR100937671B1 (ko) 씨모스 이미지 센서 제조 방법
KR20230077528A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
JP2003264278A (ja) 半導体装置及びその製造方法
JP5377590B2 (ja) 固体撮像装置
KR100871796B1 (ko) 이미지 센서 및 그 제조방법
CN116169027A (zh) 半导体装置的制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160906

R151 Written notification of patent or utility model registration

Ref document number: 6004635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees