KR100871796B1 - 이미지 센서 및 그 제조방법 - Google Patents
이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100871796B1 KR100871796B1 KR1020070085992A KR20070085992A KR100871796B1 KR 100871796 B1 KR100871796 B1 KR 100871796B1 KR 1020070085992 A KR1020070085992 A KR 1020070085992A KR 20070085992 A KR20070085992 A KR 20070085992A KR 100871796 B1 KR100871796 B1 KR 100871796B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- semiconductor substrate
- implantation layer
- semiconductor
- conductivity type
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 238000005468 ion implantation Methods 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- -1 germanium ions Chemical class 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시예에 따른 이미지 센서는, 포토다이오드 영역을 포함하는 반도체 기판; 상기 포토다이오드 영역의 하부 및 상부에 배치된 제1 및 제2 이온주입층; 상기 제1 및 제2 이온주입층 사이에 배치된 제1형 포토다이오드; 및 상기 제1형 포토다이오드 상부에 배치되는 제2형 포토다이오드를 포함한다.
이미지 센서, 포토다이오드,
Description
실시예에서는 이미지 센서 및 그 제조방법이 개시된다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)로 구분된다.
시모스 이미지 센서는 제어회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한, 시모스 이미지 센서의 화소는 빛을 받아 광 전하를 생성하는 1개의 포토다이오드와 MOS 트랜지스터를 포함한다.
MOS 트랜지스터는 포토다이오드와 연결되어 모아진 광전하를 플로팅 확산부로 운송하는 트랜스퍼 트랜지스터와, 원하는 값으로 플로팅 확산부의 전위를 세팅하고 전하를 배출시켜 플로팅 확산부를 리셋시키는 리셋 트랜지스터와, 플로팅 확 산부의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 억세스 트랜지스터 및 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터로 구성된다.
이들 중 트랜스퍼 트랜지스터는 게이트, 전하를 이동시키는 채널 및 플로팅 확산부로 사용되는 드레인(이하 플로팅 확산부라 한다.)을 포함한다.
트랜스퍼 트랜지스터의 동작을 개략적으로 설명하면, 먼저, 포토 다이오드에 광이 전달된 후 광 전하 발생되면, 트랜스퍼 트랜지스터의 게이트가 턴온된다. 그러면, 채널에 의해 조절되는 문턱전압이 낮아져 포토 다이오드에서 생성된 전하는 채널을 통해 플로팅 확산부로 이동된다.
이때, 상기 전자는 트랜스퍼 트랜지스터를 통과할 때 속도가 느리게 되면 결과적으로 동작하는 동안 전자들이 충분히 빠져 나가지 못하고 시간이 길어지게 되어 전기적 특성을 저하시킬 수 있다.
실시예에서는 포토다이오드 영역에 불순물을 주입하여 전자의 이동성을 향상시킬 수 있는 이미지 센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지 센서는 포토다이오드 영역을 포함하는 반도체 기판; 상기 포토다이오드 영역의 하부 및 상부에 배치된 제1 및 제2 이온주입층; 상기 제1 및 제2 이온주입층 사이에 배치된 제1형 포토다이오드; 및 상기 제1형 포토다이오드 상부에 배치되는 제2형 포토다이오드를 포함한다.
실시예에 따른 이미지 센서의 제조방법은 반도체 기판 상에 포토다이오드 영역을 형성하는 단계; 상기 포토다이오드 영역의 하부 및 상부에 제1 및 제2 이온주입층을 형성하는 단계; 상기 제1 및 제2 이온주입층 사이에 제1 도전형 반도체를 형성하는 단계; 및 상기 제1 도전형 반도체 상부에 제2 도전형 반도체를 형성하는 단계를 포함하며, 상기 제1 및 제2 이온주입층은 상기 반도체 기판보다 결정구조가 큰 이온으로 형성되는 것을 포함한다.
실시예에 따른 이미지 센서 및 그 제조방법은 포토다이오드의 상부와 하부에 이온주입층이 형성되어, 포토다이오드의 전자이동성을 향상시킬 수 있는 효과가 있다.
실시예에 따른 이미지 센서 및 그의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 4는 실시예에 따른 이미지 센서의 단면도이다.
도 4를 참조하여, 반도체 기판(10)의 포토다이오드 영역(PDR)에는 제1 이온주입층(30), 제2 이온주입층(40) 및 포토다이오드가 배치되어 있다.
상기 반도체 기판(10)은 주로 단결정의 실리콘 기판이며, p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다.
상기 반도체 기판(10)에는 소자분리층(20)이 배치되어 있으며, 상기 소자분리층(20)에 의하여 반도체 기판(10)은 액티브 영역과 필드 영역으로 정의할 수 있다.
상기 포토다이오드 영역(PDR)의 하부에는 제1 이온주입층(30)이 배치되어 있고, 상기 포토다이오드 영역(PDR)의 상부에는 제2 이온주입층(40)이 배치되어 있다. 상기 제1 및 제2 이온주입층(30,40)을 이루는 물질의 원소는 상기 반도체 기판(10)을 이루는 물질의 원소보다 큰 크기로 형성될 수 있다. 예를 들어, 상기 제1 및 제2 이온주입층(30,40)은 Ge 이온으로 형성될 수 있다.
상기 포토다이오드 영역(PDR)에 포토다이오드가 배치된다. 상기 포토다이오드는 제1 도전형 반도체(50) 및 제2 도전형 반도체(60)를 포함한다.
상기 제1 도전형 반도체(50)는 n형 불순물로 형성되고, 상기 제1 및 제2 이온주입층(30,40) 사이에 배치될 수 있다. 예를 들어, 상기 제1 도전형 반도체(50)는 아세닉(As)로 형성될 수 있다.
상기 제2 도전형 반도체(60)는 p형 불순물로 형성되고, 상기 제1 도전형 반도체(50) 상에 배치될 수 있다. 예를 들어, 상기 제1 도전형 반도체(50)는 보론(B)으로 형성될 수 있다.
또한, 상기 제1 및 제2 이온주입층(30,40)의 농도는 상기 제1 도전형 반도체(50)의 농도보다 높은 농도로 형성될 수 있다.
상기 포토다이오드의 일측에는 트랜지스터 회로의 게이트(70)가 형성될 수 있다.
상기와 같이 포토다이오드 영역(PDR)에 제1 및 제2 이온주입층(40)이 배치되고, 상기 제1 및 제2 이온주입층(30,40) 사이에 제1 도전형 반도체(50)가 배치되어 있다.
즉, 상기 제1 도전형 반도체(50)보다 결정구조가 큰 제1 및 제2 이온주입층(30,40)에 의하여 상기 제1 도전형 반도체(50)에는 텐실 스트레스가 발생되므로, 상기 포토다이오드로 빛이 입사되어 전자가 발생되면 상기 전자의 이동속도가 빨라질 수 있다.
또한, 상기 제1 및 제2 이온주입층(30,40)의 불순물 농도가 상기 제1 도전형 반도체(50)의 불순물 농도보다 높으므로, 상기 제1 도전형 반도체(50)에는 텐실 스트레스가 유지되어 전자의 이동속도를 높일 수 있다.
도 1 내지 도 4를 참조하여, 실시예에 따른 이미지 센서의 제조방법을 설명한다.
도 1을 참조하여, 반도체 기판(10) 상에 포토다이오드 영역(PDR)이 형성된다.
상기 반도체 기판(10)은 주로 단결정의 실리콘 기판이며, P형 불순물 또는 N형 불순물이 도핑된 기판일 수 있다.
상기 반도체 기판(10)의 일정영역에 액티브 영역과 필드 영역을 정의하는 소자분리층(20)이 형성된다. 상기 소자분리층(20)은 STI 공정에 의하여 복수개 형성될 수 있다.
상기 반도체 기판(10) 상에 포토레지스트 패턴(100)이 형성되어 포토다이오드 영역(PDR)이 형성된다. 상기 포토레지스트 패턴(100)은 포토레지스트막을 상기 반도체 기판(10) 상에 도포한 후 리소그라피 공정에 의하여 형성될 수 있다.
상기 포토레지스트 패턴(100)은 상기 반도체 기판(10)의 일부 영역을 노출시켜 포토다이오드 영역(PDR)을 형성시키고 상기 소자분리층(20) 등은 가리도록 형성할 수 있다.
도 2를 참조하여, 상기 반도체 기판(10)의 포토다이오드 영역(PDR)에 제1 이온주입층(30)이 형성된다.
상기 제1 이온주입층(30)은 제1차 이온주입공정(1차 ion implantation process)에 의하여 형성될 수 있다.
상기 제1 이온주입층(30)은 상기 포토레지스트 패턴(100)을 마스크로 하여 이온주입함으로써 형성될 수 있다. 또한, 상기 제1 이온주입층(30)의 형성시 주입되는 이온은 상기 반도체 기판(10)을 이루는 실리콘(Si)보다 결정구조가 큰 이온이 주입될 수 있다. 예를 들어, 상기 제1 이온주입층(30)은 이온주입 방법에 의하여 게르마늄 이온(Ge)을 300~400KeV의 에너지로 4×1013~10×1013Dose/㎠으로 주입하여 형성될 수 있다.
상기 제1 이온주입층(30)이 높은 이온주입 에너지에 의하여 상기 반도체 기판(10) 내부로 주입되므로 상기 제1 이온주입층(30)은 상기 반도체 기판(10)의 깊숙한 영역에 형성될 수 있다.
도 3을 참조하여, 상기 반도체 기판(10)의 포토다이오드 영역(PDR)에 제2 이온주입층(40)이 형성된다.
상기 제2 이온주입층(40)은 제2차 이온주입공정(2차 ion implantation process)에 의하여 형성될 수 있다.
상기 제2 이온주입층(40)은 상기 포토레지스트 패턴(100)을 마스크로 하여 이온주입함으로써 형성될 수 있다. 또한, 상기 제2 이온주입층(40)의 형성시 주입되는 이온은 상기 반도체 기판(10)을 이루는 실리콘(Si)보다 결정구조가 큰 이온이 주입될 수 있다. 예를 들어, 상기 제2 이온주입층(40)은 이온주입방법에 의하여 게 르마늄 이온(Ge)을 50~100KeV의 에너지로 1×1013~5×1013Dose/㎠ 으로 주입하여 형성될 수 있다.
상기 제2 이온주입층(40)이 낮은 이온주입 에너지에 의하여 반도체 기판(10) 상에 주입되므로, 상기 제2 이온주입층(40)은 상기 반도체 기판(10)의 표면에 형성될 수 있다.
또한, 상기 제1 및 제2 이온주입층(30,40)의 이온주입시 에너지 차이에 의하여 상기 제1 이온주입층(30)과 제2 이온주입층(40)은 상호 이격되어 형성될 수 있다.
여기서, 상기 반도체 기판(10)을 이루는 물질인 실리콘 원자의 반경(radious)이 약 1.46Å을 가지며, 상기 제1 및 제2 이온주입층(40)을 이루는 물질인 게르마늄 이온 원자의 반경은 약 1.52Å을 가진다.
상기 게르마늄 이온으로 형성된 제1 및 제2 이온주입층(30, 40)이 상기 포토다이오드 영역(PDR)의 상부와 하부에 형성되면 상기 게르마늄 이온의 결정구조에 의하여 반도체 기판(10)에는 장력(Tensile stress)이 발생된다.
즉, 상기 제1 및 제2 이온주입층(30, 40)이 형성된 반도체 기판(10)의 결정구조가 커지게 되어 상기 제1 및 제2 이온주입층(40) 사이의 반도체 기판(10)에는 장력이 발생된다.
도 4를 참조하여, 상기 제1 및 제2 이온주입층(30, 40)이 형성된 반도체 기판(10)에 포토다이오드가 형성된다.
상기 포토다이오드 제1 도전형 반도체(50)와 제2 도전형 반도체(60)를 포함한다.
상기 제1 도전형 반도체(50)는 n형 불순물 주입에 의하여 형성될 수 있다. 예를 들어, 상기 제1 도전형 반도체(50)는 상기 포토레지스트 패턴(100)을 마스크로 상기 포토다이오드 영역(PDR)에 As 이온을 이온주입함으로써 형성될 수 있다. 이때, 상기 아세닉(As) 이온의 주입농도는 2×1013~4×1013Dose/㎠이고 에너지 150~250KeV 일 수 있다.
상기 제1 도전형 반도체(50)는 상기 제1 및 제2 이온주입층(30, 40) 사이에 형성될 수 있다. 또는 상기 제1 도전형 반도체(50)는 상기 제1 및 제2 이온주입층(40)을 일정 영역을 포함하도록 형성될 수 있다.
상기 제2 도전형 반도체(60)는 p형 불순물 주입에 의하여 형성될 수 있다. 예를 들어, 상기 제2 도전형 반도체(60)는 상기 포토레지스트 패턴(100)을 마스크로 상기 포토다이오드 영역(PDR)에 보론(B)이온을 주입함으로써 형성될 수 있다.
상기 제2 도전형 반도체(60)는 상기 제1 도전형 반도체(50)와 접촉하도록 상기 반도체 기판(10)의 표면에 형성될 수 있다.
상기 제1 및 제2 도전형 반도체(50,60)를 포함하는 포토다이오드가 형성되면 상기 포토다이오드의 일측에 트랜지스터 회로의 게이트(70)가 형성될 수 있다.
상기와 같이, 상기 포토다이오드 영역(PDR)에 형성된 제1 및 제2 이온주입층(30,40)의 농도는 상기 제1 도전형 반도체(50)보다 높은 농도를 가지므로 상기 제1 도전형 반도체(50) 영역에는 텐실 스트레스(tensile stress)가 발생된다.
또한, 상기 제1 및 제2 이온주입층(30,40)의 이온은 상기 제1 도전형 반도체(50)의 이온크기보다 넓은 반경을 가지고 있으므로, 상기 제1 및 제2 이온주입 층(30,40) 사이에 배치된 제1 도전형 반도체(50)에는 텐실 스트레스가 유지될 수 있다.
따라서, 상기 포토다이오드로 빛이 입사되어 전자가 생성되면 상기 전자는 상기 제1 도전형 반도체(50)의 텐실 스트레스에 의하여 전자 이동도가 빨라질 수 있게된다.
상기 포토다이오드에서 전자이동도가 빨라지면 트랜지스터로 빠져나가는 속도가 빨라지게 된다. 결과적으로 상기 포토다이오드 전자 이동도가 빨라지면 이미지 센서의 처리속도가 빨라지므로 소자의 신뢰성을 향상시킬 수 있다.
이상에서 설명한 실시예는 전술한 실시에 및 도면에 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
도 1 내지 도 4는 실시예에 따른 이미지 센서의 제조공정을 나타내는 공정 단면도이다.
Claims (6)
- 포토다이오드 영역을 포함하는 반도체 기판;상기 포토다이오드 영역의 하부에 위치되도록 상기 반도체 기판의 깊은 영역에 형성된 제1 이온주입층;상기 포토다이오드 영역의 상부에 위치되고 상기 제1 이온주입층과 이격되도록 상기 반도체 기판의 표면 영역에 형성된 제2 이온주입층;상기 제1 및 제2 이온주입층 사이에 배치된 제1 도전형 반도체; 및상기 제1 도전형 반도체와 접하도록 상기 반도체 기판의 표면에 형성된 제2도전형 반도체를 포함하며,상기 반도체 기판은 실리콘(Si)로 형성되고,상기 제1 및 제2 이온주입층은 상기 실리콘 보다 결정구조가 큰 이온을 상기 반도체 기판으로 이온주입하여 형성되고, 상기 제1 및 제2 이온주입층을 이루는 불순물의 농도는 상기 제1 도전형 반도체의 불순물 농도보다 높은 것을 특징으로 하는 이미지 센서.
- 제1항에 있어서,상기 제1 및 제2 이온주입층은 Ge 이온이 주입된 이미지 센서.
- 반도체 기판 상에 포토레지스트 패턴을 형성하여 상기 반도체 기판에 포토다이오드 영역을 정의하는 단계;상기 포토다이오드 영역의 하부에 위치되도록 상기 반도체 기판의 깊은영역에 제1 이온주입층을 형성하는 단계;상기 포토다이오드 영역의 상부에 위치되고 상기 제1 이온주입층과 이격되도록 상기 반도체 기판의 표면에 제2 이온주입층을 형성하는 단계;상기 제1 및 제2 이온주입층 사이에 제1 도전형 반도체를 형성하는 단계; 및상기 제1 도전형 반도체와 접하도록 상기 반도체 기판의 표면에 제2 도전형 반도체를 형성하는 단계를 포함하며,상기 제1 및 제2 이온주입층은 상기 반도체 기판보다 결정구조가 큰 이온을 이온주입하여 형성되는 이미지 센서의 제조방법.
- 제3항에 있어서,상기 제1 및 제2 이온주입층을 형성하는 단계는,상기 포토레지스트 패턴을 마스크로 상기 포토다이오드 영역에 이온주입방법에 의하여 상기 포토다이오드 영역의 하부에 제1 이온주입층을 형성하는 단계;상기 제1 포토레지스트 패턴을 마스크로 상기 포토다이오드 영역에 이온주입방법에 의하여 상기 반도체 기판의 표면 영역에 제2 이온주입층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
- 제3항에 있어서,상기 제1 이온주입층은 게르마늄 이온(Ge)을 300~400KeV의 에너지로 4×1013~10×1013Dose/㎠로 주입되고,상기 제2 이온주입층은 게르마늄 이온(Ge)을 50~100KeV의 에너지로 1×1013~5×1013Dose/㎠으로 주입되는 이미지 센서의 제조방법.
- 제3항에 있어서,상기 제1 도전형 반도체는 n형 불순물의 주입에 의하여 형성되고, 상기 n형 불순물의 주입농도는 2×1013~4×1013Dose/㎠ 이고 주입 에너지는 50~100KeV인 것을 포함하는 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070085992A KR100871796B1 (ko) | 2007-08-27 | 2007-08-27 | 이미지 센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070085992A KR100871796B1 (ko) | 2007-08-27 | 2007-08-27 | 이미지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100871796B1 true KR100871796B1 (ko) | 2008-12-02 |
Family
ID=40371824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070085992A KR100871796B1 (ko) | 2007-08-27 | 2007-08-27 | 이미지 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100871796B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100625944B1 (ko) | 2005-06-30 | 2006-09-18 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 포토다이오드 및 그의 제조 방법 |
-
2007
- 2007-08-27 KR KR1020070085992A patent/KR100871796B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100625944B1 (ko) | 2005-06-30 | 2006-09-18 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 포토다이오드 및 그의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436067B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| US20060286708A1 (en) | Image sensor and pixel having an optimized floating diffusion | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100809322B1 (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| KR20130007386A (ko) | 후면 조명 센서를 위한 공동-주입 | |
| JP4049218B2 (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| KR100672666B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672663B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| WO2014002365A1 (ja) | 固体撮像装置及びその製造方法 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100871796B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP5294534B2 (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| KR100649009B1 (ko) | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 | |
| KR100868646B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20080008851A (ko) | 이미지 센서 제조 방법 | |
| KR100674917B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| KR20080062138A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20040058697A (ko) | 포토다이오드의 표면결함을 치료하는 시모스 이미지센서및 그 제조방법 | |
| KR100919998B1 (ko) | 이미지 센서의 포토 다이오드 제조 방법 | |
| KR100871798B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100741881B1 (ko) | 시모스 이미지 센서의 트랜지스터 및 그의 제조방법 | |
| KR20080008543A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100606912B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20060059553A (ko) | 부유 확산층을 갖는 이미지 센서 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |