KR100845108B1 - 시모스 이미지 센서 및 그 제조 방법 - Google Patents
시모스 이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100845108B1 KR100845108B1 KR1020060062270A KR20060062270A KR100845108B1 KR 100845108 B1 KR100845108 B1 KR 100845108B1 KR 1020060062270 A KR1020060062270 A KR 1020060062270A KR 20060062270 A KR20060062270 A KR 20060062270A KR 100845108 B1 KR100845108 B1 KR 100845108B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- substrate
- photodiode
- type
- impurity
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명의 실시예에 따른 시모스 이미지 센서는 고농도의 P++층과 에피텍시얼 성장된 P-Epi층이 포함된 기판; 상기 기판의 포토다이오드 영역 내에 N형 불순물이 주입된 N형 포토다이오드용 불순물 영역; 상기 N형 포토다이오드용 불순물 영역 위에 P형의 불순물이 주입된 P형 포토다이오드용 불순물 영역; 및 상기 기판 위에 형성되어 게이트 스택을 형성하는 게이트 산화막 및 게이트 전극;이 포함되고, 상기 N형 포토다이오드용 불순물 영역은 서로 다른 N형의 불순물이 주입된 복수의 층으로 이루어지는 것을 특징으로 한다.
시모스 이미지 센서
Description
도 1은 종래 기술에 따른 시모스 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도.
도 2a 내지 도 2c는 종래기술에 따른 CMIS 이미지 센서 제조 방법을 설명하기 위한 도면.
도 3은 본 발명의 실시예에 따른 시모스 이미지 센서의 구조를 설명하기 위한 도면.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 시모스 이미지 센서의 제조 방법을 설명하기 위한 도면.
본 발명은 시모스(CMOS, 이하 '시모스'라 함) 이미지 센서에 대한 것으로서, 상세하게는, 포토다이오드 영역의 전하 손실을 방지할 수 있는 시모스 이미지 센서 및 그 제조 방법에 대한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 반도체 소자로서, 전하 결합소자(CCD: Charge Coupled Device)와 시모스(Complementary MOS) 이미지 센서로 구분된다.
상기 전하결합소자(CCD)는 각각의 MOS 커패시터가 서로 매우 근접한 상태에서 전하 캐리어가 커패시터에 저장 및 이송되는 소자이며, 시모스 이미지 센서는 제어 회로 및 신호 처리 회로를 주변회로로 사용하는 시모스기술을 이용하여 화소수만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 출력을 검출하는 스위칭 방식을 채용하는 소자이다.
상기 시모스 이미지 센서는 단위 화소 내에 포토다이오드와 모스(MOS)트랜지스터를 형성시켜 스위칭 방식으로 신호를 검출함으로써 이미지를 구현하게 되는데, 상술한 바와 같이 시모스 제조 기술을 이용하므로 전력 소모가 작으며, 마스크의 수도 20개정도로 30~40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하다.
도 1은 종래 기술에 따른 시모스 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도이고, 도 2a 내지 도 2c는 종래기술에 따른 CMOS 이미지 센서 제조 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 시모스 이미지 센서의 단위 화소(100)는 광감지 수단인 포토다이오드(110)와, 3개의 NMOS 트랜지스터로 구성된다.
상기 3개의 트랜지스터 중 리셋 트랜지스터(Rx)(120)는 포토다이오드(110)에서 생성된 광전하를 운송하는 역할 및 신호 검출을 위해 전하를 배출하는 역할을 수행하고, 드라이버 트랜지스터(Dx)(130)는 소스 팔로워(source follower)의 역할 을 하며, 셀렉트 트랜지스터(Sx)(140)는 스위칭 및 어드레싱(addressing)을 위한 역할을 수행한다.
그 다음 도 2a 내지 도 2c를 참조하여 종래의 시모스 이미지 센서의 제조 방법을 설명하면 아래와 같다.
먼저, 도 2a를 참조하면, STI(Shallow Trench Isolation)공정을 이용하여 소자 분리막(121) 형성이 완료된 p형 반도체 기판(101)상에 게이트 절연막(122) 및 게이트 전극(123)을 순차적으로 형성한다.
그리고, 상기 기판 전면 상에 불순물 이온 예를 들어, n형의 불순물 이온을 주입하여 상기 기판 내부에 소정 깊이를 갖는 불순물 영역(n-)을 형성한다.
그 다음 도 2b를 참조하면, 상기 불순물 영역을 노출시키지 않는 또 다른 감광막 패턴을 형성하고, 이를 이온 주입 마스크로 이용하여 상기 게이트 전극의 드레인 영역에 LDD구조를 위한 저농도의 불순물 영역을 형성한다.
그 다음 도 2c를 참조하면, 상기 게이트 전극의 측벽에 스페이서를 형성하고, 상기 n형 불순물 영역(n-)상에 p형 불순물 영역(po)을 형성하여 포토다이오드 형성 공정을 완료한다. 그리고, 고농도의 불순물 이온을 선택적으로 주입하여 상기 게이트 전극의 드레인 영역에 고농도의 불순물 영역(n+)을 형성한다.
한편, 상기와 같은 종래기술에 따른 구성에 있어서, 상기 p형 불순물 영역(po)은 후속의 열처리 공정시 n형 불순물 영역(n-)내에 존재하는 불순물 이온들이 기판 외부로 유출되는 것을 방지하기 위한 역할을 수행하는데, 상기 p형 불순물 영 역(po)에 주입되는 불순물로는 B 또는 BF2를 사용하여 도핑하였다.
그러나, 이와 같은 구성에 의해서도 상기 n형 불순물 영역(n-)내에 존재하는 불순물 이온이 기판 표면으로 많이 몰리게 되고, 이에 따른 유출로 인해 소자의 특성을 약화시키는 문제점이 있다.
본 발명은 상기되는 문제점을 해결하기 위하여 제안되는 것으로서, 기판 내의 N형 불순물이 기판 표면으로 유도되는 방지하여 암전류의 발생을 억제할 수 있는 시모스 이미지 센서 및 그 제조 방법을 제안하는 것을 목적으로 한다.
상기되는 목적을 달성하기 위한 본 발명의 실시예에 따른 시모스 이미지 센서는 고농도의 P++층과 에피텍시얼 성장된 P-Epi층이 포함된 기판; 상기 기판의 포토다이오드 영역 내에 N형 불순물이 주입된 N형 포토다이오드용 불순물 영역; 상기 N형 포토다이오드용 불순물 영역 위에 P형의 불순물이 주입된 P형 포토다이오드용 불순물 영역; 및 상기 기판 위에 형성되어 게이트 스택을 형성하는 게이트 산화막 및 게이트 전극;이 포함되고, 상기 N형 포토다이오드용 불순물 영역은 서로 다른 N형의 불순물이 주입된 복수의 층으로 이루어지는 것을 특징으로 한다.
또한, 시모스 이미지 센서의 제조 방법은 포토다이오드 영역 및 로직 영역이 정의된 기판상에 게이트 산화막을 개재하여 게이트 전극을 형성하는 단계; 상기 게이트 전극을 이온 마스크로 하여 제 1 N형 불순물을 기판내에 주입시키는 단계; 상기 게이트 전극 양측에 스페이서를 형성하는 단계; 상기 스페이서를 이온 마스크로 하여 제 2 N형 불순물을 기판 내에 주입시키는 단계; 및 상기 기판 내에 P형 불순물을 주입시키는 단계;가 포함된다.
제안되는 바와 같은 시모스 이미지 센서 및 그 제조 방법에 의해서, 기판 내의 N형 불순물이 기판 표면으로 유도되는 방지하여 암전류의 발생을 억제할 수 있는 장점이 있다.
이하에서는 본 발명의 실시예를 첨부되는 도면을 참조하여 상세하게 설명한다. 다만, 본 발명의 사상이 제시되는 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상의 범위 내에 든다고 할 것이다.
첨부되는 도면에는 여러 층 및 영역을 명확하게 표현하기 위하여 그 두께가 확대되어 도시된다. 그리고, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 사용한다. 층, 막, 영역, 판등의 부분이 다른 부분 "위에"있다고 할 때, 이는 다른 부분 "바로 위에"있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 3은 본 발명의 실시예에 따른 시모스 이미지 센서의 구조를 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명에 따른 시모스 이미지 센서에는 고농도인 P++층 및 P-Epi층이 적층된 반도체 기판(201) 상에 게이트 산화막(205)과, 상기 게이트 산화막(205)을 개재하여 리셋 게이트(206)가 형성된다. 그리고, 소자분리막으로서 STI(Shallow Trench Isolation,210)이 기판(201) 내에 형성된다.
그리고, 상기 리셋 게이트(206) 일측의 포토다이오드 영역에는 포토다이오드용 불순물 영역(이하, PDN)이 2중 구조로 형성된다.
특히, 본 발명에 따른 포토다이오드용 불순물 영역은 그 안에 주입되어 있는 불순물이 기판 표면으로 집중되어 디플리션 레이어(depletion layer)를 형성하는 것을 방지하기 위하여, 인(P, phosphorus)으로 도핑되어 있는 N형의 포토다이오드용 불순물 영역(202, 이하 '제 1PDN 영역'이라 함)과, 비소(As)로 도핑되어 있는 N형의 포토다이오드용 불순물 영역(203, 이하 '제 2PDN 영역'이라 함)으로 이루어지며, 상기 제 2PDN 영역(203)위에는 P+형 불순물이 주입된 P형의 포토다이오드용 ㅂ불순물 영역(204, 이하 'PDP 영역'이라 함)이 형성된다.
특히, 상기 제 2PDN 영역(203) 및 PDP 영역(204)은 상기 제 1PDN 영역(202)내에 주입되어 있는 불순물이 상기 기판 표면으로 확산되어 암전류를 형성시키는 것을 방지하기 위한 역할을 수행한다.
상세히, 상기 PDP 영역(204)에는 보론(B) 또는 BF2가 10~40keV의 주입 에너지로 
[atoms/c㎡]만큼 도핑될 수 있다.
또한, 상기 제 1PDN 영역(202)에는 인(P)이 2회에 걸쳐 서로 상이한 주입 공정에 의해 주입된다.
특히, 상기 제 1PDN 영역(202)으로의 인(P) 도핑은 인(P)의 양을 
[atoms/c㎡]으로 한 100keV의 이온 주입에너지를 사용한 공정과 인(P)의 양을 
[atoms/c㎡]으로 한 200keV의 이온 주입 에너지를 사용한 공정에 의해 수행될 수 있다. 그리고, 이에 대한 바람직한 수치 및 그 제조 방법에 대해서는 첨부되는 도면을 참조하여 상세하게 설명하기로 한다.
또한, 상기 리셋 게이트(206)의 타측 반도체층(201) 내에는 N+영역(208)이 형성되고, 상기 리셋 게이트(206)의 양측면에는 스페이서(207)가 형성된다.
그리고, 상기 N+영역(208) 쪽에 형성된 스페이서(6)의 하부에는 N-영역(209)이 형성된다. 상기 N+영역(208) 및 N-영역(209)에 의해 LDD 구조가 이루어진다.
그리고, 실리사이드(미도시)는 포토다이오드 영역에는 형성되지 아니하고, 상기 포토다이오드 영역 이외의 영역(로직 영역)에 실리사이드가 형성된다. 로직 영역에 실리사이드를 형성시키는 이유는 저항을 줄여 트랜지스터(Rx,Dx,Sx)의 속도를 향상시키기 위함이며, 포토다이오드 영역에 실리사이드를 형성하지 않는 이유는 포토다이오드(PD)에서 빛을 받아 이미지를 재생하여야 하는데 실리사이드가 빛을 반사시키기 때문이다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 시모스 이미지 센서의 제조 방법을 설명하기 위한 도면이다.
먼저, 도 4a를 참조하면, 고농도인 P++층 및 P-Epi층이 적층되는 구조를 갖는 기판(301)이 제공된다.
그리고, 소정의 열산화(thermal oxidation)공정을 통하여 상기 기판(301)에 국부적으로 필드 산화막(310)을 형성시킨다. 그리고, 상기 기판(301) 위에 순차적 으로 게이트 산화막(305) 및 게이트 전극(306)을 형성시켜 게이트 스택이 형성되도록 한다.
그리고, 포토다이오드 영역에서는 상기 게이트 전극(306)을 이온 주입 마스크로 사용하여 상기 기판(301) 내의 하부에 N형의 불순물 주입하기 위한 공정이 수행된다.
상세히, 상기 게이트 전극(306)을 이온 주입 마스크로 하여, N형의 불순물 예컨대, 
[atoms/c㎡] 양의 인(P)을 200±50keV의 이온 주입 에너지를 사용하여 주입시킨다. 그리고,
[atoms/c㎡] 양의 인(P)을 100±50keV의 이온 주입에너지를 사용하여 재차 주입시켜 상기 제 1PDN 영역(302)을 형성시킨다.
이는, 앞서 설명한 바와 같이, PDN 영역 내에 주입되어 있는 N형의 불순물이 기판 표면으로 이동되어 디플리션 레이어가 형성되는 것을 방지하고, 나아가 소자의 동작 특성을 향상시키기 위함이다.
즉, 본 발명의 실시예에 따라 상기 제 1PDN 영역(302)은 N형의 불순물 주입이 복수회 걸쳐 수행된다.
한편, 로직 영역에는 게이트 전극(306) 및 게이트 산화막(305) 하부의 기판(301)에는 저농도 소스/드레인 영역이 되는 n-영역(309)을 형성시킨다.
그 다음 도 4b를 참조하면, 상기 포토다이오드 영역 및 로직 영역의 기판(301) 전면에 스페이서 형성용 절연막(307)을 형성시키고, 상기 절연막(307)은 200Å의 SiO2와 800Å의 SiN의 적층막을 차례로 적층하여 형성시킬 수 있다.
그 다음, 도 4c를 참조하면, 상기 게이트 전극(306) 양측면에 소정의 절연막이 남도록 상기 절연막(307)을 식각하여, 스페이서(307a)를 형성시킨다.
그리고, 상기 스페이서(307a)를 이온 주입 마스크로 사용하여, 제 2PDN 영역(303) 형성을 위한 불순물 주입 공정이 수행된다.
상세히, 상기 스페이서(307a)를 이온 주입 마스크로 사용하여, N형의 불순물 예컨대, 
[atoms/c㎡] 양의 비소(As)를 200±50keV 범위의 이온 주입 에너지를 사용하여 주입시킴으로써, 상기 기판(301) 내의 제 1PDN 영역(302) 위에 제 2PDN 영역(303)이 형성되도록 한다.
한편, 본 발명의 실시예에서는 상기 제 1PDN 영역(302)이 형성된 다음에 상기 제 2PDN 영역(303)을 형성시키는 것으로 설명하고 있으나, 이온 주입 공정에 있어서는 주입되는 이온의 양 및 주입 에너지에 따라 기판의 도핑되는 영역이 결정될 수 있는 것이므로, 상기 제 2PDN 영역(303)을 형성시킨 다음에 상기 제 1PDN 영역(302)을 형성시키는 것도 가능하다.
그리고, 후술하게 되는 PDP 영역 역시 상기 제 1PDN 영역(302)과 제 2PDN 영역(303)과의 공정 순서가 바뀌는 것이 가능하다.
그 다음 도 4d를 참조하면, 상기 스페이서(307a)를 이온 주입 마스크로 하여, 상기 제 2PDN 영역(303) 위에 P형의 불순물이 도핑된 PDP 영역(304)을 형성시킨다.
이 경우, 상기 PDP 영역(304)을 형성하기 위한 이온 주입 공정은 
[atoms/c㎡] 양의 보론(B) 또는 BF2를 10~40keV 범위의 주입 에너지를 사용하여 주입시킬 수 있다.
따라서, 포토다이오드 영역에서의 기판(301) 내에는 고농도의 P++영역과, 에피텍시얼 성장된 P-Epi영역과, N형의 불순물이 주입된 제 1PDN 영역(302)과, 상기 제 1PDN 영역(302) 위에 N형의 불순물이 주입된 제 2PDN 영역(303)과, 상기 제 2PDN 영역(303) 위에 P형의 불순물이 주입된 PDP 영역(304)이 포함된다.
그리고, 상기 제 1 및 2 PDN 영역(302,303)과 PDO 영역(304)에 의해 기판 표면에서의 암전류 발생을 억제할 수 있게 된다.
그 다음 도 4e를 참조하면, 상기 스페이서(307a)를 마스크로 하여 포토다이오드 영역을 제외한 로직 영역에 고농도 불순물 이온을 주입하여 트랜지스터들의 고농도 소스/드레인 영역이 되는 n+영역(308)을 형성한다.
그리고, 도면에는 도시되어 있지 않으나, 상기 로직 영역 전면에 실리사이드를 형성하기 위한 공정이 더 수행된다.
상기와 같은 제조 방법에 의해서, PDN 영역 내에 주입되어 있는 N형의 불순물이 기판 표면으로 집중되는 현상을 방지할 수 있으며, 여기서 상기 PDP 영역은 PDN 영역 내에 주입되어 있는 N형의 불순물을 캡핑(capping)하는 역할을 수행한다.
특히, PDN 영역을 서로 다른 N형의 불순물로 도핑되도록 하고, 하부에 형성된 제 1PDN 영역은 다른 양의 인(P)을 다른 이온 주입 에너지를 사용하여 주입함에 따라 주입된 인(P)은 제 1PDN 영역 내에서 그 위치를 유지할 수 있게 된다.
앞선 본 발명의 실시예에서는, 제 1PDN 영역과, 제 2PDN 영역과, PDP 영역을 순차적으로 형성하는 것으로 설명하였으나, 그 역순으로도 제조될 수 있고, 제조업체에 따라 그 순서를 섞는 것이 가능할 것이다.
제안되는 바와 같은 시모스 이미지 센서 및 그 제조 방법에 의해서, 기판 내의 N형 불순물이 기판 표면으로 유도되는 방지하여 암전류의 발생을 억제할 수 있는 장점이 있다.
Claims (9)
- 고농도의 P++층과 에피텍시얼 성장된 P-Epi층이 포함된 기판;상기 기판 상에 형성되는 게이트 산화막과, 상기 게이트 산화막 상에 형성되는 게이트 전극;상기 게이트 전극의 일측에 형성되는 포토다이오드 영역;상기 기판의 포토다이오드 영역 내에 N형 불순물이 주입된 N형 포토다이오드용 불순물 영역; 및상기 N형 포토다이오드용 불순물 영역 위에 P형의 불순물이 주입된 P형 포토다이오드용 불순물 영역;이 포함되고,상기 N형 포토다이오드용 불순물 영역은 상이한 농도의 인(P)이 주입됨으로써 형성되는 영역과, 비소(As)가 주입된 영역이 적층형성된 것을 특징으로 하는 시모스 이미지 센서.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 P형 포토다이오드용 불순물 영역은 보론(B) 또는 BF2이 주입되어 있는 것을 특징으로 하는 시모스 이미지 센서.
- 포토다이오드 영역 및 로직 영역이 정의된 기판상에 게이트 산화막을 개재하여 게이트 전극을 형성하는 단계;상기 게이트 전극의 일측인 포토다이오드 영역에 상기 게이트 전극을 이온 마스크로 하여 제 1 N형 불순물을 기판내에 주입시키는 단계;상기 게이트 전극 양측에 스페이서를 형성하는 단계;상기 포토다이오드 영역에 상기 스페이서를 이온 마스크로 하여 제 2 N형 불순물인 비소(As)를 기판 내에 주입시키는 단계; 및상기 기판 내에 P형 불순물을 주입시키는 단계;가 포함되고,상기의 제 1 N형 불순물을 기판 내에 주입시키는 단계는 인(P)을 사용하여 2회에 걸쳐 서로 다른 이온 주입 에너지를 사용하는 것을 특징으로 하는 시모스 이미지 센서의 제조 방법.
- 삭제
- 제 5 항에 있어서,상기의 제 1 N형 불순물을 기판 내에 주입시키는 단계는 서로 다른 양의 인(P)을 100±50keV 범위의 이온 주입 에너지 및 200±50keV 범위의 이온 주입 에너지를 사용하여 2회에 걸쳐 주입시키는 것을 특징으로 하는 시모스 이미지 센서의 제조 방법.
- 제 5 항에 있어서,상기의 제 2 N형 불순물을 기판 내에 주입시키는 단계는 비소(AS)를 200±50keV 범위의 이온 주입 에너지를 사용하여 주입시키는 것을 특징으로 하는 시모스 이미지 센서의 제조 방법.
- 제 5 항에 있어서,상기의 P형 불순물을 기판 내에 주입시키는 단계는 보론(B) 또는 BF2을 주입시키는 것을 특징으로 하는 시모스 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060062270A KR100845108B1 (ko) | 2006-07-04 | 2006-07-04 | 시모스 이미지 센서 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060062270A KR100845108B1 (ko) | 2006-07-04 | 2006-07-04 | 시모스 이미지 센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080003955A KR20080003955A (ko) | 2008-01-09 |
| KR100845108B1 true KR100845108B1 (ko) | 2008-07-09 |
Family
ID=39214877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060062270A KR100845108B1 (ko) | 2006-07-04 | 2006-07-04 | 시모스 이미지 센서 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100845108B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020022931A (ko) * | 2000-09-21 | 2002-03-28 | 박종섭 | 씨모스 이미지 센서의 포토다이오드 및 그의 제조방법 |
| KR20060010895A (ko) * | 2004-07-29 | 2006-02-03 | 매그나칩 반도체 유한회사 | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 |
-
2006
- 2006-07-04 KR KR1020060062270A patent/KR100845108B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020022931A (ko) * | 2000-09-21 | 2002-03-28 | 박종섭 | 씨모스 이미지 센서의 포토다이오드 및 그의 제조방법 |
| KR20060010895A (ko) * | 2004-07-29 | 2006-02-03 | 매그나칩 반도체 유한회사 | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080003955A (ko) | 2008-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100997326B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| EP1102322A2 (en) | Floating region photodiode for a CMOS image sensor | |
| JP5358064B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US20060138491A1 (en) | Method for fabricating CMOS image sensor | |
| US20090121264A1 (en) | Cmos image sensor and method of forming the same | |
| US7955924B2 (en) | Image sensor and method of manufacturing the same | |
| JP4049218B2 (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| KR20080008719A (ko) | 시모스 이미지 센서 및 그 제조 방법 | |
| JP2002190586A (ja) | 固体撮像装置およびその製造方法 | |
| US20040002177A1 (en) | Photo sensor and method of forming the same | |
| KR100660333B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조방법 | |
| US7645652B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100845108B1 (ko) | 시모스 이미지 센서 및 그 제조 방법 | |
| KR20070029369A (ko) | 암전류 발생을 억제할 수 있는 이미지센서 제조 방법 | |
| KR20020045450A (ko) | 씨모스이미지센서 및 그 제조방법 | |
| KR100919998B1 (ko) | 이미지 센서의 포토 다이오드 제조 방법 | |
| KR20070033694A (ko) | 시모스 이미지센서 제조 방법 | |
| KR20050042910A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR100390810B1 (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR100535920B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR20050093061A (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조방법 | |
| KR100550910B1 (ko) | 시모스 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |