-
HINTERGRUND DER ERFINDUNG
-
1. Bereich der Erfindung
-
Die
vorliegende Erfindung betrifft ein Verfahren zum Herstellen einen
Bildsensors, und insbesondere einen CMOS-Bildsensor, welcher dazu
geeignet ist, durch Getterung von Metall-Ionen-Verunreinigung durch
Implantieren von p-Typ-Verunreinigungs-Ionen in einen Attrappen-Graben-Bereich
einen Leckstrom zu reduzieren.
-
2. Beschreibung des Standes der Technik
-
Im
Allgemeinen sind Bildsensoren eine Halbleiter-Vorrichtung zum Konvertieren
eines optischen Bildes in ein elektrisches Signal. Unter den Bildsensoren
ist ein ladungsgekoppeltes Bauteil (”Charge Coupled Device”, CCD)
ein Bauteil, in welchem individuelle MOS(Metall-Oxid-Silizium)-Kondensatoren nahe
beieinander angeordnet sind, und Ladungsträger in den Kondensatoren gespeichert
sind.
-
Ein
CMOS-Bildsensor ist ein Schalt-Typ-Bauteil, in welchem MOS-Transistoren, welche
zu der Anzahl von Pixeln korrespondieren, unter Verwendung einer
CMOS-Technik ausgebildet sind, wobei eine Steuer-Schaltung und eine
Signal-Verarbeitungs-Schaltung als periphäre Schaltungen verwendet werden,
und Ausgaben sequentiell detektiert werden.
-
Bei
dem CCD-Bauteil ist der Treiber-Mechanismus kompliziert und der
Leistungsverbrauch ist groß.
Da darüber
hinaus die Anzahl an Fotormasken-Prozess-Schritten groß ist, ist
der Prozess zu seiner Herstellung kompliziert. Da eine Signalverarbeitungs- Schaltung in dem
CCD-Chip nicht angeordnet werden kann, ist es auch schwierig, das CCD-Bauteil in Form eines
Chips auszubilden. Kürzlich
wurde ein CMOS-Bildsensor unter Verwendung einer Submikrometer CMOS-Herstellungs-Technik untersucht
und entwickelt, um die vorher genannten Probleme zu lösen.
-
Der
CMOS-Bildsensor wird durch Aufbringen einer Fotodiode und eines
MOS-Transistors
in jedem der Einheits-Pixel aufgebaut, und detektiert sequentiell
Signale in dem Schalt-Schema, um ein Bild zu bilden. Da die CMOS-Herstellungs-Technik
verwendet wird, ist der/ein Leistungsverbrauch gering. Da darüber hinaus
die Anzahl von Masken ungefähr
20 beträgt,
ist der Prozess im Vergleich zum CCD-Prozess, welcher 30 bis 40
Masken benötigt,
sehr einfach. Es können
verschiedene Signal-Verarbeitungs-Schaltungen auf einem Chip konstruiert
werden. Daher wurde dem CMOS-Bildsensor als einem Bildsensor der
nächsten
Generation Aufmerksamkeit zuteil. Der CMOS-Bildsensor wurde in Breite
in vielen Anwendungen, wie DSCs (”Digital Still-Cameras”, digitalen
Standbildkameras), PC-Kameras und mobilen Kameras verwendet.
-
Das
herkömmliche
Verfahren eines CMOS-Bildsensors wird nun im Detail mit Bezug auf die
begleitenden Zeichnungen beschrieben.
-
1A bis 1G sind
Querschnitt-Ansichten eines Halbleiter-Bauteils, welches ein konventionelles
Verfahren zum Herstellen eines CMOS-Bildsensors zeigt.
-
Wie
in 1A gezeigt, sind Element-Isolier-Filme 32 in
einem Feld-Bereich eines Halbleiter-Substrates 31 ausgebildet,
welcher einen aktiven Bereich, den Feld-Bereich und einen Attrappen-Graben-Bereich
aufweist.
-
Hierbei
wird der Element-Isolier-Film 32 durch Verwenden eines
STI(”Shallow
Trench Isolation”,
Schmale-Rille-Isolierung)-Prozesses zum Ätzen des Feld-Bereiches des
Halbleiter-Substrates 31 zu einer vorbestimmten Tiefe gebildet,
um eine Rille auszubilden, und ein Isolier-Material in einem inneren
Abschnitt der Rille zu bedecken.
-
Der
aktive Bereich beinhaltet einen PMOS-Transistor-Bereich und einen
NMOS-Transistor-Bereich
und in dem NMOS-Transistor-Bereich ist ein Fotodioden-Bereich ausgebildet.
-
Anschließend wird
eine Fotodiode 33 durch Implantieren von Verunreinigungs-Ionen gebildet, welche
einen Leitfähigkeits-Typ
aufweisen, welcher zu demjenigen des Halbleiter-Substrates 31 in
dem Fotodioden-Bereich des Halbleiter-Substrates 31 entgegengesetzt
ist.
-
Anschließend wird,
nachdem ein erster fotosensitiver Film 34 auf die gesamte
Oberfläche
des Halbleiter-Substrates 31 appliziert ist, der erste
fotosensitive Film 34 unter Verwendung von Belichtungs- und
Entwicklungs-Prozessen derart strukturiert, dass er den PMOS-Transistor-Bereich
mit Ausnahme des NMOS-Transistor-Bereiches, des Attrappen-Graben-Bereiches,
maskiert.
-
Anschließend werden
durch Verwendung des strukturierten ersten fotosensitiven Films 34 als einer
Maske p-Typ-Verunreinigungs-Ionen in die gesamte Oberfläche des
Halbleiter-Substrates 31 implantiert, um einen p-Quell-/Vertiefungs-Bereich 35 in den
NMOS-Transistor-Bereich und dem Attrappen-Graben-Bereich auszubilden.
-
Wie
in 1B gezeigt, wird der erste fotosensitive Film 34 entfernt,
und nachdem ein zweiter fotosensitiver Film 36 auf der
gesamten Oberfläche des
Halbleiter-Substrates 31 appliziert ist, wird der zweite
fotosensitive Film 36 unter Verwendung von Belichtungs-
und Entwicklungs-Prozessen selektiv strukturiert, um den PMOS-Transistor-Bereich
zu öffnen.
-
Anschließend werden
unter Verwendung des strukturierten zweiten fotosensitiven Films 36 als
einer Maske Verunreinigungs-Ionen vom n-Typ in dem PMOS-Transistor-Bereich implantiert,
um einen N-Quell-/Vertiefungs-Bereich 37 auszubilden.
-
Wie
in 1C gezeigt, werden, nachdem der zweite fotosensitive
Film 36 entfernt ist, ein Gate-Isolier-Film 38 und
ein Polysilizium-Gate-Elektroden-Film sequentiell auf dem Halbleiter-Substrat 31 ausgebildet.
-
Anschließend werden
der Polysilizium-Film und der Gate-Isolierungs-Film 38 selektiv
geätzt,
um eine Gate-Elektrode 39 in dem Halbleiter-Substrat 31 in
dem PMOS-Transistor-Bereich
und dem NMOS-Transistor-Bereich auszubilden.
-
Anschließend wird,
nachdem ein dritter fotosensitiver Film 40 auf dem Halbleiter-Substrat 31 appliziert
ist, der dritte fotosensitive Film 40 unter Verwendung
von Belichtungs- und
Entwicklungs-Prozessen selektiv strukturiert, um den NMOS-Transistor-Bereich
und den Attrappen-Graben-Bereich zu öffnen.
-
Anschließend werden
unter Verwendung des strukturierten dritten fotosensitiven Films 40 als
einer Maske Verunreinigungs-Ionen vom n-Typ in dem P-Quell-/Vertiefungs-Bereich 35 und
dem Attrappen-Graben-Bereich implantiert, um einen leicht dotierten
n-Typ-Verunreinigungs-Bereich 41 auszubilden.
-
Wie
in 1D gezeigt, wird der dritte fotosensitive Film 40 entfernt,
und nachdem ein vierter fotosensitiver Film 42 auf die
gesamte Oberfläche des
Halbleiter-Substrates 31 appliziert ist, wird der vierte
fotosensitive Film 42 unter Verwendung von Belichtungs-
und Entwicklungs-Prozessen selektiv strukturiert, um den PMOS-Transistor-Bereich
zu öffnen.
-
Anschließend werden
unter Verwendung des strukturierten vierten fotosensitiven Films 42 als
einer Maske leicht dotierte p-Typ-Verunreinigungs-Ionen in dem N-Quell- /Vertiefungs-Bereich 37 implantiert,
um einen leicht dotierten Verunreinigungs-Bereich vom p-Typ 43 auszubilden.
-
Wie
in 4E gezeigt, wird der vierte fotosensitive
Film 42 entfernt, und nachdem ein isolierender Film auf
der gesamten Oberfläche
des Halbleiter-Substrates 31 aufgebracht ist, wird ein Rückätz-Prozess
ausgeführt,
um Isolier-Film-Seitenwände 44 an
beiden Seiten der Gate-Elektrode 39 auszubilden.
-
Anschließend wird,
nachdem ein fünfter
fotosensitiver Film 45 auf der gesamten Oberfläche des Halbleiter-Substrates 31 appliziert
ist, der fünfte
fotosensitive Film 45 unter Verwendung von Belichtungs- und
Entwicklungs-Verfahren selektiv strukturiert, um den NMOS-Transistor-Bereich
zu öffnen.
-
Anschließend werden,
unter Verwendung des strukturierten fünften fotosensitiven Films 45 als einer
Maske, stark dotierte Verunreinigungs-Ionen vom n-Typ (beispielsweise
As) in den P-Quell-/Vertiefungs-Bereich 35 und den Attrappen-Graben-Bereich implantiert,
um den stark dotierten Verunreinigungs-Bereich vom n-Typ 46 und
einen N+ Bereich 47 simultan auszubilden.
-
Wie
in 1F gezeigt, wird der der fünfte fotosensitive Film 45 entfernt,
und nachdem ein sechster fotosensitiver Film 48 auf der
gesamten Oberfläche
des Halbleiter-Substrates 31 appliziert,
ist, wird der sechste fotosensitive Film 48 unter Verwendung von
Belichtungs- und Entwicklungs-Prozessen selektiv strukturiert, um
den PMOS-Transistor-Bereich
und den Attrappen-Graben-Bereich zu öffnen.
-
Anschließend werden
unter Verwendung des strukturierten sechsten fotosensitiven Films 48 als
einer Maske stark dotierte P-Typ-Verunreinigungs-Ionen in den N-Quell-/Vertiefungs-Bereich 37 implantiert,
um den stark dotierten p-Typ-Verunreinigungs-Bereich 49 auszubilden.
-
Wie
in 1G gezeigt, wird, nachdem der sechste fotosensitive
Film 48 entfernt ist, ein Wärmebehandlungs-Prozess an dem
Halbleiter-Substrat 301 ausgeführt, um die in dem Halbleiter-Substrat 31 implantierten
Verunreinigungs-Ionen zu aktivieren.
-
In
den folgenden (nicht gezeigten) Prozessen wird eine Mehrzahl von
isolierenden Zwischen-Filmen, Metall-Draht-Leitungen, Farbfilter-Schichten
und Mikrolinsen auf dem Halbleiter-Substrat 31 ausgebildet,
so dass ein Bildsensor hergestellt ist/wird.
-
Bei
dem Verfahren zum Herstellen des CMOS-Bildsensors in der vorher
genannten konventionellen Technik gibt es das folgende Problem.
-
Da
die stark dotierten Verunreinigungs-Ionen vom n-Typ in dem Attrappen-Graben-Bereich implantiert
werden, ist der/ein Getterungs-Effekt für die Metall-Ionen zu klein,
um den Leck-Strom zu reduzieren.
-
US 6498357 B2 offenbart
ein Verfahren, um in einem shallow-trench-isolation (STI) CMOS-Prozess
die Ausbildung einer lateralen SCR-Vorrichtung für an-chip ESD-Schutz zur ermöglichen.
In der SCR-Vorrichtung wird die STI im Strompfad entfernt und durch
ein Dummy-Gate ersetzt, wodurch die SCR-Vorrichtung im Falle eines
ESD-Ereignisses schneller angeschaltet werden kann, um die CMOS-Schaltung
zu schützen.
In dem Verfahren wird, unter anderem, eine stark dotierte Region
in einem Attrappen-Graben ausgebildet.
-
KURZFASSUNG DER ERFINDUNG
-
Dementsprechend
zielt die vorliegende Erfindung auf ein Verfahren zur Herstellung
eines CMOS-Bildsensors, welches im Wesentlichen eines oder mehrere
der Probleme aufgrund der Begrenzungen und Nachteile des Standes
der Technik vermeidet.
-
Ein
Vorteil der vorliegenden Erfindung ist, dass das Verfahren einen
CMOS-Bildsensor
bereitstellt, welcher dazu geeignet ist, einen Leckstrom, durch
Getterung von Metall-Ionen-Kontamination durch Implantieren von
P-Typ-Verunreinigungs-Ionen (beispielsweise B) in einem Attrappen-Graben-Bereich
zu reduzieren.
-
Weitere
Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung
dargelegt, und werden aus der Beschreibung heraus offensichtlich
werden, oder können
durch Ausführen
der Erfindung gelernt werden. Diese und andere Vorteile der Erfindung
werden durch die insbesondere in der geschriebenen Beschreibung
und den Ansprüchen hiervon,
sowie den beigefügten
Zeichnungen, ausgedrückte
Struktur realisiert und erreicht.
-
Gemäß des Aspekts
der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines CMOS-Bildsensors
bereitgestellt, welches die folgenden Schritte umfasst: Ausbilden
einer Element-Isolation in einem Feld-Bereich eines Halbleiter-Substrates,
wo ein Fotodioden-Bereich, Transistor-Bereiche vom ersten und zweiten
Leitfähigkeits-Typ,
der Feld-Bereich und ein Attrappen-Graben-Bereich definiert sind;
Ausbilden einer Fotodiode in dem Fotodioden-Bereich des Halbleiter-Substrates 1;
Ausbilden eines Quell-/Vertiefungs-Bereiches vom ersten Leitfähigkeits-Typ
und eines zweiten Quell-/Vertiefungs-Bereiches vom zweiten Leitfähigkeits-Typ
durch Implantieren von Verunreinigungs-Ionen vom ersten und vom
zweiten Leitfähigkeits-Typ in
den Transistor-Bereichen vom ersten beziehungsweise vom zweiten
Leitfähigkeits-Typ
des Halbleiter-Substrates; Ausbilden einer Gate-Elektrode auf dem
Halbleiter-Substrat in den Transistor-Bereichen vom ersten und zweiten Leitfähigkeits-Typ
mit einem dazwischenliegenden Gate-Isolier-Film; Ausbilden eines
leicht dotierten Verunreinigungs-Bereiches vom ersten Leitfähigkeits-Typ
und eines leicht dotierten Verunreinigungs-Bereiches vom zweiten
Leitfähigkeits-Typ
in dem zweiten Quell-/Vertiefungs-Bereich
beziehungsweise dem ersten Quell-/Vertiefungs-Bereich an beiden
Seiten der Gate-Elektrode; Ausbilden eines stark dotierten Verunreinigungs-Bereiches
vom ersten Leitfähigkeits-Types
und eines stark dotierten Verunreinigungs-Bereiches vom zweiten
Leitfähigkeits-Typ,
in dem ersten Quell-/Vertiefungs-Bereich beziehungsweise dem zweiten Quell-/Vertiefungs-Bereich
an beiden Seiten der Gate-Elektrode; und Ausbilden eines stark dotierten dritten
Verunreinigungs-Bereiches vom ersten Leitfähigkeits-Typ in dem Attrappen-Graben-Bereich, wobei
der stark dotierte dritte Verunreinigungs-Bereich vom ersten Leitfähigkeits-Typ
des Attrappen-Graben-Bereiches und der stark dotierte erste Verunreinigungs-Bereich
vom ersten Leitfähigkeits-Typ
des zweiten Quell-/Vertiefungs-Bereiches
simultan ausgebildet werden.
-
Es
versteht sich, dass sowohl die vorangegangene allgemeine Beschreibung
als auch die folgende detaillierte Beschreibung exemplarisch und erklärend sind
und dazu vorgesehen sind, eine nähere
Erläuterung
der Erfindung, wie sie beansprucht ist, bereitzustellen.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die
begleitenden Zeichnungen, welche beinhaltet sind, um ein weiteres
Verständnis
der Erfindung bereitzustellen, und welche in diese Spezifikationen
eingearbeitet sind und einen Teil von ihr bilden, erläutern exemplarische
Ausführungsformen
der Erfindung, und dienen zusammen mit der Beschreibung dazu, die
Prinzipien der Erfindung zu erklären. In
den Zeichnungen:
-
sind 1A bis 1G Querschnitt-Ansichten
eines CMOS-Bildsensors, welche ein konventionelles Verfahren zum
Herstellen des CMOS-Bildsensors zeigen;
-
ist 2 eine
schematische Querschnitt-Ansicht, welche einen CMOS-Bildsensor gemäß eines Beispiels
zeigt; und
-
sind 3A bis 3G Querschnitt-Ansichten
eines CMOS-Bildsensors, welche Prozess-Schritte eines Verfahrens
zum Herstellen eines CMOS-Bildsensors gemäß einer exemplarischen Ausführungsform
der vorliegenden Erfindung zeigen.
-
DETAILLIERTE BESCHREIBUNG
DER GEZEIGTEN AUSFÜHRUNGSFORMEN
-
es
wird nun im Detail auf exemplarische Ausführungsformen der vorliegenden
Erfindung Bezug genommen, von welchen Beispiele in den begleitenden
Zeichnungen gezeigt sind.
-
2 ist
eine schematische Querschnitt-Ansicht, welche einen CMOS-Bildsensor
gemäß eines Beispiels
zeigt.
-
Wie
in 2 gezeigt, beinhaltet der CMOS-Bildsensor: einen
Element-Isolier-Film 102, welcher
in einem Feld-Bereich eines Halbleiter-Substrates 101 ausgebildet
ist, wo ein Fotodioden-Bereich, PMOS- und NMOS-Transistor-Bereiche,
der Feld-Bereich und ein Attrappen-Graben-Bereich definiert sind;
(eine) in dem Foto-Bereich des Halbleiter-Substrates 101 ausgebildete
Fotodiode(n) 103; einen N-Quell-/Vertiefungs-Bereich 107 und
einen P-Quell-/Vertiefungs-Bereich 105, welche in dem PMOS-
beziehungsweise dem NMOS-Transistor-Bereich des Halbleiter-Substrates 101 ausgebildet
sind; eine Gate-Elektrode 109,
welche auf dem Halbleiter-Substrat 101 in den PMOS- und
NMOS-Transistor-Bereich
des Halbleiter-Substrates 101, mit einer dazwischen liegenden
Gate-Isolier-Schicht 108 ausgebildet
ist; einen leicht dotierten Verunreinigungs-Bereich vom p-Typ 113 und
einen leicht dotierten Verunreinigungs-Bereich vom n-Typ 111,
welche in dem N-Quell-/Vertiefungs-Bereich 107 beziehungsweise
dem P-Quell-/Vertiefungs-Bereich 105 an beiden Seiten der
Gate-Elektrode 109 ausgebildet sind; Isolier-Film-Seitenwände 114,
welche an beiden Seiten der Gate-Elektrode 109 ausgebildet
sind; ein stark dotierter Verunreinigungs-Bereich 118 vom p-Typ und ein
stark dotierter Verunreinigungs-Bereich 116 vom n-Typ,
welche in dem N-Quell-/Vertiefungs-Bereich 107 und dem
P-Quell-/Vertiefungs-Bereich 105 an beiden Seiten der Gate-Elektrode 109, und
der Isolier-Film-Seitenwand 114 ausgebildet sind; und ein
in dem Attrappen-Graben-Bereich ausgebildeter P+ Bereich 119.
-
In
den P+ Bereich 119 wird Bor implantiert.
-
3A bis 3G sind
Querschnitt-Ansichten eines Halbleiter-Bauelements, welche Prozess-Schritte
eines Verfahrens zum Herstellen eines CMOS-Bildsensors gemäß einer
exemplarischen Ausführungsform
der vorliegenden Erfindung zeigen.
-
Wie
in 3A gezeigt, sind Element-Isolier-Filme 102 in
einem Feld-Bereich eines Halbleiter-Substrates 101 ausgebildet,
welcher einen aktiven Bereich, den Feld-Bereich und einen Attrappen-Graben-Bereich
aufweist.
-
Hierbei
wird der Element-Isolier-Film 102 unter Verwendung eines
STI(”Shallow
Trench Isolation”,
Schmale-Rille-Isolation)-Prozesses zum Ätzen des Feld-Bereiches des Halbleiter-Substrates 101 zu einer
vorbestimmten Tiefe gebildet, um eine Rille auszubilden, und ein
Isolier-Material in einem inneren Abschnitt der Rille zu bedecken.
-
Andererseits
beinhaltet der aktive Bereich einen PMOS-Transistor-Bereich und
einen NMOS-Transistor-Bereich, und ist in dem NMOS-Transistor-Bereich
ein Fotodioden-Bereich definiert.
-
Anschließend wird
in dem Fotodioden-Bereich des Halbleiter-Substrates 101 eine
Fotodiode 103 durch Implantieren von Verunreinigungs-Ionen ausgebildet,
welche einen Leitfähigkeits-Typ
aufweisen, welcher zu demjenigen des Halbleiter-Substrates 101 entgegengesetzt
ist.
-
Nachdem
ein erster fotosensitiver Film 104 auf die gesamte Oberfläche des
Halbleiter-Substrates 101 appliziert ist, wird mittels
Belichtungs- und Entwicklungs-Prozessen
der erste fotosensitive Film 104 strukturiert, um den PMOS-Transistor-Bereich, mit
Ausnahme des NMOS-Transistor-Bereiches des Attrappen-Graben-Bereiches
zu maskieren.
-
Anschließend werden
unter Verwendung des strukturierten ersten fotosensitiven Films 104 als
einer Maske p-Typ-Verunreinigungs-Ionen in die gesamte Oberfläche des
Halbleiter-Substrates 101 implantiert, um einen p-Quell-/Vertiefungs-Bereich 105 in
dem NMOS-Transistor-Bereich und dem Attrappen-Graben-Bereich auszubilden.
-
Wie
in 3B gezeigt, wird der erste fotosensitive Film 104 entfernt,
und nachdem ein zweiter fotosensitiver Film 106 auf der
gesamten Oberfläche des
Halbleiter-Substrates 101 appliziert
ist, wird der zweite fotosensitive Film 106 unter Verwendung
von Belichtungs- und Entwicklungs-Prozessen selektiv strukturiert,
um den PMOS-Transistor-Bereich
zu öffnen.
-
Anschließend werden
unter Verwendung des strukturierten zweiten fotosensitiven Films 106 als
einer Maske Verunreinigungs-Ionen vom n-Typ in dem PMOS-Transistor-Bereich implementiert,
um einen N-Quell-/Vertiefungs-Bereich 107 auszubilden.
-
Wie
in 3C gezeigt, wird der zweite fotosensitive Film 106 entfernt,
und es werden ein Gate-Isolier-Film 108 und ein leitfähiger Gate-Elektrode-Film
(beispielsweise ein Polysilizium-Film) sequentiell auf dem Halbleiter-Substrat 101 ausgebildet.
-
Anschließend werden
der leitfähige
Film und der Gate-Isolier-Film 108 selektiv geätzt, um
eine Gate-Elektrode 109 auf dem Halbleiter-Substrat 101 in
dem PMOS-Transistor-Bereich
und dem NMOS-Transistor-Bereich auszubilden.
-
Nachdem
ein dritter fotosensitiver Film 110 auf das Halbleiter-Substrat 101 appliziert
ist, wird der dritte fotosensitive Film 110 unter Verwendung
von Belichtungs- und Entwicklungs-Prozessen selektiv strukturiert,
um den NMOS-Transistor-Bereich und den Attrappen-Graben-Bereich
zu öffnen.
-
Anschließend werden
unter Verwendung des strukturierten dritten fotosensitiven Films 110 als
einer Maske Verunreinigungs-Ionen vom n-Typ in den P-Quell-/Vertiefungs-Bereich 105 und
den Attrappen-Graben-Bereich implantiert, um einen leicht dotierten
Verunreinigungs-Bereich vom n-Typ 111 zu bilden.
-
Wie
in 3D gezeigt, wird der dritte fotosensitive Film 110 entfernt,
und nachdem ein vierter fotosensitiver Film 112 auf die
gesamte Oberfläche des
Halbleiter-Substrates 101 appliziert
ist, wird der vierte fotosensitive Film 112 unter Verwendung
von Belichtungs- und Entwicklungs-Prozessen selektiv strukturiert,
um den PMOS-Transistor-Bereich
zu öffnen.
-
Anschließend werden
unter Verwendung des strukturierten vierten fotosensitiven Films 112 als
einer Maske leicht dotierte p-Typ-Verunreinigungs-Ionen in den N-Quell-/Vertiefungs-Bereich 107 implantiert,
um einen leicht dotierten Verunreinigungs-Bereich vom p-Typ 113 auszubilden.
-
Wie
in 3E gezeigt, wird der vierte fotosensitive Film 112 entfernt,
und nachdem ein isolierender Film auf der gesamten Oberfläche des
Halbleiter-Substrates 101 aufgebracht ist, wird ein Rückätz-Prozess
ausgeführt,
um isolierende Film-Seitenwände 114 an
beiden Seiten der Gate-Elektrode 109 aufzubringen.
-
Nachdem
ein fünfter
fotosensitiver Film 115 auf die gesamte Oberfläche des
Halbleiter-Substrates 101 aufgebracht ist, wird der fünfte fotosensitive Film 115 unter
Verwendung von Belichtungs- und Entwicklungs-Prozessen selektiv
strukturiert, um den NMOS-Transistor-Bereich zu öffnen. Anschließend werden
unter Verwendung des strukturierten fünften fotosensitiven Films 115 als
einer Maske stark dotierte Verunreinigungs-Ionen vom n-Typ (beispielsweise As)
in den P-Quell-/Vertiefungs-Bereich implantiert, um den stark dotierten
Verunreinigungs-Bereich vom n-Typ 116 auszubilden.
-
Wie
in 3F gezeigt, wird der fünfte fotosensitive Film 115 entfernt,
und nachdem der sechste fotosensitive Film 117 auf der
gesamten Oberfläche des
Halbleiter-Substrates 101 aufgebracht
ist, wird der sechste fotosensitive Film 117 unter Verwendung von
Belichtungs- und Entwicklungs-Prozessen selektiv strukturiert, um
den PMOS-Transistor-Bereich
und den Attrappen-Graben-Bereich zu öffnen.
-
Unter
Verwendung des strukturierten sechsten fotosensitiven Films 117 als
einer Maske, werden stark dotierte p-Typ-Verunreinigungs-Ionen in
den n-Quell-/Vertiefungs- Bereich 107 und
den Attrappen-Graben-Bereich implantiert, um den stark dotierten
Verunreinigungs-Bereich vom p-Typ 118 und den P+ Bereich 119 simultan
auszubilden.
-
Wie
in 3G gezeigt, wird, nachdem der sechste fotosensitive
Film 117 entfernt ist, ein Wärmebehandlungs-Prozess an dem
Halbleiter-Substrat 101 ausgeführt, um die implantierten Verunreinigungs-Ionen
in dem Halbleiter-Substrat 101 zu aktivieren.
-
In
dem anschließenden
Prozess-Schritt (nicht gezeigt) werden eine Mehrzahl von isolierenden
Zwischenlagen-Filmen, Metall-Draht-Leitungen, Farbfilter-Schichten,
Mikrolinsen auf dem Halbleiter-Substrat 101 ausgebildet,
so dass ein Bildsensor hergestellt wird/ist.
-
Gemäß einer
exemplarischen Ausführungsform
der vorliegenden Erfindung sind/werden bei dem CMOS-Bildsensor-Herstellungs-Prozess,
wenn die stark dotierten Verunreinigungs-Ionen vom p-Typ (beispielsweise
B) in den PMOS-Transistor-Bereich implantiert sind/werden, die stark
dotierten Verunreinigungs-Ionen vom p-Typ auch in den Attrappen-Graben-Bereich
implantiert, so dass Metall-Ionen-Verunreinigung verhindert werden
kann.
-
Bei
der konventionellen Technik werden, wenn N+ Ionen implantiert werden,
Arsen(As)-Ionen in den Attrappen-Graben-Bereich implantiert. Wenn allerdings,
gemäß einer
exemplarischen Ausführungsform
der vorliegenden Erfindung, die P+ Ionen implantiert werden, werden
Bor-Ionen in den Attrappen-Graben-Bereich implantiert, so dass die
Metall-Ionen-Kontamination
durch Verwendung von Fe-B-Bindung verhindert werden kann. Ohne einen zusätzlichen
Prozess unterliegt, als ein Ergebnis, die Metall-Ionen-Kontamination
einem weiten Bereich des Attrappen-Graben-Bereiches Getterung, so
dass ein Leckstrom reduziert werden kann.
-
Obwohl
die Beispiel-Ausführungsformen
und die modifizierten Beispiele der vorliegenden Erfindung beschrieben
worden sind, ist die vorliegende Erfindung nicht auf die Ausführungsformen
und Beispiele beschränkt,
sondern kann in verschiedenen Formen modifiziert werden, ohne vom
Bereich der beigefügten
Ansprüche,
der detaillierten Beschreibung und den begleitenden Zeichnungen
der vorliegenden Erfindung abzuweichen. Daher ist es natürlich, dass
solche Modifikationen dem Bereich der vorliegenden Erfindung zugehörig sind.
-
Gemäß einem
Verfahren zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden
Erfindung können
die folgenden Vorteile erreicht werden.
-
Eine
hohe Konzentration von Bor-Ionen kann in einen weiten Attrappen-Graben-Bereich des CMOS-Bildsensors
während
eines P+ Source-Drain-Prozesses implantiert werden, so dass die/eine
Getterung von Metall-Ionen-Kontamination ebenfalls verbessert werden
kann.
-
Zusätzliche
Masken-Design-Aufgaben können
ebenfalls reduziert werden, indem ein Masken-Maßnahme(”Task”)-Verfahren zur Getterung
verwendet wird.
-
Insbesondere
können
Bor-Ionen in hoher Dosis in den Attrappen-Graben-Bereich implantiert werden,
und daher wird die Metall-Ionen-Kontamination unter Verwendung der/einer
Fe-B-Bindung reduziert, so dass ein in einem inneren Silizium-Abschnitt auftretender
Leckstrom reduziert werden kann.
-
Es
wird für
Fachleute offensichtlich sein, dass verschiedene Modifikationen
und Variationen an der vorliegenden Erfindung ausgeführt werden können. Daher
ist angestrebt, dass die vorliegende Erfindung die Modifikationen
und Variationen dieser Erfindung abdeckt, vorausgesetzt, sie befinden
sich innerhalb des Bereiches der beigefügten Ansprüche und ihrer Äquivalente.