JP2008135637A - 固体撮像素子およびその製造方法 - Google Patents

Abstract

【課題】さらなる微細化に伴い、配線容量を低減し、アンプ特性の優れた固体撮像素子を提供する。特に、水平転送路の高速駆動化に伴う、複数アンプ構造においても、寄生容量を均一にし、出力特性の均一な固体撮像素子を提供する。
【解決手段】信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が電気的に接続されるトランジスタを含み、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路とを備え、前記出力回路の接続配線が、前記ゲート電極の端部を含み前記フローティングディフュージョン部に開口するように形成されたコンタクトホールと、前記コンタクトホール内で、前記フローティングディフュージョン部から前記ゲート電極に這い上がるように形成され、前記ゲート電極と前記フローティングディフュージョン部とを電気的に接続する金属シリサイド膜を備えたことを特徴とする。
【選択図】図１

Description

本発明は、固体撮像素子およびその製造方法にかかり、特に固体撮像素子のフローティングディフュージョン部とゲート電極との接続部などにおけるコンタクト構造の改善に関する。

信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が電気的に接続されるトランジスタを含み、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路とを有するＣＣＤ型の固体撮像素子が提案されている。

ＣＣＤ型の固体撮像素子は、受光面に縦横に配置したフォトダイオードからなる複数の光電変換素子と、各光電変換素子の垂直方向に対応して配置される垂直転送レジスタと、垂直転送レジスタの終端に配置される水平転送レジスタと、水平転送レジスタの終端に配置され、前記水平転送レジスタからの転送電荷を電圧信号に変換して出力する信号出力部とを備えている。
図９にＣＣＤ固体撮像素子の水平転送レジスタの一部、フローティングディフュージョン及びリセットドレイン周辺の平面図を示す。

例えばｎ型基板に形成されたｐ型のウェル領域内に、例えばｎ型の拡散層により、水平ＣＣＤレジスタ３１、フローティングディフュージョン２６、リセットドレイン２８が形成され、この上にゲート絶縁膜となるシリコン酸化膜（図示せず）を介して、第１層の多結晶シリコン層により転送電極２１，２３及びリセットゲート部のゲート電極２７が形成され、さらにシリコン酸化膜（図示せず）を介して第２層の多結晶シリコン層により転送電極２２，２４及び水平出力ゲート部のゲート電極２５が形成されている。

また、図１０にフローティングディフュージョン２６付近の断面図を模式的に示す。図９に示すように、フローティングディフュージョン２６には、コンタクト部Ｈ（２９）を介してＡｌ層からなる配線部３９が接続され、この配線部３９は出力アンプのゲート出力より延長する多結晶シリコン層からなる配線（ゲート電極３）にコンタクト部を介して接続されている。図１０中１はｐ型ウェル領域が形成された半導体基板、２及び５は酸化シリコン膜などの絶縁膜である。

そして、この配線部３９は、図９に示した水平ＣＣＤレジスタ３１を覆う遮光膜及び出力部の配線（例えば第１層の配線）と共に、スパッタリング法により全面的に形成されたＡｌ層を所定のパターンにパターニングすることにより形成される。

この場合、層間絶縁膜で覆われた両接続部を等方性および異方性エッチングによりコンタクト部（コンタクトホール）を形成し、スパッタリング法によりアルミニウム薄膜を形成し、これをフォトリソグラフィによりパターニングして、エッチング加工を行うことで形成していた。

しかしながら、スパッタリング法で形成したアルミニウム薄膜は段差被覆性が悪く断線の恐れがあることから、絶縁膜に等方性エッチング処理を行い、開口をラウンド形状とする方法が提案されている。このラウンド部には厚いアルミニウム薄膜が形成されリセットゲート部間の距離が縮小され、容量の増加を招くことになり、電荷検出感度を低下させる原因となっていた。

また、高速駆動化に伴う複数の水平転送路を持つセンサでは、アンプの出力ばらつきの原因となることがある。
そこでフローティングディフュージョン領域と出力回路との間を接続する配線部の配線容量を低減し、電荷電圧変換効率を高めることを目的として、フローティングディフュージョン部領域と、出力回路を構成する駆動トランジスタのゲート電極部とを接続する配線部が、これらフローティングディフュージョン部領域とゲート電極部とをシェアードコンタクトするタングステン配線を、選択ＣＶＤ法などにより形成した金属プラグにより接続する方法も提案されている（特許文献１）

特開２００２−３６８２０３号公報

しかしながら、上記方法においても配線容量に起因する電荷検出感度の低下は免れえず、さらなる微細化に伴い、配線容量のさらなる低減が求められている。

さらにまた、改善の手法として、ブランケットタングステン法を用い、フローティングディフュージョン部の小径化をはかる方法も提案されている。しかしながらこの方法も、フォトダイオード部の集光効率改善のために内部レンズ構造を用いているため、タングステンエッチバックの際、下地絶縁膜の凹凸が大きく、画素上にタングステンが残留し、入射光を遮るという問題もあった。あるいはまた、下地の凹凸に起因して膜厚を均一にするのは難しく、リセットゲート内の寄生容量にばらつきが生じやすく、出力特性が不均一になりやすいという問題があった。

本発明は、前記実情に鑑みてなされたものであり、さらなる微細化に伴い、配線容量を低減し、アンプ特性の優れた固体撮像素子を提供することを目的とする。
特に、水平転送路の高速駆動化に伴い、複数アンプ構造をとる必要がある場合においても、寄生容量を均一にし、出力特性の均一な固体撮像素子を提供することを目的とする。

本発明の固体撮像素子は、信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が電気的に接続されるトランジスタを含み、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路とを備え、前記出力回路の接続配線が、前記ゲート電極の端部を含み前記フローティングディフュージョン部に開口するように形成されたコンタクトホールと、前記コンタクトホール内で、前記フローティングディフュージョン部から前記ゲート電極に這い上がるように形成され、前記ゲート電極と前記フローティングディフュージョン部とを電気的に接続する金属シリサイド膜とを備えたことを特徴とする。
この構成によれば、シリサイド化によって、フローティングディフュージョン部とゲート電極を構成する多結晶シリコン膜などのシリコン系導電性膜の存在する領域にのみ金属シリサイドが形成されるため、薄くかつ低抵抗であり、リセットゲート間の寄生容量を低減することができる。さらにまた、金属シリサイド膜は自己整合的に形成されるためフォトリソグラフィ工程が不要でありかつ、パターンずれもなく、微細領域に良好なコンタクトを形成することが可能となる。また均一な膜厚を得ることが出来るため特性のばらつきを低減することができる。

また、本発明は、上記固体撮像素子において、前記接続配線が、前記金属シリサイドの形成された前記コンタクトホール内に積層されたタングステン薄膜を含む。
この構成によれば、更なる低抵抗化をはかることができる。

また、本発明は、上記固体撮像素子において、前記金属シリサイド膜は、チタンシリサイド膜、コバルトシリサイド膜、ニッケルシリサイド膜のいずれかである。

また、本発明は、上記固体撮像素子において、前記金属シリサイド膜の膜厚は、２０〜３０ｎｍである。
この構成により、均一でかつ容量の小さい配線を形成すること可能となる。

また、本発明は、上記固体撮像素子において、前記コンタクトホールは、全高さに対しほぼ同一径である。
この構成により、微細で高アスペクト比のコンタクトホール内に、均一で信頼性の高い配線を形成することが可能となり、更なる微細化が可能となる。

また、本発明は、半導体基板上に前記フローティングディフュージョン部を含む電荷転送領域を形成すると共に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記半導体基板表面を覆う絶縁膜に開口を形成し、前記フローティングディフュージョン部の少なくとも一部を露出させる開口形成工程と、金属膜を成膜する工程と、前記金属膜をシリサイド化し、金属シリサイド膜を形成する工程と、シリサイド化されずに残った前記金属膜を選択的に除去する工程とを含む。
この構成によれば、コンタクトホールの小径化に際してもラウンド部を形成することなく薄い金属シリサイド膜で接続しているため、寄生容量の低減を図ることが出来る。

また、本発明は上記固体撮像素子の製造方法において、前記金属膜を除去する工程後に、前記金属シリサイド上に、選択ＣＶＤ法によりタングステン薄膜を成膜する工程とを含む。
この構成によれば、上記効果に加え、下地依存性を低減し、信頼性の高い固体撮像素子を提供することが可能となる。

また、本発明は上記固体撮像素子の製造方法において、前記開口形成工程は、異方性エッチングによりコンタクトホールを形成する工程である。
この構成によれば、開口を小さくかつ断面が基板表面に対して垂直となるようにすることが可能となる。

また、本発明は上記固体撮像素子の製造方法において、前記金属シリサイド膜を形成する工程は、第１のアニール工程と、第２のアニール工程とを含む２段階アニール工程であり、前記第２のアニール工程は前記第１のアニール工程よりも高温下で熱処理する工程である。
この構成によれば、２段階アニールにより、シリサイド化に際して良好に這い上がりが形成され、確実なコンタクトの形成が可能となる。

また、本発明は上記固体撮像素子の製造方法において、前記第１のアニール工程は、５５０℃以上で熱処理する工程である。
この構成により、這い上がりが生じやすい。

また、本発明は上記固体撮像素子の製造方法において、前記金属膜は、チタン、コバルト、ニッケルのいずれかである。

また、本発明は上記固体撮像素子の製造方法において、前記金属膜を成膜する工程はスパッタリング工程である。

また、本発明は上記固体撮像素子の製造方法において、前記金属シリサイド膜を形成する工程は、スパッタリング法によりチタン膜を形成する工程であり、前記金属シリサイド膜を形成する工程は、５００〜５５０℃の窒素雰囲気中で加熱する第１のアニール工程と、８００℃のアルゴン雰囲気中で加熱する第２のアニール工程とを含む。

また、本発明は上記固体撮像素子の製造方法において、前記金属膜を成膜する工程は、３０〜５０ｎｍのチタン薄膜を形成する工程である。

また、本発明は上記固体撮像素子の製造方法において、前記金属シリサイド膜を形成する工程は、スパッタリング法によりコバルト膜を形成する工程であり、前記金属シリサイド膜を形成する工程は、５００℃の窒素雰囲気中で加熱する第１のアニール工程と、８００℃のアルゴン雰囲気中で加熱する第２のアニール工程とを含む。

また、本発明は上記固体撮像素子の製造方法において、前記除去する工程は、ＳＣ−１処理により、未反応の金属膜を除去する工程を含む。

また、本発明は上記固体撮像素子の製造方法において、前記タングステン薄膜を成膜する工程に先立ち、ＢＣｌ_３を用いたプラズマトリートメント工程を含む。
この構成により、表面の結合種をあわせ、表面の均質化処理をすることができ、この上層に形成されるタングステン膜を均一に形成することが可能となる。

また、本発明は上記固体撮像素子の製造方法において、前記は、ＳＣ−１処理により、未反応の金属膜を除去する工程を含む。

以下、本発明の実施の形態について図面を参照して説明する。

（実施の形態１）
図１は、本発明の実施の形態を説明するための固体撮像素子の信号出力部の部分断面模式図であり、信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が電気的に接続されるトランジスタを含み、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路とを備えた固体撮像素子において、出力回路を構成する接続配線が、前記ゲート電極３の端部を含み前記フローティングディフュージョン部１Ｎに開口するように形成された断面矩形状のコンタクトホールＨと、前記コンタクトホール内で、前記ゲート電極と前記フローティングディフュージョン部１Ｎとを電気的に接続する前記コンタクトホール内で、前記フローティングディフュージョン部１Ｎから前記ゲート電極３の側壁に沿ってゲート電極上に這い上がるように形成され、前記ゲート電極と前記フローティングディフュージョン部とを電気的に接続する膜厚３０ｎｍのチタンシリサイド層７と、前記チタンシリサイド層７の上層に充填されたタングステン薄膜８とで構成されたことを特徴とする。３Ｓはリセットゲートである。

この構成では、コンタクトホールＨは上方で拡がりをもつことなく、基板表面に対して直立した壁（ＢＰＳＧ膜５）で囲まれており、接続配線を構成するチタンシリサイド層７は、コンタクトホールＨ内で、下層の表面に沿って均一な膜厚でフローティングディフュージョン部１Ｎとゲート電極３とに接続される。チタンシリサイド層７は、低抵抗であるため、薄く、確実な電気的接続を達成することができる。またコンタクトホール内において、この上に選択ＣＶＤで形成したタングステン膜８が充填されるため、接続はより確実となり、横方向に広がらない。したがって、リセットゲート間の寄生容量を低減することができる。また選択ＣＶＤ法によるタングステン薄膜８はチタンシリサイド層７上に形成されるため、成長速度の均一化をはかることができる。ちなみにチタンシリサイド層７を形成することなく、シリコン基板表面および多結晶シリコン基板表面の混在する面に、選択ＣＶＤ法によりタングステン薄膜を形成した場合、タングステン膜の成長速度にばらつきがあり、膜厚のばらつきを生じることがあり、容量にばらつきが生じることがあった。

このようにして、チタンシリサイド層７とタングステン薄膜８とによって、リセットゲート間容量の低減をはかることができるとともに、良好な出力配線層を構成することができる。

本実施の形態の固体撮像素子の信号出力部は、通例の固体撮像素子の構成と同様、水平転送レジスタからの信号電荷を蓄積してそれに対応した電位となり、その後リセットされて所定のリセット電位になる動作を一定の周期で繰り返すフローティングディフュージョン部と、そのリセットを行うリセットトランジスタと、フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路とを有する構成である。出力回路には、２段又は３段接続されたソースフォロワ回路が含まれており、各ソースフォロワ回路は、駆動トランジスタと負荷トランジスタとを含んでいる。図１では、フローティングディフュージョン部１Ｎと、出力回路に含まれる初段のソースフォロワ回路の駆動トランジスタのゲート電極３との接続部分について図示している。

図１に示すように、ｎ型のシリコン基板１に形成されたｐウェル層（図示せず）にはｎ^＋領域からなるフローティングディフュージョン部１Ｎが形成され、フローティングディフュージョン部１Ｎ近傍のＬＯＣＯＳ膜等からなるフィールド酸化膜（図示せず）上には、ｐウェル層上に形成されたＯＮＯ膜等からなるゲート絶縁膜２を介して、ポリシリコン等からなるゲート電極３およびリセットゲート３Ｓが形成されている。このゲート電極３が、上述した初段のソースフォロワ回路の駆動トランジスタのゲート電極に相当する。ゲート絶縁膜２には、フローティングディフュージョン部１Ｎ上方において開口が形成されている。

ゲート電極３の端部とフローティングディフュージョン部１Ｎの上には、前述したようにチタンシリサイド層７とこの上層に形成されたタングステン薄膜８とが形成され、ゲート電極３とフローティングディフュージョン部１Ｎは、これらによって電気的に接続されている。

このように構成された信号出力部では、図示しない水平転送レジスタから転送されてきた信号電荷がフローティングディフュージョン部１Ｎに一旦蓄積される。そして、蓄積された信号電荷に応じてフローティングディフュージョン部１Ｎの電位が変化し、この電位変化が出力信号としてチタンシリサイド層７とこの上層に形成されたタングステン薄膜８を介してゲート電極３に印加され、この出力信号が出力回路で増幅されて外部に出力される。

以下、図１に示す固体撮像素子の製造方法について説明する。
図２乃至図５は、図１に示す固体撮像素子の製造方法を説明するための工程図である。各図において一部破断線を介して左側はフローティングディフュージョン部近傍、右はＶＣＣＤおよび周辺回路を示す。
まず、ｎ型のシリコン基板１表面にｐウェル層（図示せず）を形成し、ここにＬＯＣＯＳ膜等のフィールド酸化膜（図示せず）を形成する。更に、ｐウェル層内に、フローティングディフュージョン部となるｎ^＋領域１Ｎや、図示しないフォトダイオード、垂直転送レジスタ、及び水平転送レジスタ等をイオン注入等によって形成した後、ｐウェル層上にＯＮＯ膜等からなるゲート絶縁膜２を形成する。

次に、ｐウェル層表面に形成された垂直転送レジスタ（図示せず）や水平転送レジスタ（図示せず）の上に、これらを駆動するためのポリシリコン等からなる駆動電極（フォトダイオードから電荷を読み出す際の読み出し電極も兼ねる）を、ゲート絶縁膜２を介して形成する。又、この駆動電極の形成と同時に、フローティングディフュージョン部１Ｎ近傍のフィールド酸化膜上に、駆動電極と同じ材料からなるゲート電極３を、リセットゲート３Ｓとともに、ゲート絶縁膜２を介して形成する（図２（ａ））。その後、熱酸化またはＣＶＤ法により、層間絶縁膜としての酸化シリコン膜４を形成する（図２（ｂ））。こののち、密着層としてのＴｉＮ層（図示せず）をスパッタリングにより形成したのち遮光膜９としてのタングステン薄膜をＣＶＤ法により形成し（図２（ｃ））、これをパターニングする（図２（ｄ））。ここで遮光膜９は電荷転送電極への光の入射を遮光するための膜であるが、図１では省略している。

こののち、ＣＶＤ法により遮光膜９の酸化防止膜（図示せず）として窒化シリコン膜あるいは酸化シリコン膜を形成したのち、層間絶縁膜１０としてのＢＰＳＧ膜を形成する（図３（ａ））。その後、８００〜９００℃の不活性雰囲気中でアニールし、フォトダイオード上のＢＰＳＧ膜を湾曲形状（凹状）となるようにする（図３（ｂ））。そして、フローティングディフュージョン部１Ｎおよびゲート電極３の一部を露出させるために、フォトリソグラフィによりレジストパターンＲ１を形成する。そしてこのレジストパターンＲ１をマスクとしてゲート電極の一部およびフローティングディフュージョン部１Ｎ上のゲート絶縁膜２の少なくとも一部を異方性エッチングにより除去して開口を形成し、レジストパターンＲ１を剥離除去し、コンタクトのためのコンタクトホールＨを形成する（図３（ｃ））。

次に、希釈ＨＦ系水溶液を用いて表面洗浄を行い、コンタクトホール底部の自然酸化膜を除去したのち、スパッタリング法により、３０〜５０ｎｍのチタン薄膜７Ｎを成膜する（図３（ｄ））。

そしてＲＴＡ（高速熱処理法）により２段階熱処理を行い、コンタクトホール底部にチタンシリサイド（ＴｉＳｉ_２）層７を形成し（図４（ａ））、ＳＣ−１洗浄により未反応のチタン薄膜７Ｎを除去する（図４（ｂ））。ここで２段階熱処理の条件は以下のとおりである。
1st. アニール 600℃、Ｎ₂雰囲気中、RTA=30sec
2nd. アニール 800℃、Ａｒ雰囲気中、RTA=30sec
このように第１段階のアニール工程を高温でおこなうことにより、ゲート電極に沿って良好に均一な膜厚で這い上がり部が形成される。

こののち、ＢＣｌ_３プラズマを用いたプラズマトリートメントを行い、表面の結合種をあわせ、均質化を行う。

そしてＷＦ_６／ＳｉＨ_４ガス雰囲気中で選択ＣＶＤ法によりチタンシリサイド層７上にタングステン薄膜８を形成する（図４（ｃ））。そしてこの上層にＣＶＤ法によりタングステンの酸化防止のための酸化シリコン膜１２を形成する（図４（ｄ））。

そしてＶＣＣＤ部など他の領域のコンタクト形成のためにレジストパターンＲ２を形成しこれをマスクとして等方性エッチングおよび異方性エッチングによりコンタクトホールＨ０を形成し（図５（ａ））、レジストを除去したのち、スパッタリング法によりアルミニウム配線１３を形成する（図５（ｂ））。後は通例の方法に従って平坦化膜、カラーフィルタ層、マイクロレンズなどを形成し固体撮像素子が完成する。

以上説明してきたように、２段階加熱法を用いて、這い上がりをコントロールした条件を用いた、シリサイド化によって自己整合的にシリコン基板およびゲート電極上にのみチタンシリサイドを形成しているため、低抵抗でかつ低容量で、均一な配線層を形成することが出来る。またこの上層に選択ＣＶＤ法によりタングステン薄膜を形成し、配線抵抗の低減をはかっているため、確実で信頼性の高い接続配線を得ることが可能となる。
また均一でばらつきのない膜形成が実現されるため、リセットゲート間の寄生容量の均一化をはかることが可能となる。

なお前記実施の形態では、チタンシリサイド層を用いたが、コバルトシリサイド、ニッケルシリサイドも適用可能である。コバルトシリサイドを形成する場合には以下のようなアニール条件を用いるのが望ましい。
Ｃｏシリサイド形成
1st. アニール 500℃、Ｎ₂雰囲気中、RTA=30sec
2nd. アニール 850℃、Ｎ2雰囲中、RTA=30sec

（実施の形態２）
次に本発明の実施の形態２について説明する。
図６は、本発明の実施の形態を説明するための固体撮像素子の信号出力部の部分断面模式図であり、実施の形態１と異なるのは、前記フローティングディフュージョン部とゲート電極との接続配線が、チタンシリサイド層のみで形成された点である。ここでは平坦化のための層間絶縁膜１０の形成は、この接続配線の後に実施している。すなわち本実施の形態２の固体撮像素子は、信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が電気的に接続されるトランジスタを含み、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路とを備えた固体撮像素子において、出力回路を構成する接続配線が、前記ゲート電極３の端部を含み前記フローティングディフュージョン部１Ｎに開口するように形成されたコンタクトホールＨと、前記コンタクトホール内で、前記ゲート電極と前記フローティングディフュージョン部１Ｎとを電気的に接続する前記コンタクトホール内で、前記フローティングディフュージョン部１Ｎから前記ゲート電極３の側壁に沿ってゲート電極上に這い上がるように形成され、前記ゲート電極と前記フローティングディフュージョン部とを電気的に接続する膜厚３０ｎｍのチタンシリサイド層７とで構成されたことを特徴とする。

この構成でも、コンタクトホールＨは上方で拡がりをもつことなく、基板表面に対して直立した壁（酸化シリコン膜５）で囲まれており、接続配線を構成するチタンシリサイド層７は、コンタクトホールＨ内で、下層の表面に沿って均一な膜厚でフローティングディフュージョン部１Ｎとゲート電極３とに接続される。チタンシリサイド層７は、低抵抗であるため、膜厚が薄いにもかかわらず、確実な電気的接続を達成することができる。

このようにして、チタンシリサイド層７によって、リセットゲート間容量の低減をはかることができるとともに、良好な出力配線層を構成することができる。

以下、図６に示す固体撮像素子の製造方法について説明する。
図７乃至図９は、図６に示す固体撮像素子の製造方法を説明するための工程図である。各図において一部破断線を介して左側はフローティングディフュージョン部近傍、右はＶＣＣＤおよび周辺回路を示す。
なお遮光膜８の形成までは前記実施の形態１と同様であるため、説明を省略する。
図２（ｄ）に示したように、遮光膜８のパターニングを行ったのち、ＣＶＤ法により遮光膜８の酸化防止膜として窒化シリコン膜あるいは酸化シリコン膜を形成する。そしてこののち、フローティングディフュージョン部１Ｎおよびゲート電極３の一部を露出させるために、フォトリソグラフィによりレジストパターンＲ３を形成する。そしてこのレジストパターンＲ３をマスクとしてゲート電極の一部およびフローティングディフュージョン部１Ｎ上のゲート絶縁膜２の少なくとも一部を異方性エッチングにより除去して開口を形成する（図７（ａ））。そして、レジストパターンＲ３を剥離除去し、コンタクトのためのコンタクトホールＨを形成する（図７（ｂ））。

次に、希釈ＨＦ系水溶液を用いて洗浄を行い、コンタクトホール底部の自然酸化膜を除去したのち、スパッタリング法により、３０〜５０ｎｍのチタン薄膜７Ｎを成膜する。
そしてＲＴＡ（高速熱処理法）により２段階熱処理を行い、コンタクトホール底部にチタンシリサイド（ＴｉＳｉ_２）層７を形成し、ＳＣ−１洗浄により未反応のチタン薄膜７Ｎを除去する（図７（ｃ））。ここで２段階熱処理の条件は以下のとおりである。
1st. アニール 600℃、Ｎ₂雰囲気中、RTA=30sec
2nd. アニール 800℃、Ａｒ雰囲気中、RTA=30sec
このように第１段階のアニール工程を高温でおこなうことにより、ゲート電極に沿って良好に均一な膜厚で這い上がり部が形成される。

こののち、層間絶縁膜１０としてのＢＰＳＧ膜を形成する（図８（ａ））。その後、７００〜９００℃の不活性雰囲気中でアニールし、フォトダイオード上のＢＰＳＧ膜を湾曲形状（凹状）となるようにする（図８（ｂ））。
後は前記実施の形態１と同様、通例の方法に従って平坦化膜、カラーフィルタ層、マイクロレンズなどを形成し固体撮像素子が完成する。

以上説明してきたように、本実施の形態においても２段階加熱法を用いて、這い上がりをコントロールした条件を用いた、シリサイド化によって自己整合的にシリコン基板およびゲート電極上にのみチタンシリサイドを形成しているため、低抵抗でかつ極めて低容量で、均一な配線層を形成することが出来る。また均一でばらつきのない膜形成が実現されるため、リセットゲート間の寄生容量の均一化をはかることが可能となる。

尚、前記実施の形態では、ゲート電極３とフローティングディフュージョン部１Ｎとに接続される配線の形成について説明したが、これに限定されることなく、半導体基板表面に形成された拡散層などの不純物領域と、電極配線とを上層配線で接続する場合など、適宜適用可能である。

以上説明してきたように、本発明の固体撮像素子およびその製造方法は、固体撮像素子のフローティングディフュージョン部とゲート電極とを接続し出力回路に取り出すための配線など種々の半導体分野に適用可能である。

本発明の実施の形態１の固体撮像素子の信号出力部を示す図 図１に示す固体撮像素子の製造方法を説明するための工程図 図１に示す固体撮像素子の製造方法を説明するための工程図 図１に示す固体撮像素子の製造方法を説明するための工程図 図１に示す固体撮像素子の製造方法を説明するための工程図 本発明の実施の形態２の固体撮像素子の信号出力部を示す図 図６に示す固体撮像素子の製造方法を説明するための工程図 図６に示す固体撮像素子の製造方法を説明するための工程図 従来例の固体撮像素子の信号出力部のコンタクトの形成工程を示す図 従来例の固体撮像素子の信号出力部の信号出力部を示す図

符号の説明

１ シリコン基板
１Ｐ ｐウェル層
１Ｎ フローティングディフュージョン部
２ ゲート絶縁膜
３ ゲート電極
４ 絶縁膜
６ 絶縁膜
７Ｎ チタン膜
７ チタンシリサイド層
８ タングステン薄膜
１０ ＢＰＳＧ膜

Claims (17)

1. 信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が電気的に接続されるトランジスタを含み、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路とを備え、
   前記出力回路の接続配線が、
   前記ゲート電極の端部を含み前記フローティングディフュージョン部に開口するように形成されたコンタクトホールと、
   前記コンタクトホール内で、前記フローティングディフュージョン部から前記ゲート電極に這い上がるように形成され、前記ゲート電極と前記フローティングディフュージョン部とを電気的に接続する金属シリサイド膜とを備えた固体撮像素子。
2. 請求項１に記載の固体撮像素子であって、
   前記接続配線は、前記金属シリサイドの形成された前記コンタクトホール内に積層されたタングステン薄膜を含む固体撮像素子。
3. 請求項１または２に記載の固体撮像素子であって、
   前記金属シリサイド膜は、チタンシリサイド膜、コバルトシリサイド膜、ニッケルシリサイド膜のいずれかである固体撮像素子。
4. 請求項１または２に記載の固体撮像素子であって、
   前記金属シリサイド膜の膜厚は、２０〜３０ｎｍである固体撮像素子。
5. 請求項１乃至４のいずれかに記載の固体撮像素子であって、
   前記コンタクトホールは、全高さに対しほぼ同一径である固体撮像素子。
6. 半導体基板上に前記フローティングディフュージョン部を含む電荷転送領域を形成すると共に、ゲート絶縁膜を介してゲート電極を形成する工程と、
   前記半導体基板表面を覆う絶縁膜に開口を形成し、前記フローティングディフュージョン部の少なくとも一部を露出させる開口形成工程と、
   前記半導体基板上に金属膜を成膜する工程と、
   前記金属膜をシリサイド化し、金属シリサイド膜を形成する工程と、
   シリサイド化されずに残った前記金属膜を選択的に除去する工程とを含む固体撮像素子の製造方法。
7. 請求項４に記載の固体撮像素子の製造方法であって、
   前記金属膜を除去する工程後に、
   前記金属シリサイド上に、選択ＣＶＤ法によりタングステン薄膜を成膜する工程とを含む固体撮像素子の製造方法。
8. 請求項６または７に記載の固体撮像素子の製造方法であって、
   前記開口形成工程は、異方性エッチングによりコンタクトホールを形成する工程である固体撮像素子の製造方法。
9. 請求項６または７に記載の固体撮像素子の製造方法であって、
   前記金属シリサイド膜を形成する工程は、第１のアニール工程と、第２のアニール工程とを含む２段階アニール工程であり、
   前記第２のアニール工程は前記第１のアニール工程よりも高温下で熱処理する工程である固体撮像素子の製造方法。
10. 請求項９に記載の固体撮像素子の製造方法であって、
    前記第１のアニール工程は、５５０℃以上で熱処理する工程である固体撮像素子の製造方法。
11. 請求項６乃至１０のいずれかに記載の固体撮像素子の製造方法であって、
    前記金属膜は、チタン、コバルト、ニッケルのいずれかである固体撮像素子の製造方法。
12. 請求項１１に記載の固体撮像素子の製造方法であって、
    前記金属膜を成膜する工程はスパッタリング工程である固体撮像素子の製造方法。
13. 請求項１２に記載の固体撮像素子の製造方法であって、
    前記金属シリサイド膜を形成する工程は、スパッタリング法によりチタン膜を形成する工程であり、
    前記金属シリサイド膜を形成する工程は、５００〜５５０℃の窒素雰囲気中で加熱する第１のアニール工程と、
    ８００℃のアルゴン雰囲気中で加熱する第２のアニール工程とを含む固体撮像素子の製造方法。
14. 請求項１３に記載の固体撮像素子の製造方法であって、
    前記金属膜を成膜する工程は、３０〜５０ｎｍのチタン薄膜を形成する工程である固体撮像素子の製造方法。
15. 請求項１２に記載の固体撮像素子の製造方法であって、
    前記金属シリサイド膜を形成する工程は、スパッタリング法によりコバルト膜を形成する工程であり、
    前記金属シリサイド膜を形成する工程は、５００℃の窒素雰囲気中で加熱する第１のアニール工程と、
    ８００℃のアルゴン雰囲気中で加熱する第２のアニール工程とを含む固体撮像素子の製造方法。
16. 請求項１３または１５に記載の固体撮像素子の製造方法であって、
    前記除去する工程は、ＳＣ−１処理により、未反応の金属膜を除去する工程を含む固体撮像素子の製造方法。
17. 請求項７に記載の固体撮像素子の製造方法であって、
    前記タングステン薄膜を成膜する工程に先立ち、ＢＣｌ_３を用いたプラズマトリートメント工程を含む固体撮像素子の製造方法。

Images