JP2014170966A - 光電変換装置の製造方法 - Google Patents

Abstract

【課題】光電変換装置のコンタクトホール形成時に光電変換部が金属あるいは高融点金属で汚染されないようにすること。
【解決手段】画素領域と周辺回路領域とを有する光電変換装置の製造方法であって、前記周辺回路領域のＭＯＳトランジスタの拡散層あるいはゲート電極の表面と高融点金属とを反応させて、半導体化合物層を形成し（図２（Ｃ））、前記画素領域と前記周辺回路領域に絶縁層を形成する（図２（Ｄ））。前記画素領域の拡散層を露出するように前記絶縁層にコンタクトホールを形成し（図２（Ｄ））、異なるタイミングで、前記周辺回路領域に形成された前記半導体化合物層を露出するように前記絶縁層にコンタクトホールを形成する（図３（Ａ））。後で形成されるコンタクトホールに先立って、先に形成されるコンタクトホールにコンタクトプラグを形成する（図３（Ａ））。
【選択図】図３

Description

本発明は光電変換装置の製造工程において、コンタクトホールを形成する技術に関する。

近年、光電変換装置の進歩により、より高画質で安価なデジタルカメラやデジタルビデオカメラが普及している。光電変換装置には、ＣＣＤ型やＭＯＳ型等がある。ＭＯＳ型光電変換装置は、画素領域と周辺回路領域とを有している。画素領域は、光電変換部であるフォトダイオードや転送トランジスタ及び増幅トランジスタを含む。周辺回路領域はＭＯＳトランジスタを含み、画素領域からの出力信号の処理や光電変換装置の駆動を行う。この画素領域と周辺回路領域は、ＣＭＯＳ製造プロセスによって共通の工程で製造することができる。

この周辺回路領域のＭＯＳトランジスタのソース・ドレイン、及び、ゲート電極上に高融点金属の半導体化合物を選択的に形成するサリサイド（以下、「シリサイド層」と呼ぶ。）構造を使用することで、ＭＯＳトランジスタの高速動作が可能となる。一方、画素領域の光電変換部にシリサイド層を使用すると、光電変換部のリーク電流を増大させ、光電変換特性を劣化させてしまう。

特許文献１には、周辺回路領域のみにサリサイド構造を使用することで、光電変換部のリーク電流を抑制する構成が開示されている。

一方、従来、ＣＭＯＳイメージセンサに代表されるアクティブピクセル型の固体撮像装置には、行列状に並べられた複数の画素における光電荷蓄積の開始時刻と終了時刻を同時にするために、画素にグローバル電子シャッター機能を持たせたものが存在している。

グローバル電子シャッター機能を有する固体撮像装置を実現するためには、各画素領域では光電変換を行う光電変換部と、光電変換部で発生した電荷をある程度の時間保持しておく電荷保持部とが必要になる。電荷保持部は、ある画素の蓄積終了後から読み出しが行われるまで、電荷を保持する役割を担うため、電荷保持部に光が入射し、電荷保持部に接するＰＮ接合で光電変換による電荷が発生すると、光の漏れ込みノイズとなって画質が悪化してしまう。

このような課題に対して、特許文献２では、光電変換部を遮光せず、電荷保持部を遮光する遮光膜を形成することで、電荷保持部への光の入射を防ぎ、画質の劣化を抑制する構成を開示している。

特開２００１−１１１０２２号公報 特開２００７−２９４５３１号公報

しかしながら、特許文献１では、シリサイド層を持たない画素領域とシリサイド層を持つ周辺回路領域を形成後に、絶縁層を形成しコンタクトホールを形成する。このとき、発明者らは、画素領域および周辺回路領域のコンタクトホールを形成するためのエッチングの際に、以下のような課題が生じることを見出した。それは、エッチングの際に、周辺回路領域の底部のシリサイド層より高融点金属が巻き上がり、画素領域のコンタクトホール内やフォトダイオードが高融点金属で汚染される可能性があることである。画素領域のコンタクトホール内やフォトダイオードが高融点金属で汚染されると、画素領域のリーク電流が増大し光電変換特性の劣化に繋がってしまう。

また、特許文献２に記載のグローバル電子シャッター機能を有する固体撮像装置において、電荷保持部を遮光する遮光膜は、その光の反射特性からタングステンやタングステンシリサイドなどの金属膜を用いて形成させることが一般的である。このような金属膜を用いて、電荷保持部を遮光するように遮光膜を形成し、続いて層間絶縁膜を形成した後に、遮光膜上及び、それ以外の拡散層上やゲート電極上のコンタクトホールを形成するためのエッチングを行う。従来、これらのコンタクトホールの開口は同一工程で行うので、そのエッチングの際に金属膜からなる遮光膜より金属物が巻き上がり、拡散層のコンタクトホール内が金属汚染されたり、さらにはフォトダイオード部も金属汚染される可能性がある。フォトダイオード部が金属で汚染されると、リーク電流が増大するなど、画質が劣化するという問題が発生する。

本発明は上記問題点を鑑みてなされたものであり、光電変換装置のコンタクトホール形成時に光電変換部が金属あるいは高融点金属で汚染されることを低減することを目的とする。

上記目的を達成するために、画素領域と周辺回路領域とを有する光電変換装置の本発明の製造方法は、前記周辺回路領域のＭＯＳトランジスタの拡散層あるいはゲート電極の表面と高融点金属とを反応させて、半導体化合物層を形成する工程と、前記半導体化合物層の形成工程の後、前記画素領域と前記周辺回路領域に絶縁層を形成する工程と、前記画素領域の拡散層を露出するように前記絶縁層にコンタクトホールを形成する第１のコンタクトホール形成工程と、前記第１のコンタクトホール形成工程と異なるタイミングで実施され、前記周辺回路領域に形成された前記半導体化合物層を露出するように前記絶縁層にコンタクトホールを形成する第２のコンタクトホール形成工程と、前記第１のコンタクトホール形成工程と前記第２のコンタクトホール形成工程の内、後に実行される工程に先立って、先に実行される工程で形成されたコンタクトホールにコンタクトプラグを形成する工程とを有する。

また、本発明の製造方法は、光電変換部と、該光電変換部で変換された電荷を保持する電荷保持部と、前記電荷を読み出すためのＭＯＳトランジスタとを有する画素を含む光電変換装置の製造方法であって、前記光電変換部を遮光せず、電荷保持部を遮光する遮光膜を形成する工程と、前記遮光膜を形成する工程の後、前記画素を覆うように絶縁層を形成する工程と、前記画素のＭＯＳトランジスタの拡散層及びゲート電極の表面を露出するように前記絶縁層にコンタクトホールを形成する第１のコンタクトホール形成工程と、前記第１のコンタクトホール形成工程と異なるタイミングで実施され、前記遮光膜を露出するように前記絶縁層にコンタクトホールを形成する第２のコンタクトホール形成工程と、前記第１のコンタクトホール形成工程と前記第２のコンタクトホール形成工程の内、後に実行される工程に先立って、先に実行される工程で形成されたコンタクトホールにコンタクトプラグを形成する工程と、を有する。

また、本発明の製造方法は、光電変換部と、該光電変換部で変換された電荷を読み出すための複数のＭＯＳトランジスタとを有する光電変換装置の製造方法であって、前記複数のＭＯＳトランジスタの一部のＭＯＳトランジスタが半導体化合物層を有するように、前記一部のＭＯＳトランジスタの拡散層あるいはゲート電極の表面と高融点金属とを反応させて半導体化合物層を形成する工程と、前記半導体化合物層を形成する工程の後、前記光電変換部と前記複数のＭＯＳトランジスタを覆う絶縁層を形成する工程と、前記複数のＭＯＳトランジスタの内、半導体化合物層を有さないＭＯＳトランジスタの拡散層あるいはゲート電極を露出するように前記絶縁層にコンタクトホールを形成する第１のコンタクトホール形成工程と、第１のコンタクトホール形成工程と異なるタイミングで実施され、前記一部のＭＯＳトランジスタの前記半導体化合物層を露出するように前記絶縁層にコンタクトホールを形成する第２のコンタクトホール形成工程と、前記第１のコンタクトホール形成工程と前記第２のコンタクトホール形成工程の内、後に実行される工程に先立って、先に実行される工程で形成されたコンタクトホールにコンタクトプラグを形成する工程と、を有する。

本発明によれば、光電変換装置のコンタクトホール形成時に光電変換部が金属あるいは高融点金属で汚染されることを低減することができる。

、 、 第１の実施形態における光電変換装置の製造工程を説明するための断面図。 第２の実施形態における光電変換装置の製造工程を説明するための断面図。 第３及び第４の実施の形態における光電変換装置の単位画素の平面レイアウトの模式図。 第３及び第４の実施の形態における光電変換装置の断面図。 、 第３の実施形態における光電変換装置の製造方法を示す断面図。 第４の実施形態における光電変換装置の製造方法を示す断面図。 第５の実施形態における光電変換装置の製造方法を示す断面図。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

＜第１の実施形態＞
図１〜図３は本発明の第１の実施形態における光電変換装置の製造方法を説明するための、光電変換装置の画素領域及び周辺回路領域の断面図である。本第１の実施形態は、周辺回路領域に高融点金属化合物層（シリサイド層）を有する構成に関するものである。以下、本第１の実施形態では、ＣＭＯＳ型の光電変換装置について説明を行うが、光電変換装置の種類はこれに限ったものではない。

図１（Ａ）において、１０１は光電変換部であるフォトダイオードの蓄積領域や、光電変換部で生じた電荷を転送するためのＭＯＳトランジスタ等から成る画素が複数配された画素領域である。また、１０２は画素領域１０１からの出力信号の処理や画素領域からの信号を読み出すための駆動を行うＭＯＳトランジスタを含む周辺回路領域を示す。図１（Ａ）は、画素領域１０１の一部と周辺回路領域１０２の一部を示しており、画素領域１０１については１つの画素の一部を示し、図１（Ａ）の周辺回路領域１０２については１つのＭＯＳトランジスタを示している。画素領域と周辺回路領域は、同一の半導体基板上にＣＭＯＳ製造プロセスによって共通の工程で製造することができる。本実施例において、信号電荷は電子とする。

また、１００は半導体基板であり、例えばｎ型半導体領域よりなるシリコン単結晶基板である。１０４は素子分離、１０６は画素領域ウエル、１０５はｎ型半導体よりなるフォトダイオードの蓄積領域である。さらに、１０９は画素領域１０１内の転送用のＭＯＳトランジスタのゲート電極、１０７はフォトダイオードの表面ｐ型半導体層である。１１０は画素領域１０１内及び周辺回路領域１０２内のＭＯＳトランジスタのゲート電極である。ここで、画素領域ウエル１０６は、フォトダイオードの特性により適時最適化されるため、接合深さや不純物濃度などは任意に設定される。また、１００はシリコン単結晶基板の他に、他の種類の基板や基板上に配されたエピタキシャル層であってもよい。

１０３は、蓄積領域１０５から転送された電子を保持するｎ型半導体層（フローティングディフュージョン領域）であり、蓄積領域１０５とゲート電極１０９と転送用のＭＯＳトランジスタを構成する。また、１１１は画素領域１０１内に形成されるｎ型ＭＯＳトランジスタのソース・ドレイン領域や周辺回路領域１０２内に形成されるｎ型ＭＯＳトランジスタのソース・ドレイン領域を示している。１０８は周辺回路領域１０２のｐ型のウエル領域である。また、周辺回路領域１０２はｐ型のウエル領域の他にｐ型ＭＯＳトランジスタが配置されるｎ型のウエル領域を有していてもよい。ここで、画素領域１０１内に形成されるＭＯＳトランジスタとは、例えば電荷を転送するための転送用や電荷を増幅して出力する増幅用のＭＯＳトランジスタである。また、周辺回路領域１０２内に形成されるＭＯＳトランジスタとは、例えば画素領域１０１のＭＯＳトランジスタを駆動するための駆動回路や信号を処理するための信号処理回路を形成するＭＯＳトランジスタである。

次に、図１（Ｂ）に示すように、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜あるいは、それらが複数積層された絶縁膜層１１２を形成する。次に、図１（Ｃ）に示すように、フォトリソグラフィー及びドライエッチングにより、絶縁膜層１１２が主に周辺回路領域１０２のみ除去されて、絶縁膜層１１３が画素領域に形成される。このとき、周辺回路領域１０２においては、ＭＯＳトランジスタのゲート側壁に絶縁膜層１１２が残り、ＬＤＤ構造のためのサイドスペーサ１１４が形成される。

その後、図１（Ｄ）に示すように、周辺回路領域１０２のＭＯＳトランジスタのソース・ドレイン領域に濃いｎ型半導体領域１１６（拡散層）を形成し、ＬＤＤ構造のＭＯＳトランジスタを形成する。ここで、本第１の実施形態では、画素領域１０１のＭＯＳトランジスタのソース・ドレイン領域では、絶縁膜層１１３により、ｎ型半導体領域１１６は形成されない。

次に、ＣＶＤ法やＰＶＤ法などにより、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のような絶縁膜を形成する。そして、画素領域１０１のみを残して選択的に周辺回路領域１０２の絶縁膜を除去し、図２（Ｅ）に示すような高融点金属の半導体化合物阻止層１１７を形成する。このとき、周辺回路領域１０２の一部に半導体化合物阻止層１１７を残して高抵抗領域１１５を形成してもよい。高抵抗領域１１５とは抵抗素子であり、シリサイド層が形成されると抵抗が下がるためシリサイド層を形成しないことが望ましい領域である。

そして、図２（Ｂ）に示すようにＣＶＤやスパッタなどにより、高融点金属としてのコバルトと、高融点金属の酸化防止膜としての窒化チタンの積層膜１１８を堆積させる。ここで、高融点金属としてはコバルト以外にチタン、ニッケル、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナ等が挙げられる。また、高融点金属の酸化防止膜としては、窒化チタンのほかにニッケルやチタン等が挙げられる。

図２（Ｃ）においては、高融点金属膜である積層膜１１８を熱処理することにより、周辺回路領域１０２のＭＯＳトランジスタのゲート電極やソース・ドレインを構成しているシリコンと高融点金属とを反応（シリサイド化）させる。これにより、周辺回路領域１０２のＭＯＳトランジスタのソース・ドレイン、及び、ゲート電極上に高融点金属のシリサイド層（高融点金属の半導体化合物層）を形成する。なお、高融点金属の半導体化合物の一例としては、以下のものが考えられる。それらは、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド、プラチナシリサイドである。このとき、図２（Ａ）で説明した半導体化合物阻止層１１７が配されている領域は、この層がシリサイド化の阻止層として働くため、高融点金属のシリサイド層は形成されない。同様に、高抵抗領域１１５も高融点金属のシリサイド層は形成されない。続いて、未反応の高融点金属を含む積層膜１１８を酸溶液に浸して除去する。そして、図２（Ｃ）のように周辺回路領域１０２の所望の箇所にシリサイド層１１９を設けることが出来る。

次に、図２（Ｄ）に示すように、例えば、シリコン酸化膜、あるいは、ボロン、リンを含んだシリコン酸化膜などで構成された絶縁層１２０を形成する。絶縁層１２０は層間絶縁膜として機能する。そして、シリサイド化されていない画素領域１０１のみにて、フォトリソグラフィー技術およびエッチング技術を用いて、絶縁層１２０にコンタクトホールを形成する（第１のコンタクトホール形成工程）。その後、ＣＶＤ法などにより単層あるいは多層の金属膜を堆積し、ＣＭＰ法などにより余分な金属膜を除去することで、コンタクトプラグ１２１を形成する。このとき、コンタクトプラグ１２１の形成前に、所望のコンタクトホールを介してウエルに不純物を注入（イオン注入）して不純物領域１２２を形成することで、コンタクト抵抗を安定化させることもできる。また、コンタクトホール開口後、コンタクトプラグ１２１を形成前にフッ酸やアンモニア過水などの酸性、あるいはアルカリ性の溶液でコンタクトホール内の洗浄を行ってもよい。コンタクトホールへの不純物の注入後にコンタクトホール内の洗浄を行うことが好ましい。これによって、半導体基板への金属あるいは高融点金属の混入を低減することが可能である。

次に、図３（Ａ）に示すように、画素領域１０１にコンタクトプラグ１２１を形成した後に、同じくフォトリソグラフィー技術およびエッチング技術を用いて、周辺回路領域１０２の絶縁層１２０にコンタクトホール１２６を形成する。（第２のコンタクトホール形成工程）その後、図３（Ｂ）に示すように画素領域１０１と同様な方法でコンタクトプラグ１２３を形成し、最後にアルミや銅などの金属による配線層１２４を画素領域及び周辺回路領域に形成する。この後、更に絶縁層、ビアプラグ、配線層を形成してもよく、カラーフィルタやマイクロレンズを形成することで光電変換装置が完成する（不図示）。

以上、図１〜図３を参照して説明した製造方法では、周辺回路領域にシリサイド層を形成した場合、画素領域のコンタクトホールを形成する工程と、周辺回路領域のコンタクトホールを形成する工程とを別工程とし、異なるタイミングで実行する。このようにすることで、周辺回路領域のコンタクトホールを形成するときに、画素領域のコンタクトホールをコンタクトプラグで埋めておくができる。その結果、周辺回路領域のシリサイド層からの金属飛散による、画素領域内の汚染を防止することができるため、画素特性を劣化させることなく光電変換装置を製造することができる。

また、本実施形態の製造方法では、画素領域のコンタクトホール形成時には、シリサイド層が露出していないためコンタクトホール底部を洗浄処理することが可能となり、良好なコンタクト抵抗を得ることが可能となる。なお、周辺領域、即ちシリサイド層が露出するコンタクトホールにおいては、十分なコンタクトプラグの接続が可能となるので、不純物注入はしなくてもよい。また、シリサイド層が露出するコンタクトホールにおいては、シリサイド層へのダメージを抑制するために洗浄を行わない方が好ましい。

なお、上述した第１の実施形態では、画素領域１０１のコンタクトホールを先に形成する場合について説明したが、周辺回路領域１０２のコンタクトホールを先に形成してもよい。その場合、画素領域１０１のコンタクトホールの形成に先立って、周辺回路領域１０２のコンタクトホールにコンタクトプラグを形成することで、同様の効果を得ることができる。

＜第２の実施形態＞
次に、第２の実施形態における光電変換装置の製造方法を図２（Ｃ）、図２（Ｄ）及び図４を参照して説明する。本第２の実施形態の製造方法では、画素領域１０１のコンタクトホールを形成後、コンタクトプラグの形成を行わず、周辺回路領域１０２のコンタクトホールを形成する。以下、第１の実施形態と同様な構成及び製造方法については説明を省略する。

第２の実施形態では、図２（Ｃ）において周辺回路領域１０２のＭＯＳトランジスタのゲート電極やソース・ドレイン領域を構成しているシリコンをシリサイド化した後の処理に特徴がある。まず、図２（Ｃ）の後、図４（Ａ）で示すように、例えば、シリコン酸化膜、あるいは、ボロン、リンを含んだシリコン酸化膜などで構成された絶縁層１２０を形成し、シリサイド化されていない画素領域１０１のみにコンタクトホール１２５を形成する。このとき、第１の実施形態と同様に、コンタクトプラグ形成前に所望のコンタクトホール１２５に対して不純物を注入し不純物領域１２２を形成してもよい。また、画素領域１０１のコンタクトホール１２５の形成後にフッ酸やアンモニア過水などの酸あるいはアルカリの溶液でコンタクトホール底部の洗浄を行ってもよい。

次に図４（Ｂ）で示すように、フォトレジスト１２７（フォトレジストパターン）をマスクとして用いて周辺回路領域１０２の絶縁層１２０にコンタクトホール１２６を形成した後、図４（Ｃ）のようにフォトレジストパターンの除去を行う。最後にＣＶＤ法などにより金属膜を堆積し、ＣＭＰ法などによりコンタクトプラグ１２１および１２３を形成し、アルミや銅などの金属による配線層１２４を形成する（図３（Ｂ））。

上記の通り本第２の実施形態によれば、画素領域１０１及び周辺回路領域１０２それぞれのコンタクトホール形成後にコンタクトプラグの形成を同時に行うため、工程の短縮が可能となる。また、本第２の実施形態においては、周辺回路領域のコンタクトホール１２６の形成時には画素領域のコンタクトホール１２５は、フォトレジストなどのマスク材が塗布され、埋められる。この結果、シリサイド層からの高融点金属による画素領域の汚染を防止することができるため、暗電流や点欠陥の低減を図ることができる。

なお、上述した第２の実施形態では、画素領域１０１のコンタクトホールを先に形成する場合について説明したが、周辺回路領域１０２のコンタクトホールを先に形成してもよい。その場合、画素領域１０１のコンタクトホールの形成に先立って、周辺回路領域１０２のコンタクトホールをフォトレジストで埋めることで、同様の効果を得ることができる。

本発明は、上述した第１及び第２の実施形態に限るものではない。例えば、第１及び第２の実施形態では半導体化合物阻止層１１７を用いているが、半導体化合物阻止層１１７を用いず、絶縁膜層１１２を周辺回路領域１０２の任意の場所、例えば高抵抗領域に残るようにしてもよい。つまり、絶縁膜層１１２をシリサイド層の形成を阻止する半導体化合物阻止層として使用することも可能である。

＜第３の実施形態＞
本第３の実施形態は、電子シャッター機能を有する、つまり電荷保持部を有するＣＭＯＳ型光電変換装置である。図５は第３の実施形態における光電変換装置の単位画素の平面レイアウト模式図である。図５において、２０３は光電変換部、２０４は光電変換部２０３で変換された電荷をある程度の時間保持しておく電荷保持部である。２０６は電荷保持部２０４の上部に配置され、電荷保持部２０４のポテンシャルを制御する制御電極、１２０７は電荷保持部２０４からフローティングディフュージョン部１２０３へ電荷を転送する転送用のＭＯＳトランジスタのゲート電極である。制御電極２０６は光電変換部２０３から電荷保持部２０４へ転送する動作も制御しうる。１２０４はフローティングディフュージョン部１２０３の電圧を初期化するためのリセット用のＭＯＳトランジスタ、１２０５はフローティングディフュージョン部１２０３の電圧を読み出すためのソースフォロア回路を形成する増幅用のＭＯＳトランジスタである。これらの構成要素は半導体基板に備えられている。

光電変換部２０３の上は開口し、電荷保持部２０４の上部を遮光するように遮光膜２０９が形成されている。その材質は、例えばタングステン、タングステンシリサイドのような金属もしくは金属のシリサイドである。これらの上に形成された層間絶縁膜である絶縁層を介して配される配線層（図示せず）と接続するためのコンタクトプラグが配される。以後、遮光膜上コンタクトプラグ２１３、ゲート電極上コンタクトプラグ２１２、拡散層上コンタクトプラグ２１１に着目して説明を行う。ここで、拡散層とはＭＯＳトランジスタのソース・ドレイン領域や半導体基板やウエルの電位を供給するためのウエルコンタクト領域などの不純物領域である。また、ゲート電極上コンタクトプラグとは、例えばゲート電極と同一工程（同一層）で形成される配線や抵抗素子などの上のコンタクトも含む。なお、制御電極２０６に対するコンタクトについては省略する。

図６は本第３の実施形態における光電変換装置の断面構造図である。図６は、光電変換装置の画素が複数配された画素領域１０１の一部を示しており、１つの画素の一部を示した物である。シリコン半導体基板２０１内に、光電変換を行う光電変換部２０３の電荷の蓄積を行う蓄積領域と、電荷保持部２０４、さらに素子分離２０２で分離された領域にＭＯＳトランジスタ２０５が形成されている。このＭＯＳトランジスタ２０５としては、リセット用のＭＯＳトランジスタ１２０４などである。ＭＯＳトランジスタ２０５はゲート電極２０７及びソース・ドレイン領域２０８によって形成されている。

また電荷保持部２０４上には制御電極２０６が配されている。さらに光電変換部２０３を開口し、電荷保持部２０４を覆うように遮光膜２０９が配されている。遮光膜２０９、ゲート電極２０７、ソース・ドレイン領域２０８などの拡散層を覆って絶縁層２１０が配され、絶縁層２１０の上には配線層２１４が配されている。配線層２１４と遮光膜２０９を接続するためのコンタクトプラグとして、遮光膜上コンタクトプラグ２１３が形成されている。また、配線層２１４とゲート電極２０７、及び配線層２１４とソース・ドレイン領域２０８などの拡散層上を接続するためのコンタクトとして、ゲート電極上コンタクトプラグ２１２及び拡散層上コンタクトプラグ２１１がそれぞれ形成されている。図６において、配線層２１４より上部に配される絶縁層、ビアプラグ、配線層、カラーフィルタやマイクロレンズなどは不図示である。

次に、上記構成を有する第３の実施形態における光電変換装置の製造方法について、図７及び図８を用いて説明する。

まず図７（Ａ）を参照すると、半導体基板２０１に素子分離２０２を従来のＳＴＩやＬＯＣＯＳ技術によって形成する。その後、不純物注入により、光電変換部２０３、電荷保持部２０４、周辺回路のウエル（図示せず）などの形成を順次行う。ついで、電荷保持部２０４のポテンシャル制御のための制御電極２０６、及びＭＯＳトランジスタのゲート電極２０７の形成をフォトリソグラフィー技術、エッチング技術を用いて行う。その後、ＭＯＳトランジスタのソース・ドレイン領域２０８を不純物注入にて形成する。この際、トランジスタ性能向上のためにサイドウォールの形成を行った後にソース・ドレイン領域２０８の形成を行っても問題はない。また、光電変換部２０３についても、制御電極２０６を形成した後に、制御電極２０６を利用して自己整合的に光電変換部２０３への注入を行うこともできる。

次に、図７（Ｂ）に示すように、光電変換部２０３に対応した開口を有し、電荷保持部２０４を遮光するような遮光膜２０９を形成する。まず、制御電極２０６上にシリコン酸化膜等の絶縁膜を形成する。その後、タングステンやタングステンシリサイドのような金属膜、もしくは金属のシリサイド膜をＣＶＤ法やスパッタリング法により堆積した後、フォトリソグラフィー技術、エッチング技術により所望のパターンを形成し、遮光膜２０９が形成される。

その後、図７（Ｃ）に示すように、たとえばシリコン酸化膜、あるいはボロン、リンを含んだシリコン酸化膜を用いて絶縁層２１０を形成し、コンタクトホールを形成する。ここでは、まず、金属膜からなる遮光膜２０９以外の領域にある、ゲート電極上コンタクトホール２２２と拡散層上コンタクトホール２２１のみ、フォトリソグラフィー技術及びエッチング技術により形成する（第１のコンタクトホール形成工程）。これにより、ゲート電極２０７及び拡散層であるソース・ドレイン領域２０８の一部が露出する。

その後、図８（Ａ）に示すように、ＣＶＤ法などにより単層あるいは多層の金属膜を堆積し、余分な金属膜をＣＭＰ法などにて除去することにより、ゲート電極上コンタクトプラグ２１２と拡散層上コンタクトプラグ２１１を形成する。このとき、コンタクトプラグの形成前に所望のコンタクトホールに不純物注入を実施し、不純物領域（不図示）を形成することでコンタクト抵抗を安定化させることもできる。また、コンタクトホールの形成後、コンタクトプラグ形成前にフッ酸やアンモニア過水などの酸性あるいはアルカリ性の溶液でコンタクトホール内の洗浄を行ってもよい。

その後、遮光膜上コンタクトホール２２３を、フォトリソグラフィー技術及びエッチング技術により、絶縁層に形成する（図８（Ｂ））（第２のコンタクトホール形成工程）。そして、ゲート電極上コンタクトプラグ２１２と拡散層上コンタクトプラグ２１１と同様な方法で、遮光膜上コンタクトプラグ２１３を形成する（図８（Ｃ））。最後にアルミや銅などの金属による配線層２１４を形成する（図６）。

上記のように、画素領域に遮光膜として金属膜（あるいは金属シリサイド膜）を形成した後、遮光膜上のコンタクトホールを形成する工程と、遮光膜上以外のコンタクトホールを形成する工程とを別工程とし、異なるタイミングで実行する。さらに、遮光膜上以外のコンタクトホールを形成し、コンタクトプラグを形成する工程を先にすることで、遮光膜上のコンタクトホールを形成するとき、遮光膜上以外のコンタクトホールを塞いでおくができる。その結果、金属膜（あるいは金属シリサイド膜）からの金属飛散によるフォトダイオード部の汚染を防止することができるため、画素特性を劣化させることなく光電変換装置を製造することができる。

また、遮光膜上以外のコンタクトホール形成時には、金属膜（あるいは金属シリサイド膜）が露出していないためコンタクトホール内を溶液で洗浄処理することが可能となり、遮光膜にダメージを与えることなく、良好なコンタクト抵抗を得ることが可能となった。なお、遮光膜が露出する遮光膜上コンタクトホールにおいては、十分なコンタクトプラグの接続が可能となるので、不純物注入はしなくてもよい。また、遮光膜へのダメージを抑制するために洗浄を行わない方が好ましい。

なお、上述した第３の実施形態では、ＭＯＳトランジスタ２０５のゲート電極上コンタクトホール２２２と拡散層上コンタクトホール２２１を先に形成する場合について説明したが、遮光膜上コンタクトホール２２３を先に形成してもよい。その場合、ゲート電極上コンタクトホール２２２と拡散層上コンタクトホール２２１の形成に先立って、遮光膜上コンタクトプラグ２１３を形成することで、同様の効果を得ることができる。

＜第４の実施形態＞
次に、図９を参照して、第４の実施形態における光電変換装置の製造方法について説明する。本第４の実施形態の光電変換装置の製造方法は第３の実施形態と同様に電荷保持部を有する光電変換装置の製造方法に関するものである。本第４の実施形態では、ゲート電極上コンタクトホール２２２と拡散層上コンタクトホール２２１のみエッチングにより形成後、コンタクトプラグの形成を行わずに、遮光膜上コンタクトホール２２３を形成する製造方法について説明する。以下、第３の実施形態と同様の構成および製造方法については説明を省略する。

なお、第４の実施形態は、図７（Ｃ）に示す工程までは第３の実施形態と同様であるため、ここでは説明を省略する。

図９（Ａ）に示すように、ゲート電極上コンタクトホール２２２と拡散層上コンタクトホール２２１の形成後、遮光膜上コンタクトホール２２３を形成するためのレジストマスク２３４を形成する。このときレジストマスク２３４は、ゲート電極上コンタクトホール２２２及び拡散層上コンタクトホール２２１を覆うようにパターンが形成される。そして、遮光膜上コンタクトホール２２３を形成した後、レジストマスク２３４の除去を行う。

その後、ＣＶＤ法などにより金属膜を堆積し、ＣＭＰ法などにより余分な金属膜を除去することによりコンタクトプラグを形成し（図９（Ｂ））、最後にアルミや銅などの金属による配線層２１４を形成する（図６）。

本第４の実施形態によれば、第３の実施形態と同様の効果に加え、コンタクトプラグの形成を同時に行うため、工程の短縮が可能となる。なお、本第４の実施形態においては、遮光膜上コンタクトホール２２３を形成時にはゲート電極上コンタクトホール２２２、及び拡散層上コンタクトホール２２１にはレジストマスクなどのマスク材が塗布され塞がれる。この結果、遮光膜からの金属によるフォトダイオードへの汚染を防止することができるため、暗電流や点欠陥の低減を図ることができる。

なお、上述した第４の実施形態では、ＭＯＳトランジスタ２０５のゲート電極上コンタクトホール２２２と拡散層上コンタクトホール２２１を先に形成する場合について説明したが、遮光膜上コンタクトホール２２３を先に形成してもよい。その場合、ゲート電極上コンタクトホール２２２と拡散層上コンタクトホール２２１の開口に先立って、遮光膜上コンタクトホール２２３をレジストマスク１３４で埋めることで、同様の効果を得ることができる。

また、上述した第３及び第４の実施形態では、遮光膜上コンタクトホール２２３の他に、ゲート電極上コンタクトホール２２２と拡散層上コンタクトホール２２１を形成する場合について説明した。しかしながら、本発明は、限るものではなく、遮光膜上コンタクトホール２２３以外に金属膜（あるいは金属シリサイド膜）上にコンタクトホールを開口する際にも適用可能であることは言うまでもない。

＜第５の実施形態＞
図１０を用いて、第５の実施形態における光電変換装置の製造方法を説明する。本第５の実施形態は、第１及び第２の実施形態と同様にＣＭＯＳ型光電変換装置の製造方法に関するものであるが、高融点金属化合物層が画素領域にも設けられている場合における製造方法に関する。

図１０（Ａ）に示すように、光電変換装置は、画素領域１０１において、半導体基板３０１内に、光電変換を行う光電変換部３０３と、フローティングディフュージョン３０６とを有する。更に、光電変換部３０３からフローティングディフュージョン３０６に電荷を転送する転送用のＭＯＳトランジスタのゲート電極３０４と、素子分離３０２と、素子分離で分離された領域に配されたＭＯＳトランジスタ３１３とを有する。ＭＯＳトランジスタ３１３は、ゲート電極３０５と、ソース・ドレイン領域３０７とからなる。このＭＯＳトランジスタ３１３としては、フローティングディフュージョン３０６の電位をリセットするリセット用のＭＯＳトランジスタなど、ＣＭＯＳ型の光電変換装置の画素が有するＭＯＳトランジスタである。

図１０（Ａ）の構成は、第１〜第４の実施形態と同様に一般の半導体プロセスによって形成される。具体的には、シリコン半導体基板３０１に素子分離３０２をＳＴＩ技術やＬＯＣＯＳ技術によって形成する。その後、光電変換部３０３、周辺回路領域のウエル（不図示）などの不純物注入を順次行う。ついで、画素領域及び周辺回路領域のＭＯＳトランジスタのゲート電極を形成する。図１０（Ａ）においては、ゲート電極３０４とゲート電極３０５とが形成される。ゲート電極は、ポリシリコン膜を成膜した後に、フォトリソグラフィー技術、エッチング技術を用いてポリシリコン膜をパターニングすることで形成される。その後、不純物注入にてＭＯＳトランジスタのソース・ドレイン領域を形成する。図１０（Ａ）においては、ソース・ドレイン領域３０７が形成される。この時、ＭＯＳトランジスタ性能向上のためにＬＤＤ構造を有するＭＯＳトランジスタとしてもよい。即ち、サイドウォールの形成を行った後にソース・ドレイン領域３０７の形成を行ってもよい。また、光電変換部３０３についても、ゲート電極３０４を形成した後に、ゲート電極３０４を利用して自己整合的に不純物注入を行うことで形成することもできる。

そして、図１０（Ａ）において、ゲート電極３０４及びゲート電極３０５の上に高融点金属のシリサイド層３０８を形成する。シリサイド層の形成においては、まずＣＶＤ法やＰＶＤ法などにより、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のような半導体化合物からなる、高融点金属に対する半導体化合物阻止層（不図示）を成膜する。そして、拡散層上など所望の領域のみ半導体化合物阻止層を残し、それ以外の半導体化合物阻止層を選択的に除去する。ついで、ＣＶＤ法やスパッタ法などにより、高融点金属のコバルトと、窒化チタンの高融点金属の酸化防止膜の積層膜を堆積させる。そして、積層膜を熱処理することにより、トランジスタのゲート電極を構成しているシリコンと高融点金属とが反応（シリサイド化）し、シリサイド層が形成される。そして、未反応の高融点金属を含む積層膜を除去し、図１０（Ａ）の構成となる。

なお、高融点金属の半導体化合物の一例としては、以下のものが考えられる。それらは、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド、プラチナシリサイドである。また、高融点金属の酸化防止膜としては、他にニッケルやチタンなどが挙げられる。

その後、図１０（Ｂ）に示すように、例えばシリコン酸化膜、あるいはボロン、リンを含んだシリコン酸化膜を用いて層間絶縁膜となる絶縁層３０９を形成する。そして、コンタクトの形成を行う。まず、高融点金属のシリサイド層を有するゲート電極の上以外の拡散層に接続するコンタクト（拡散層上コンタクト）プラグ３１０のためのコンタクトホールのみ、エッチング技術により形成する。そして、ＣＶＤ法などにより金属膜を堆積し、ＣＭＰ法などにより余分な金属膜を除去することで、拡散層上のコンタクトプラグ３１０を形成する。ここで金属膜は単層でも積層でもよい。また、この時、コンタクトプラグ３１０の形成前に、所望のコンタクトホールに不純物注入を実施し、不純物領域を形成することで、コンタクト抵抗を安定化させることもできる。また、コンタクトホールの形成後、コンタクトプラグの形成前に、フッ酸やアンモニア過水などの酸あるいはアルカリの溶液でコンタクトホール底部の洗浄を行ってもよい。

その後、高融点金属のシリサイド層を有するゲート電極の上のコンタクト（ゲート電極上コンタクト）プラグ３１１を形成する。拡散層上コンタクトプラグ３１０と同様な方法でコンタクトホールを形成し、コンタクトプラグを形成し、図１０（Ｃ）の構成となる。

最後に、アルミや銅などの金属による配線層３１２を形成し、図１０（Ｄ）の構成が形成される。この後、更に配線層や絶縁層やビアプラグを形成し、カラーフィルタやマイクロレンズなどの任意の構成を形成することで、光電変換装置が完成する。

本第５の実施形態の製造方法においては、第１及び第２の実施形態と同様に高融点金属化合物層を有する光電変換装置において、高融点金属化合物層からの高融点金属による光電変換部の汚染を防止することができる。そのため、暗電流や点欠陥の低減を図ることが可能となる。

なお、ゲート電極の上の高融点金属のシリサイド層３０８の形成にあたっては、前述した製造方法以外に、次の方法で形成しても良い。先ず、ゲート電極となるポリシリコン膜の成膜に引き続いてスパッタリング法などで高融点金属のシリサイド層、たとえばタングステンシリサイドなどを堆積し、その後、フォトリソグラフィー技術、エッチング技術を用いてパターニングすることで形成する。

以上述べてきたように、本発明は、高融点金属化合物層（シリサイド層）や遮光膜などの部材、すなわち一部が拡散層に混入するとリーク電流を生じさせる可能性がある部材を有する構成における製造方法に関するものである。高融点金属化合物層や遮光膜などの部材を有さない部分の、拡散層が露出するコンタクトホールと、高融点金属化合物層や遮光膜などの部材を有する部分の、高融点金属化合物層や遮光膜が露出するコンタクトホールとを別工程で形成する。そして、先に形成されたコンタクトホールにコンタクトプラグを形成した後に、後に形成されるコンタクトホールを形成することで、高融点金属化合物層や遮光膜などからの金属による汚染を低減することが可能となる。第１から第５の実施形態においては、高融点金属化合物層や遮光膜を挙げて説明を行って来たが、それらに限らず、一部が拡散層に混入するとリーク電流を生じさせる可能性がある部材を有する構成において、本発明は適用可能である。

なお、第１から第５の実施形態は適宜組み合わせ可能である。また、第１から第５の実施形態においてはＣＭＯＳ型の光電変換装置について説明を行ってきたが、光電変換装置の種類はこれに限ったものではない。

Claims (1)

1. 画素領域と周辺回路領域とを有する光電変換装置の製造方法であって、
   前記周辺回路領域のＭＯＳトランジスタの拡散層あるいはゲート電極の表面と高融点金属とを反応させて、半導体化合物層を形成する工程と、
   前記半導体化合物層の形成工程の後、前記画素領域と前記周辺回路領域に絶縁層を形成する工程と、
   前記画素領域の拡散層を露出するように前記絶縁層にコンタクトホールを形成する第１のコンタクトホール形成工程と、
   前記第１のコンタクトホール形成工程と異なるタイミングで実施され、前記周辺回路領域に形成された前記半導体化合物層を露出するように前記絶縁層にコンタクトホールを形成する第２のコンタクトホール形成工程と、
   前記第１のコンタクトホール形成工程と前記第２のコンタクトホール形成工程の内、後に実行される工程に先立って、先に実行される工程で形成されたコンタクトホールにコンタクトプラグを形成する工程と、
   を有することを特徴とする光電変換装置の製造方法。

Images