JP2001111022A - 光電変換装置およびその製造方法、画像情報処理装置 - Google Patents
光電変換装置およびその製造方法、画像情報処理装置Info
- Publication number
- JP2001111022A JP2001111022A JP2000232108A JP2000232108A JP2001111022A JP 2001111022 A JP2001111022 A JP 2001111022A JP 2000232108 A JP2000232108 A JP 2000232108A JP 2000232108 A JP2000232108 A JP 2000232108A JP 2001111022 A JP2001111022 A JP 2001111022A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- layer
- conversion device
- semiconductor
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 154
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 182
- 238000009792 diffusion process Methods 0.000 claims abstract description 109
- 150000001875 compounds Chemical class 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 238000002844 melting Methods 0.000 claims abstract description 43
- 230000008018 melting Effects 0.000 claims abstract description 42
- 230000002093 peripheral effect Effects 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000003870 refractory metal Substances 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 230000000903 blocking effect Effects 0.000 claims description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 229910021332 silicide Inorganic materials 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 239000003963 antioxidant agent Substances 0.000 claims description 8
- 230000003078 antioxidant effect Effects 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 229910021357 chromium silicide Inorganic materials 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 2
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 216
- 239000012212 insulator Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 光電変換部の特性を劣化させることなく、高
速動作可能とする。 【解決手段】 光電変換部４１とその光電変換部からの
信号を処理する周辺回路部４２とが同一の半導体基板に
配設された光電変換装置において、周辺回路部を形成す
るＭＯＳトランジスタのソース・ドレイン上とゲート電
極上には高融点金属の半導体化合物層３０があり、光電
変換部の受光部となる半導体拡散層上面が絶縁層２９に
接している。
速動作可能とする。 【解決手段】 光電変換部４１とその光電変換部からの
信号を処理する周辺回路部４２とが同一の半導体基板に
配設された光電変換装置において、周辺回路部を形成す
るＭＯＳトランジスタのソース・ドレイン上とゲート電
極上には高融点金属の半導体化合物層３０があり、光電
変換部の受光部となる半導体拡散層上面が絶縁層２９に
接している。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルスチルカ
メラ、デジタルビデオカメラ、イメージスキャナーなど
の情報処理装置に用いられる光電変換装置とその製造方
法、および画像情報処理装置に関し、とくに受光部で発
生した電荷を読み出すための周辺回路を有する光電変換
装置とその製造方法、および画像情報処理装置に関する
ものである。
メラ、デジタルビデオカメラ、イメージスキャナーなど
の情報処理装置に用いられる光電変換装置とその製造方
法、および画像情報処理装置に関し、とくに受光部で発
生した電荷を読み出すための周辺回路を有する光電変換
装置とその製造方法、および画像情報処理装置に関する
ものである。
【０００２】
【従来の技術】被写体の画像を電気信号に変換する光電
変換装置として、ＣＣＤ型やＭＯＳ型の半導体装置があ
る。近来、光電変換装置の画像読み取り速度の向上が求
められており、その手段として周辺回路の高速化、種々
の周辺回路を光電変換部と同一のチップに集積するなど
が行われている。特にＭＯＳ型光電変換装置は、ＭＯＳ
製造プロセスによって、光電変換部と周辺回路部を共通
の製造方法で製造できるため、両者の同一チップへの集
積化が比較的容易である。ＭＯＳ型光電変換装置として
は、受光部と信号処理用のＭＯＳトランジスタからなる
装置が、米国特許第５６９８８４４号、５８６１６２０
号、５９５５７５３号等の明細書に記載されている。
変換装置として、ＣＣＤ型やＭＯＳ型の半導体装置があ
る。近来、光電変換装置の画像読み取り速度の向上が求
められており、その手段として周辺回路の高速化、種々
の周辺回路を光電変換部と同一のチップに集積するなど
が行われている。特にＭＯＳ型光電変換装置は、ＭＯＳ
製造プロセスによって、光電変換部と周辺回路部を共通
の製造方法で製造できるため、両者の同一チップへの集
積化が比較的容易である。ＭＯＳ型光電変換装置として
は、受光部と信号処理用のＭＯＳトランジスタからなる
装置が、米国特許第５６９８８４４号、５８６１６２０
号、５９５５７５３号等の明細書に記載されている。
【０００３】図１２は従来のＭＯＳ型の光電変換装置の
回路図である。図１２において、１は受光素子としての
ダイオード、２は受光素子１で発生した電荷を転送する
ための転送用ＭＯＳトランジスタ、３は転送された電荷
をゲート電極にリセットパルスが印加されてリセット動
作を行うリセット用ＭＯＳトランジスタである。４は選
択パルスをゲート電極に印加してオンする選択用ＭＯＳ
トランジスタ、５はフローティングゲートに転送された
電荷を増幅する増幅用ＭＯＳトランジスタである。信号
電荷は、トランジスタ４、５からなるソースホロワか
ら、転送パルスにより転送動作を行う転送用ＭＯＳトラ
ンジスタ８を介して、蓄積容量７に一旦蓄積され、その
後、蓄積容量７の電荷を出力ＭＯＳトランジスタ１１、
アンプ９を通じて増幅された信号として出力端子１０か
ら出力される。
回路図である。図１２において、１は受光素子としての
ダイオード、２は受光素子１で発生した電荷を転送する
ための転送用ＭＯＳトランジスタ、３は転送された電荷
をゲート電極にリセットパルスが印加されてリセット動
作を行うリセット用ＭＯＳトランジスタである。４は選
択パルスをゲート電極に印加してオンする選択用ＭＯＳ
トランジスタ、５はフローティングゲートに転送された
電荷を増幅する増幅用ＭＯＳトランジスタである。信号
電荷は、トランジスタ４、５からなるソースホロワか
ら、転送パルスにより転送動作を行う転送用ＭＯＳトラ
ンジスタ８を介して、蓄積容量７に一旦蓄積され、その
後、蓄積容量７の電荷を出力ＭＯＳトランジスタ１１、
アンプ９を通じて増幅された信号として出力端子１０か
ら出力される。
【０００４】図１３は受光素子１と、転送ＭＯＳトラン
ジスタ２、及びリセット用トランジスタ３からなる光電
変換部４１の断面構造と、周辺回路部４２を構成してい
るＭＯＳトランジスタの断面構造を示している。２１は
半導体基板、２２は半導体基板とは異なる導電型のウエ
ル、２３はＬＯＣＯＳと呼ばれる選択酸化法により形成
された素子分離領域、２５は受光素子１の受光部となる
半導体拡散層、３８は絶縁層である。３２、３３はソー
ス・ドレイン、３１はゲート電極である。絶縁層３８に
形成されるべきコンタクトホールとその中に形成される
電極は省略して図示している。
ジスタ２、及びリセット用トランジスタ３からなる光電
変換部４１の断面構造と、周辺回路部４２を構成してい
るＭＯＳトランジスタの断面構造を示している。２１は
半導体基板、２２は半導体基板とは異なる導電型のウエ
ル、２３はＬＯＣＯＳと呼ばれる選択酸化法により形成
された素子分離領域、２５は受光素子１の受光部となる
半導体拡散層、３８は絶縁層である。３２、３３はソー
ス・ドレイン、３１はゲート電極である。絶縁層３８に
形成されるべきコンタクトホールとその中に形成される
電極は省略して図示している。
【０００５】また、ＭＯＳトランジスタを用いたロジッ
ク回路では、高速動作を目的として、ソース・ドレイ
ン、ゲート電極に高融点金属の半導体化合物を選択的に
形成するサリサイド（セルフアラインシリサイド）構造
が使用されている。このサリサイド構造のＭＯＳトラン
ジスタの断面を図１４に示す。
ク回路では、高速動作を目的として、ソース・ドレイ
ン、ゲート電極に高融点金属の半導体化合物を選択的に
形成するサリサイド（セルフアラインシリサイド）構造
が使用されている。このサリサイド構造のＭＯＳトラン
ジスタの断面を図１４に示す。
【０００６】図１４において、半導体基板１２１上にウ
エル１２２が形成され、ゲート１３１とドレイン１３２
とソース１３３が形成され、それらの上面にコバルトシ
リサイドのようなシリサイド層１３０が形成されてい
る。
エル１２２が形成され、ゲート１３１とドレイン１３２
とソース１３３が形成され、それらの上面にコバルトシ
リサイドのようなシリサイド層１３０が形成されてい
る。
【０００７】そして、このＭＯＳトランジスタの上に絶
縁保護層１３８を積層して、ゲート電極１３６、ソース
電極１３７、ドレイン電極１３５を形成してロジック回
路が生成される。
縁保護層１３８を積層して、ゲート電極１３６、ソース
電極１３７、ドレイン電極１３５を形成してロジック回
路が生成される。
【０００８】又、特開平６−３２６２８９号公報には、
ＣＭＤ素子（チャージモジュレイションデバイス）のソ
ース・ドレイン上にのみシリサイド膜を設けた固体撮像
装置が開示されている。
ＣＭＤ素子（チャージモジュレイションデバイス）のソ
ース・ドレイン上にのみシリサイド膜を設けた固体撮像
装置が開示されている。
【０００９】
【発明が解決しようとする課題】しかしながら、ＣＭＤ
素子では多結晶シリコンのゲート電極を通して受光し、
その下のチャネル領域に光により生成された電荷を蓄積
するものであるため、感度の点で不十分であった。
素子では多結晶シリコンのゲート電極を通して受光し、
その下のチャネル領域に光により生成された電荷を蓄積
するものであるため、感度の点で不十分であった。
【００１０】一方、高速動作を目的として、図１４に示
したようなサリサイド構造をＭＯＳ型の光電変換装置に
採用すると、光電変換部のリーク電流が増大し、光電変
換特性を劣化させることがあった。
したようなサリサイド構造をＭＯＳ型の光電変換装置に
採用すると、光電変換部のリーク電流が増大し、光電変
換特性を劣化させることがあった。
【００１１】本発明の目的は、光電変換部の特性を劣化
させることなく、高速動作可能な光電変換装置及びその
製造方法を提供することにある。
させることなく、高速動作可能な光電変換装置及びその
製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の光電変換装置
は、光電変換部とその光電変換部からの信号を処理する
周辺回路部とが同一の半導体基板に配設された光電変換
装置において、前記周辺回路部を形成するＭＯＳトラン
ジスタのソース・ドレイン上とゲート電極上には高融点
金属の半導体化合物層があり、前記光電変換部の受光部
となる半導体拡散層上面が絶縁層に接していることを特
徴とする。
は、光電変換部とその光電変換部からの信号を処理する
周辺回路部とが同一の半導体基板に配設された光電変換
装置において、前記周辺回路部を形成するＭＯＳトラン
ジスタのソース・ドレイン上とゲート電極上には高融点
金属の半導体化合物層があり、前記光電変換部の受光部
となる半導体拡散層上面が絶縁層に接していることを特
徴とする。
【００１３】本発明の光電変換装置の製造方法は、光電
変換部とその光電変換部からの信号を処理する周辺回路
部とが同一の半導体基板に配設された光電変換装置の製
造方法において、前記光電変換部の受光部となる半導体
拡散層上面を半導体化合物層形成阻止層で覆う工程、前
記半導体化合物形成阻止層により覆われていないＭＯＳ
トランジスタのソース・ドレインとなる領域上とゲート
電極となる導電層上に高融点金属の半導体化合物層を形
成する工程、を含むことを特徴とする。
変換部とその光電変換部からの信号を処理する周辺回路
部とが同一の半導体基板に配設された光電変換装置の製
造方法において、前記光電変換部の受光部となる半導体
拡散層上面を半導体化合物層形成阻止層で覆う工程、前
記半導体化合物形成阻止層により覆われていないＭＯＳ
トランジスタのソース・ドレインとなる領域上とゲート
電極となる導電層上に高融点金属の半導体化合物層を形
成する工程、を含むことを特徴とする。
【００１４】本発明によれば、少なくとも受光部となる
半導体拡散層に高融点金属の半導体化合物層が接してい
ないので、受光部におけるリーク電流を抑制できる。
半導体拡散層に高融点金属の半導体化合物層が接してい
ないので、受光部におけるリーク電流を抑制できる。
【００１５】また、すくなくとも周辺回路を構成するＭ
ＯＳトランジスタは、そのゲート電極、ソース、ドレイ
ンにそれぞれ高融点金属の半導体化合物層が設けられて
いるので抵抗が小さく、微細トランジスタであっても高
速動作が可能である。
ＯＳトランジスタは、そのゲート電極、ソース、ドレイ
ンにそれぞれ高融点金属の半導体化合物層が設けられて
いるので抵抗が小さく、微細トランジスタであっても高
速動作が可能である。
【００１６】
【発明の実施の形態】本発明による光電変換装置につい
て、図１、図２を用いて説明する。
て、図１、図２を用いて説明する。
【００１７】図１は光電変換装置の模式的断面図、図２
はこの光電変換装置の１画素に相当する部分の回路図で
ある。ここで、光電変換部は、受光素子１と転送用ＭＯ
Ｓトランジスタ２とリセットＭＯＳトランジスタ３と、
増幅用ＭＯＳトランジスタ５と選択用ＭＯＳトランジス
タ４を含んでいる。
はこの光電変換装置の１画素に相当する部分の回路図で
ある。ここで、光電変換部は、受光素子１と転送用ＭＯ
Ｓトランジスタ２とリセットＭＯＳトランジスタ３と、
増幅用ＭＯＳトランジスタ５と選択用ＭＯＳトランジス
タ４を含んでいる。
【００１８】図１では、光電変換部４１のうち、このう
ち受光素子１、転送用ＭＯＳトランジスタ２、リセット
用ＭＯＳトランジスタ３の断面構造と、その光電変換部
４１からの信号を処理する周辺回路部４２を構成するＭ
ＯＳトランジスタの断面構造を示している。
ち受光素子１、転送用ＭＯＳトランジスタ２、リセット
用ＭＯＳトランジスタ３の断面構造と、その光電変換部
４１からの信号を処理する周辺回路部４２を構成するＭ
ＯＳトランジスタの断面構造を示している。
【００１９】各ＭＯＳトランジスタを接続する電極や配
線は省略されているが、配線（回路）の一例は、図２に
示すとおりである。
線は省略されているが、配線（回路）の一例は、図２に
示すとおりである。
【００２０】受光素子１としてのホトダイオードに光が
入射し発生した電荷（ここでは電子）は、ホトダイオー
ドのカソードに蓄積される。この電荷は転送用ＭＯＳト
ランジスタ２により増幅用ＭＯＳトランジスタのゲート
に転送されてゲート電位が変化する。選択用ＭＯＳトラ
ンジスタ４により増幅用ＭＯＳトランジスタ５のドレイ
ンに電圧が印加されると増幅用ＭＯＳトランジスタ５の
ソースから増幅された信号が読み出される。そして、信
号が読み出される直前又は読み出した後に増幅用ＭＯＳ
トランジスタ５のゲートは基準電位にリセットされる。
入射し発生した電荷（ここでは電子）は、ホトダイオー
ドのカソードに蓄積される。この電荷は転送用ＭＯＳト
ランジスタ２により増幅用ＭＯＳトランジスタのゲート
に転送されてゲート電位が変化する。選択用ＭＯＳトラ
ンジスタ４により増幅用ＭＯＳトランジスタ５のドレイ
ンに電圧が印加されると増幅用ＭＯＳトランジスタ５の
ソースから増幅された信号が読み出される。そして、信
号が読み出される直前又は読み出した後に増幅用ＭＯＳ
トランジスタ５のゲートは基準電位にリセットされる。
【００２１】図２は本発明の光電変換装置に用いられる
回路の一例であり、本発明はＭＯＳ型と呼ばれる全ての
タイプの光電変換装置に用いることができる。
回路の一例であり、本発明はＭＯＳ型と呼ばれる全ての
タイプの光電変換装置に用いることができる。
【００２２】図１において、１２は転送用ＭＯＳトラン
ジスタ２のゲート電極、１３はリセット用ＭＯＳトラン
ジスタ３のゲート電極である。１４は受光部となる半導
体拡散層であり、ウエル２２と反対導電型の半導体から
なる。可視光における感度を良好にするために、必要に
応じて接合深さを他の拡散層より深くするとよい。１５
は浮遊拡散層であり、ウエル２２と反対導電型の半導体
からなる。１６はリセット用の基準電圧が与えられる拡
散層である。２６は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅ
ｄ Ｄｒａｉｎ）構造を提供するための低不純物濃度拡
散層であり、拡散層１５、１６、３２、３３と同じ導電
型でかつそれらよりも不純物濃度が低い。
ジスタ２のゲート電極、１３はリセット用ＭＯＳトラン
ジスタ３のゲート電極である。１４は受光部となる半導
体拡散層であり、ウエル２２と反対導電型の半導体から
なる。可視光における感度を良好にするために、必要に
応じて接合深さを他の拡散層より深くするとよい。１５
は浮遊拡散層であり、ウエル２２と反対導電型の半導体
からなる。１６はリセット用の基準電圧が与えられる拡
散層である。２６は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅ
ｄ Ｄｒａｉｎ）構造を提供するための低不純物濃度拡
散層であり、拡散層１５、１６、３２、３３と同じ導電
型でかつそれらよりも不純物濃度が低い。
【００２３】また、２７は絶縁材料などからなるサイド
スペーサ、２９は、半導体拡散層１４などの表面におい
て発生するリーク電流を抑制し、高融点金属の半導体化
合物の形成を阻止するためにも機能する絶縁膜である。
スペーサ、２９は、半導体拡散層１４などの表面におい
て発生するリーク電流を抑制し、高融点金属の半導体化
合物の形成を阻止するためにも機能する絶縁膜である。
【００２４】転送用ＭＯＳトランジスタのソースは受光
部となる半導体拡散層１４と共通化されており、転送用
ＭＯＳトランジスタのドレインとリセット用ＭＯＳトラ
ンジスタのドレインは共通化されており、浮遊拡散層１
５を構成している。浮遊拡散層１５は増幅用ＭＯＳトラ
ンジスタ５に不図示の電極を通して接続されており、拡
散層１６も不図示のリセット用基準電圧配線に電極を通
して接続されている。
部となる半導体拡散層１４と共通化されており、転送用
ＭＯＳトランジスタのドレインとリセット用ＭＯＳトラ
ンジスタのドレインは共通化されており、浮遊拡散層１
５を構成している。浮遊拡散層１５は増幅用ＭＯＳトラ
ンジスタ５に不図示の電極を通して接続されており、拡
散層１６も不図示のリセット用基準電圧配線に電極を通
して接続されている。
【００２５】周辺回路部４２のＭＯＳトランジスタにお
いては、３１がポリシリコンなどからなるゲート電極、
３２，３３はソース又はドレインとなる拡散層であり、
ウエル２２と反対導電型の半導体からなり、低濃度不純
物拡散層２６よりも不純物濃度が高い。
いては、３１がポリシリコンなどからなるゲート電極、
３２，３３はソース又はドレインとなる拡散層であり、
ウエル２２と反対導電型の半導体からなり、低濃度不純
物拡散層２６よりも不純物濃度が高い。
【００２６】３０が高融点金属の半導体化合物層であ
り、ＭＯＳトランジスタのポリシリコン製ゲート電極３
１の上面及びソース・ドレインとなる拡散層３２，３３
の上面に設けられており、それらの抵抗値を低くする役
目を担っている。
り、ＭＯＳトランジスタのポリシリコン製ゲート電極３
１の上面及びソース・ドレインとなる拡散層３２，３３
の上面に設けられており、それらの抵抗値を低くする役
目を担っている。
【００２７】一方、ホトダイオードの受光部となる半導
体拡散層１４の上面やＭＯＳトランジスタ２、３のゲー
ト電極の上面やソース・ドレインの上面には高融点金属
の半導体化合物層は形成されておらず、これらの上面は
絶縁層２９に接している。半導体拡散層１４や浮遊拡散
層１５の上面に低抵抗の層があるとその表面においてリ
ーク電流が発生しやすい。とくに半導体拡散層１４や浮
遊拡散層１５の端部、即ち素子分離領域２３やゲート電
極との境界付近でＰＮ接合が終端するところでは、リー
ク電流が起こりやすい。よって、少なくともこれらの半
導体拡散層１４や浮遊拡散層１５の端部には高融点金属
の半導体化合物層のような低抵抗の層を設けないように
して、酸化シリコンのような絶縁膜で端部表面を覆うこ
とが望ましい。又、受光部での光電変換効率を高めるた
めにも半導体拡散層の光入射側には高融点金属の半導体
化合物層を設けないようにする。
体拡散層１４の上面やＭＯＳトランジスタ２、３のゲー
ト電極の上面やソース・ドレインの上面には高融点金属
の半導体化合物層は形成されておらず、これらの上面は
絶縁層２９に接している。半導体拡散層１４や浮遊拡散
層１５の上面に低抵抗の層があるとその表面においてリ
ーク電流が発生しやすい。とくに半導体拡散層１４や浮
遊拡散層１５の端部、即ち素子分離領域２３やゲート電
極との境界付近でＰＮ接合が終端するところでは、リー
ク電流が起こりやすい。よって、少なくともこれらの半
導体拡散層１４や浮遊拡散層１５の端部には高融点金属
の半導体化合物層のような低抵抗の層を設けないように
して、酸化シリコンのような絶縁膜で端部表面を覆うこ
とが望ましい。又、受光部での光電変換効率を高めるた
めにも半導体拡散層の光入射側には高融点金属の半導体
化合物層を設けないようにする。
【００２８】但し、絶縁層にコンタクトホールを形成し
てゲート電極や拡散層に電気的に接続される電極を設け
る場合には、そのコンタクトホール底部においては導電
体材料の層として高融点金属やその半導体化合物の層が
形成され得る。
てゲート電極や拡散層に電気的に接続される電極を設け
る場合には、そのコンタクトホール底部においては導電
体材料の層として高融点金属やその半導体化合物の層が
形成され得る。
【００２９】ここで、リーク電流について述べる。
【００３０】図３（ａ）に示すように、半導体拡散層１
４にもシリサイド層１４を形成した場合、その部分の抵
抗が低くなる。そうすると、半導体拡散層１４の端部１
４ＡのＰＮ接合がシリサイドにより短絡しリーク電流が
発生するのである。こうしたリーク電流は非常に少ない
ために通常のＭＯＳトランジスタでは、それほど問題に
ならないが、光電変換装置においてはノイズ特に固定パ
ターンノイズとなって現れる。
４にもシリサイド層１４を形成した場合、その部分の抵
抗が低くなる。そうすると、半導体拡散層１４の端部１
４ＡのＰＮ接合がシリサイドにより短絡しリーク電流が
発生するのである。こうしたリーク電流は非常に少ない
ために通常のＭＯＳトランジスタでは、それほど問題に
ならないが、光電変換装置においてはノイズ特に固定パ
ターンノイズとなって現れる。
【００３１】そこで、図３（ｂ）に示すように、半導体
拡散層１４の端部１４Ａを絶縁層２９で覆って保護す
る。このように拡散層１４の端部１４ＡのＰＮ接合が絶
縁層に接触して保護されるので、リーク電流の発生を防
止できる。そして、サリサイドプロセスにおいて、高融
点金属との反応を防止する。この効果は本発明の全ての
実施形態に共通にいえることである。
拡散層１４の端部１４Ａを絶縁層２９で覆って保護す
る。このように拡散層１４の端部１４ＡのＰＮ接合が絶
縁層に接触して保護されるので、リーク電流の発生を防
止できる。そして、サリサイドプロセスにおいて、高融
点金属との反応を防止する。この効果は本発明の全ての
実施形態に共通にいえることである。
【００３２】本発明において、高融点金属の半導体化合
物層を設けずに、絶縁膜で表面を覆う個所は、受光部と
なる半導体拡散層１４だけであってもよい。或いは半導
体拡散層１４と転送用ＭＯＳトランジスタ２のゲート電
極とソース・ドレインだけは高融点金属の半導体化合物
層を設けないようにしてもよい。更には、リセット用Ｍ
ＯＳトランジスタ３、増幅用ＭＯＳトランジスタ５、選
択用ＭＯＳトランジスタ４のうち少なくともいずれか一
種と受光部となる半導体拡散領域１４には高融点金属の
半導体化合物層を設けないようにしてもよい。
物層を設けずに、絶縁膜で表面を覆う個所は、受光部と
なる半導体拡散層１４だけであってもよい。或いは半導
体拡散層１４と転送用ＭＯＳトランジスタ２のゲート電
極とソース・ドレインだけは高融点金属の半導体化合物
層を設けないようにしてもよい。更には、リセット用Ｍ
ＯＳトランジスタ３、増幅用ＭＯＳトランジスタ５、選
択用ＭＯＳトランジスタ４のうち少なくともいずれか一
種と受光部となる半導体拡散領域１４には高融点金属の
半導体化合物層を設けないようにしてもよい。
【００３３】又、転送用ＭＯＳトランジスタ２を用いず
に、受光部となる半導体拡散層１４を増幅用ＭＯＳトラ
ンジスタ５のゲートに直結する回路の場合には、半導体
拡散層１４には高融点金属の半導体化合物層を設けず、
増幅用、リセット用、選択用の各ＭＯＳトランジスタに
は高融点金属の半導体化合物層を設けることができる。
或いは、半導体拡散層１４とリセット用ＭＯＳトランジ
スタのソース又はドレインを共通にする場合には、その
共通の層のみ高融点金属の半導体化合物層を設けないよ
うにすることもできる。
に、受光部となる半導体拡散層１４を増幅用ＭＯＳトラ
ンジスタ５のゲートに直結する回路の場合には、半導体
拡散層１４には高融点金属の半導体化合物層を設けず、
増幅用、リセット用、選択用の各ＭＯＳトランジスタに
は高融点金属の半導体化合物層を設けることができる。
或いは、半導体拡散層１４とリセット用ＭＯＳトランジ
スタのソース又はドレインを共通にする場合には、その
共通の層のみ高融点金属の半導体化合物層を設けないよ
うにすることもできる。
【００３４】更には、１画素にあたる光電変換部が一つ
のホトダイオードと１つの転送用ＭＯＳトランジスタの
みからなる回路構成の場合には、受光部となる半導体拡
散層のみ高融点金属の半導体化合物層を設けないように
するか、転送用ＭＯＳトランジスタにも高融点金属の半
導体化合物層を設けないようにする。
のホトダイオードと１つの転送用ＭＯＳトランジスタの
みからなる回路構成の場合には、受光部となる半導体拡
散層のみ高融点金属の半導体化合物層を設けないように
するか、転送用ＭＯＳトランジスタにも高融点金属の半
導体化合物層を設けないようにする。
【００３５】以上説明したように、光電変換部の回路構
成は多種類に及ぶが、いずれにしても、少なくとも受光
部となる半導体拡散層には高融点金属の半導体化合物層
を設けない。そして、半導体拡散層以外のゲート電極や
ソース・ドレインは必要に応じて高融点金属の半導体化
合物層を設けるか否かを選択する。
成は多種類に及ぶが、いずれにしても、少なくとも受光
部となる半導体拡散層には高融点金属の半導体化合物層
を設けない。そして、半導体拡散層以外のゲート電極や
ソース・ドレインは必要に応じて高融点金属の半導体化
合物層を設けるか否かを選択する。
【００３６】より好ましくは、２次元行列状に光電変換
部を配列する場合には、後述する実施形態の一つのよう
にこの光電変換部全体には高融点金属の半導体化合物層
を設けず、光電変換部外の周辺回路のＭＯＳトランジス
タのみ高融点金属の半導体化合物層を設けると良い。
部を配列する場合には、後述する実施形態の一つのよう
にこの光電変換部全体には高融点金属の半導体化合物層
を設けず、光電変換部外の周辺回路のＭＯＳトランジス
タのみ高融点金属の半導体化合物層を設けると良い。
【００３７】又、受光部となる半導体拡散層のみ高融点
金属の半導体化合物層を設けないようにするには、高融
点金属の半導体化合物形成阻止層の端部の位置あわせを
高精度に行わねばならない。そこで、後述する別の実施
形態のように半導体化合物形成阻止層の端部が、受光素
子に隣接するゲート電極上に配置されるように端部を位
置決めするとよい。
金属の半導体化合物層を設けないようにするには、高融
点金属の半導体化合物形成阻止層の端部の位置あわせを
高精度に行わねばならない。そこで、後述する別の実施
形態のように半導体化合物形成阻止層の端部が、受光素
子に隣接するゲート電極上に配置されるように端部を位
置決めするとよい。
【００３８】本発明に用いられる周辺回路部としては、
シフトレジスタ、ノイズ除去回路、増幅器、サンプル＆
ホールド回路、ＡＤコンバータ、タイミングジェネレー
タ、プログラマブルゲインアンプ、対数圧縮回路などが
必要に応じて適宜組合わされてワンチップ化される。よ
って、これらを構成するＭＯＳトランジスタに高融点金
属の半導体化合物層を設け、動作速度を高めるとよい。
シフトレジスタ、ノイズ除去回路、増幅器、サンプル＆
ホールド回路、ＡＤコンバータ、タイミングジェネレー
タ、プログラマブルゲインアンプ、対数圧縮回路などが
必要に応じて適宜組合わされてワンチップ化される。よ
って、これらを構成するＭＯＳトランジスタに高融点金
属の半導体化合物層を設け、動作速度を高めるとよい。
【００３９】更には、各種ロジック回路やメモリなどを
ワンチップ化する場合には、これらを構成するＭＯＳト
ランジスタにも高融点金属の半導体化合物層を設ける。
ワンチップ化する場合には、これらを構成するＭＯＳト
ランジスタにも高融点金属の半導体化合物層を設ける。
【００４０】周辺回路部はＣＭＯＳ製造プロセスにより
作製されたｎＭＯＳトランジスタとｐＭＯＳトランジス
タを用いて構成されることが、好ましく、それぞれＬＤ
Ｄ構造のＭＯＳトランジスタであることが望ましい。
作製されたｎＭＯＳトランジスタとｐＭＯＳトランジス
タを用いて構成されることが、好ましく、それぞれＬＤ
Ｄ構造のＭＯＳトランジスタであることが望ましい。
【００４１】本発明に用いられる高融点金属は、耐火性
金属などとも呼ばれるものであり、チタン、ニッケル、
コバルト、タングステン、モリブデン、タンタル、クロ
ム、パラジウム、プラチナからなる群から選択される少
なくとも一種、あるいはそれを主成分とする合金であ
る。
金属などとも呼ばれるものであり、チタン、ニッケル、
コバルト、タングステン、モリブデン、タンタル、クロ
ム、パラジウム、プラチナからなる群から選択される少
なくとも一種、あるいはそれを主成分とする合金であ
る。
【００４２】本発明に用いられる高融点金属の半導体化
合物層は、チタンシリサイド、ニッケルシリサイド、コ
バルトシリサイド、タングステンシリサイド、モリブデ
ンシリサイド、タンタルシリサイド、クロムシリサイ
ド、パラジウムシリサイド、プラチナシリサイドからな
る群から選択される少なくとも一種からなる。あるいは
上述した合金の珪化物であってもよい。
合物層は、チタンシリサイド、ニッケルシリサイド、コ
バルトシリサイド、タングステンシリサイド、モリブデ
ンシリサイド、タンタルシリサイド、クロムシリサイ
ド、パラジウムシリサイド、プラチナシリサイドからな
る群から選択される少なくとも一種からなる。あるいは
上述した合金の珪化物であってもよい。
【００４３】本発明に用いられる拡散層を覆う絶縁層と
しては、ノンドープの酸化シリコンや、リン及び／又は
ボロンがドープされた酸化シリコンが好ましくもちいら
れるが、その他に窒化シリコン、窒化酸化シリコン、酸
化アルミニウム、酸化タンタルなどの絶縁体を用いるこ
ともできる。
しては、ノンドープの酸化シリコンや、リン及び／又は
ボロンがドープされた酸化シリコンが好ましくもちいら
れるが、その他に窒化シリコン、窒化酸化シリコン、酸
化アルミニウム、酸化タンタルなどの絶縁体を用いるこ
ともできる。
【００４４】又、受光部となる半導体拡散層に入射する
光の反射成分を抑制するために、この絶縁層に反射防止
膜としての機能を持たせても良い。具体的には、後述す
るように、酸化シリコンからなる絶縁層の上に、窒化シ
リコン又は窒化酸化シリコンなどの屈折率の大きな絶縁
層を積層するとよい。
光の反射成分を抑制するために、この絶縁層に反射防止
膜としての機能を持たせても良い。具体的には、後述す
るように、酸化シリコンからなる絶縁層の上に、窒化シ
リコン又は窒化酸化シリコンなどの屈折率の大きな絶縁
層を積層するとよい。
【００４５】本発明においては、高融点金属の半導体化
合物形成阻止するために、高融点金属の堆積前に、半導
体拡散層の上面などに、ノンドープの酸化シリコンや、
リン及び／又はボロンがドープされた酸化シリコン、窒
化シリコン、窒化酸化シリコン、酸化アルミニウム、酸
化タンタルなどの絶縁体を形成し、下地の半導体を保護
する。この絶縁体は、上移した拡散層を覆う絶縁層とし
て残してもよいし、高融点金属の半導体化合物を形成し
た後に除去してもよい。
合物形成阻止するために、高融点金属の堆積前に、半導
体拡散層の上面などに、ノンドープの酸化シリコンや、
リン及び／又はボロンがドープされた酸化シリコン、窒
化シリコン、窒化酸化シリコン、酸化アルミニウム、酸
化タンタルなどの絶縁体を形成し、下地の半導体を保護
する。この絶縁体は、上移した拡散層を覆う絶縁層とし
て残してもよいし、高融点金属の半導体化合物を形成し
た後に除去してもよい。
【００４６】本発明に用いられる半導体拡散層１４の不
純物濃度は１×１０16cm-3から１×１０18cm-3，接合深
さは０．２μmから０．５μm、本発明に用いられる低不
純物濃度のソース・ドレイン拡散層２６の不純物濃度は
１×１０17cm-3から１×１０ 19cm-3，接合深さは０．０
５μmから０．３μm、本発明に用いられる高不純物濃度
のソース・ドレイン拡散層１５、１６、３２、３３の不
純物濃度は１×１０19cm-3から１×１０21cm-3，接合深
さは０．１μmから０．５μm，から選択するとよい。
純物濃度は１×１０16cm-3から１×１０18cm-3，接合深
さは０．２μmから０．５μm、本発明に用いられる低不
純物濃度のソース・ドレイン拡散層２６の不純物濃度は
１×１０17cm-3から１×１０ 19cm-3，接合深さは０．０
５μmから０．３μm、本発明に用いられる高不純物濃度
のソース・ドレイン拡散層１５、１６、３２、３３の不
純物濃度は１×１０19cm-3から１×１０21cm-3，接合深
さは０．１μmから０．５μm，から選択するとよい。
【００４７】
【実施例】（第１の実施例）本発明の第１実施例におけ
る光電変換装置の製造方法について図４（ａ）〜図４
（ｅ）を参照して説明する。
る光電変換装置の製造方法について図４（ａ）〜図４
（ｅ）を参照して説明する。
【００４８】まず、図４（ａ）に示すように、シリコン
などの半導体基板２１上にｐ型ウエル２２とｎ型ウエル
（図示せず）を形成し、選択酸化法などにより、素子分
離領域２３を形成する。尚、図４（ａ）〜図４（ｅ）で
は光電変換部４１と周辺回路部４２を、隣接させて描い
ている。
などの半導体基板２１上にｐ型ウエル２２とｎ型ウエル
（図示せず）を形成し、選択酸化法などにより、素子分
離領域２３を形成する。尚、図４（ａ）〜図４（ｅ）で
は光電変換部４１と周辺回路部４２を、隣接させて描い
ている。
【００４９】続いて、各ＭＯＳトランジスタのポリシリ
コンゲート電極1２、１３、３１を形成した後、Ｎ型不
純物を導入して受光部を構成するフォトダイオードの半
導体拡散層１４を形成する。ゲート電極をマスクにした
イオン注入によりＮ型不純物を導入し、ゲート電極側面
に自己整合した低不純物濃度のソース・ドレイン拡散層
２６を形成する。そして酸化シリコンなどの絶縁体を堆
積し、その絶縁体をエッチバックする。こうして、ゲー
ト電極１２、１３、３１の側壁にサイドスペーサ２７を
形成する。そして、ゲート電極とサイドスペーサをイオ
ン注入用のマスクにしてＮ型不純物を導入し、サイドス
ペーサ側面に自己整合した高不純物濃度のソース・ドレ
イン拡散層１５、１６、３２、３３を形成する。こうし
て図４（ｂ）に示したような構造が得られる。
コンゲート電極1２、１３、３１を形成した後、Ｎ型不
純物を導入して受光部を構成するフォトダイオードの半
導体拡散層１４を形成する。ゲート電極をマスクにした
イオン注入によりＮ型不純物を導入し、ゲート電極側面
に自己整合した低不純物濃度のソース・ドレイン拡散層
２６を形成する。そして酸化シリコンなどの絶縁体を堆
積し、その絶縁体をエッチバックする。こうして、ゲー
ト電極１２、１３、３１の側壁にサイドスペーサ２７を
形成する。そして、ゲート電極とサイドスペーサをイオ
ン注入用のマスクにしてＮ型不純物を導入し、サイドス
ペーサ側面に自己整合した高不純物濃度のソース・ドレ
イン拡散層１５、１６、３２、３３を形成する。こうし
て図４（ｂ）に示したような構造が得られる。
【００５０】図４（ｃ）に示すように、ＣＶＤ法、ＰＶ
Ｄ法などにより酸化シリコン膜のような高融点金属の半
導体化合物形成阻止層２９を成膜し、光電変換部４１に
のみその層を残し、選択的に周辺回路部４１の阻止層２
９を除去する。
Ｄ法などにより酸化シリコン膜のような高融点金属の半
導体化合物形成阻止層２９を成膜し、光電変換部４１に
のみその層を残し、選択的に周辺回路部４１の阻止層２
９を除去する。
【００５１】ＣＶＤやスパッタなどにより、Ｃｏのよう
な高融点金属（不図示）とＴｉＮのような高融点金属の
酸化防止層（不図示）を連続成膜する。これらの膜を熱
処理することでＭＯＳトランジスタのゲート電極やソー
ス・ドレインを構成しているシリコンと高融点金属とを
反応（シリサイド化）させ高融点金属の半導体化合物層
を形成する。続いて、阻止層２９の上などに残った高融
点金属の未反応層（不図示）と、高融点金属の酸化防止
層を酸溶液に浸して除去し、再び熱処理を行う。こうし
て図４（ｄ）に示すように、コバルトシリサイドのよう
な高融点金属の半導体化合物層３０を形成する。
な高融点金属（不図示）とＴｉＮのような高融点金属の
酸化防止層（不図示）を連続成膜する。これらの膜を熱
処理することでＭＯＳトランジスタのゲート電極やソー
ス・ドレインを構成しているシリコンと高融点金属とを
反応（シリサイド化）させ高融点金属の半導体化合物層
を形成する。続いて、阻止層２９の上などに残った高融
点金属の未反応層（不図示）と、高融点金属の酸化防止
層を酸溶液に浸して除去し、再び熱処理を行う。こうし
て図４（ｄ）に示すように、コバルトシリサイドのよう
な高融点金属の半導体化合物層３０を形成する。
【００５２】ＢＰＳＧのような絶縁層を成膜し、コンタ
クトホールを形成して、その中に電極３７を形成する。
また、配線３９を形成する。こうして図４（ｅ）に示す
構造がえられる。光電変換部４１のゲート電極や拡散層
は、コンタクトホール底部を除いて、絶縁膜で覆われて
保護されている。
クトホールを形成して、その中に電極３７を形成する。
また、配線３９を形成する。こうして図４（ｅ）に示す
構造がえられる。光電変換部４１のゲート電極や拡散層
は、コンタクトホール底部を除いて、絶縁膜で覆われて
保護されている。
【００５３】シリサイド化する高融点金属はＣｏ以外に
も、上述した材料を用いることが可能であり、シリサイ
ド化については、例えば特開平７−３３５８９０号公報
などに記載されている。また、酸化防止層も必要に応じ
て形成すれば良いものである。
も、上述した材料を用いることが可能であり、シリサイ
ド化については、例えば特開平７−３３５８９０号公報
などに記載されている。また、酸化防止層も必要に応じ
て形成すれば良いものである。
【００５４】以上の説明はｎＭＯＳトランジスタを用い
た例について説明したが、ＣＭＯＳプロセスで光電変換
装置を作製する場合には、導電型を変えれば同じように
ｐＭＯＳトランジスタを作ることができる。
た例について説明したが、ＣＭＯＳプロセスで光電変換
装置を作製する場合には、導電型を変えれば同じように
ｐＭＯＳトランジスタを作ることができる。
【００５５】以上、本発明の第１の実施例において、光
電変換素子部４１においては高融点金属のシリサイド層
が存在せず、周辺回路部４２においてはＭＯＳトランジ
スタのソース・ドレインとゲート電極上に高融点金属の
シリサイド層が形成されるために、各領域の抵抗を小さ
くでき、周辺回路部４２で高速の回路動作が可能とな
る。また、光電変換部４１では、リーク電流の増大が無
く、光電変換特性の劣化はない。
電変換素子部４１においては高融点金属のシリサイド層
が存在せず、周辺回路部４２においてはＭＯＳトランジ
スタのソース・ドレインとゲート電極上に高融点金属の
シリサイド層が形成されるために、各領域の抵抗を小さ
くでき、周辺回路部４２で高速の回路動作が可能とな
る。また、光電変換部４１では、リーク電流の増大が無
く、光電変換特性の劣化はない。
【００５６】（第２の実施例）本発明の第２の実施例は
ＭＯＳ型光電変換装置において、各光電変換部４１の信
号電荷を転送する転送用ＭＯＳのゲート電極上を境に、
受光部１４上以外の個所に、サリサイド構造を採用する
ものである。これにより、受光部となる半導体拡散層に
隣接するゲート電極の上面の少なくとも一部が絶縁層に
接することになる。換言すると受光部に隣接するゲート
電極の上面に高融点金属の半導体化合物層の端部が配置
されることになる。
ＭＯＳ型光電変換装置において、各光電変換部４１の信
号電荷を転送する転送用ＭＯＳのゲート電極上を境に、
受光部１４上以外の個所に、サリサイド構造を採用する
ものである。これにより、受光部となる半導体拡散層に
隣接するゲート電極の上面の少なくとも一部が絶縁層に
接することになる。換言すると受光部に隣接するゲート
電極の上面に高融点金属の半導体化合物層の端部が配置
されることになる。
【００５７】第２実施例では、光電変換部４１のフォト
ダイオードの半導体拡散層１４上のみ、高融点金属がな
く光電変換部４１の転送用ＭＯＳトランジスタ２のドレ
イン１５、リセット用ＭＯＳトランジスタ３、ソースホ
ロワを構成する増幅用ＭＯＳトランジスタ、選択用ＭＯ
Ｓトランジスタ（図上奥行き方向に形成されている）を
サリサイド構造にすることにより、第１実施例と比較
し、光電変換部の各ＭＯＳの動作速度をアップさせ、よ
り高速な動作を実現することを目的とする。
ダイオードの半導体拡散層１４上のみ、高融点金属がな
く光電変換部４１の転送用ＭＯＳトランジスタ２のドレ
イン１５、リセット用ＭＯＳトランジスタ３、ソースホ
ロワを構成する増幅用ＭＯＳトランジスタ、選択用ＭＯ
Ｓトランジスタ（図上奥行き方向に形成されている）を
サリサイド構造にすることにより、第１実施例と比較
し、光電変換部の各ＭＯＳの動作速度をアップさせ、よ
り高速な動作を実現することを目的とする。
【００５８】以下、図５（ａ）〜図５（ｄ）を参照して
説明する。
説明する。
【００５９】図５（ａ）に示すように、第１の実施例と
同様にしてウエル２２、素子分離領域２３、ゲート電極
１２、１３、３１、半導体拡散層１４、低不純物濃度の
ソースドレイン拡散層２６，高不純物濃度のソースドレ
イン拡散層１５、２８、３２、３３を形成する。
同様にしてウエル２２、素子分離領域２３、ゲート電極
１２、１３、３１、半導体拡散層１４、低不純物濃度の
ソースドレイン拡散層２６，高不純物濃度のソースドレ
イン拡散層１５、２８、３２、３３を形成する。
【００６０】図５（ｂ）に示すように、第１の実施例と
同様に阻止層２９を成膜し、転送用ＭＯＳトランジスタ
２のゲート電極１２上に端部２９Ａが配置されるよう
に、半導体拡散層１４上を除き、選択的に阻止層２９を
除去する。
同様に阻止層２９を成膜し、転送用ＭＯＳトランジスタ
２のゲート電極１２上に端部２９Ａが配置されるよう
に、半導体拡散層１４上を除き、選択的に阻止層２９を
除去する。
【００６１】第１実施例と同様に、スパッタなどによ
り、高融点金属、酸化防止層を連続成膜し、熱処理を行
うことでシリサイド化する。阻止層２９の上部や素子分
離領域の上部などにある高融点金属の未反応層と酸化防
止層を酸溶液に浸し除去し、再び熱処理を行う。こうし
て図５（ｃ）に示すように、高融点金属の半導体化合物
層３０を形成する。
り、高融点金属、酸化防止層を連続成膜し、熱処理を行
うことでシリサイド化する。阻止層２９の上部や素子分
離領域の上部などにある高融点金属の未反応層と酸化防
止層を酸溶液に浸し除去し、再び熱処理を行う。こうし
て図５（ｃ）に示すように、高融点金属の半導体化合物
層３０を形成する。
【００６２】図５（ｄ）に示すように、第１の実施例と
同様にして阻止層２９を残した状態で、層間絶縁層３８
を成膜し、コンタクトホールを開けて、電極３７を形成
し、配線３９を形成する。
同様にして阻止層２９を残した状態で、層間絶縁層３８
を成膜し、コンタクトホールを開けて、電極３７を形成
し、配線３９を形成する。
【００６３】以上、本発明の第２の実施例において、光
電変換素子部４１の受光部上においては高融点金属のシ
リサイド層が存在せず、光電変換部４１の転送用ＭＯＳ
トランジスタ２とリセット用ＭＯＳトランジスタ３とソ
ースフォロワとなる増幅用ＭＯＳトランジスタ５と選択
用ＭＯＳトランジスタ４および周辺回路部４２のＭＯＳ
トランジスタのソース・ドレインとゲート電極上に高融
点金属のシリサイド層が形成される。そのために各領域
の抵抗を小さくでき、高速の回路動作が可能となる。ま
た、光電変換部４１ではリーク電流の増大は小さく、光
電変換特性の大きな劣化はない。
電変換素子部４１の受光部上においては高融点金属のシ
リサイド層が存在せず、光電変換部４１の転送用ＭＯＳ
トランジスタ２とリセット用ＭＯＳトランジスタ３とソ
ースフォロワとなる増幅用ＭＯＳトランジスタ５と選択
用ＭＯＳトランジスタ４および周辺回路部４２のＭＯＳ
トランジスタのソース・ドレインとゲート電極上に高融
点金属のシリサイド層が形成される。そのために各領域
の抵抗を小さくでき、高速の回路動作が可能となる。ま
た、光電変換部４１ではリーク電流の増大は小さく、光
電変換特性の大きな劣化はない。
【００６４】（第３の実施例）本発明の第３の実施例は
ＭＯＳ型光電変換装置において、高融点金属のシリサイ
ド層を形成しない領域を作るための阻止層をゲート電極
の側壁に形成されるサイドスペーサと共用するものであ
る。
ＭＯＳ型光電変換装置において、高融点金属のシリサイ
ド層を形成しない領域を作るための阻止層をゲート電極
の側壁に形成されるサイドスペーサと共用するものであ
る。
【００６５】まず、図６（ａ）に示す構造を、作製す
る。光電変換部４１および周辺回路部４２のＭＯＳトラ
ンジスタ製造方法のうち、図６（ａ）に示すように、ウ
エル２２、素子分離２３、ゲート電極１２、1３、３
１、半導体拡散層１４、低不純物濃度のソース・ドレイ
ン拡散層２６形成までは、第１実施例と同じである。
る。光電変換部４１および周辺回路部４２のＭＯＳトラ
ンジスタ製造方法のうち、図６（ａ）に示すように、ウ
エル２２、素子分離２３、ゲート電極１２、1３、３
１、半導体拡散層１４、低不純物濃度のソース・ドレイ
ン拡散層２６形成までは、第１実施例と同じである。
【００６６】図６（ｂ）に示すように、半導体拡散層１
４の上面に半導体化合物形成阻止層及びサイドスペーサ
となる膜５７を形成する。具体的には、ＣＶＤ法などに
より、酸化シリコンのような膜５７を成膜し、半導体拡
散層１４上のみホトレジストから形成されたエッチング
マスク（不図示）５７で覆い、他の部分に露出している
部分のみ反応性イオンエッチングで除去し、エッチング
マスクを除去する。こうして、半導体拡散層１４上は膜
５７が残り、他の部分はゲート電極の側壁にのみ膜５７
が残る。
４の上面に半導体化合物形成阻止層及びサイドスペーサ
となる膜５７を形成する。具体的には、ＣＶＤ法などに
より、酸化シリコンのような膜５７を成膜し、半導体拡
散層１４上のみホトレジストから形成されたエッチング
マスク（不図示）５７で覆い、他の部分に露出している
部分のみ反応性イオンエッチングで除去し、エッチング
マスクを除去する。こうして、半導体拡散層１４上は膜
５７が残り、他の部分はゲート電極の側壁にのみ膜５７
が残る。
【００６７】この後、低濃度のソース・ドレイン拡散層
２６の領域にサイドスペーサをマスクとした自己整合プ
ロセスにより、選択的に高不純物濃度のソース・ドレイ
ン拡散層１５、２８、３２、３３を形成する。次に、第
１の実施例と同様に、スパッタなどにより、高融点金属
層と酸化防止層を連続成膜し、熱処理を行うことでシリ
サイド化させる。膜５７上に残った未反応層と酸化防止
層を酸溶液に浸して除去し、再び熱処理を行い、シリサ
イド層３０を形成する。層間絶縁膜３８を成膜し、コン
タクトホールを開け、電極３７と配線３８を形成するこ
うして、図６（ｃ）に示す構造が得られる。
２６の領域にサイドスペーサをマスクとした自己整合プ
ロセスにより、選択的に高不純物濃度のソース・ドレイ
ン拡散層１５、２８、３２、３３を形成する。次に、第
１の実施例と同様に、スパッタなどにより、高融点金属
層と酸化防止層を連続成膜し、熱処理を行うことでシリ
サイド化させる。膜５７上に残った未反応層と酸化防止
層を酸溶液に浸して除去し、再び熱処理を行い、シリサ
イド層３０を形成する。層間絶縁膜３８を成膜し、コン
タクトホールを開け、電極３７と配線３８を形成するこ
うして、図６（ｃ）に示す構造が得られる。
【００６８】ここでは、高不純物濃度のソース・ドレイ
ン拡散層を形成した後、シリサイド層を形成したが、シ
リサイド層３０を形成した後、イオン注入を行い高不純
物濃度のソース・ドレイン拡散層を形成してもよい。
ン拡散層を形成した後、シリサイド層を形成したが、シ
リサイド層３０を形成した後、イオン注入を行い高不純
物濃度のソース・ドレイン拡散層を形成してもよい。
【００６９】本実施例ではサリサイド構造を採用しない
部分の保護膜をゲート電極の側壁に形成するサイドスペ
ーサと共用するため、製造コストを低く抑えることがで
きる。
部分の保護膜をゲート電極の側壁に形成するサイドスペ
ーサと共用するため、製造コストを低く抑えることがで
きる。
【００７０】（第４の実施例）図７は、本実施例による
光電変換装置の断面を示す。
光電変換装置の断面を示す。
【００７１】図１の構成と異なる点は、高融点金属の半
導体化合物形成阻止層としても機能した絶縁層２９の上
に、可視光における屈折率が大きい絶縁層５９を設けた
点と、半導体拡散層１４にのみ実質的に光が入射するよ
うに、開口部５６を有する遮光膜５８を設けた点にあ
る。
導体化合物形成阻止層としても機能した絶縁層２９の上
に、可視光における屈折率が大きい絶縁層５９を設けた
点と、半導体拡散層１４にのみ実質的に光が入射するよ
うに、開口部５６を有する遮光膜５８を設けた点にあ
る。
【００７２】絶縁層２９の厚さは５ｎｍ〜３００ｎｍの
範囲から選択し、絶縁層５９の厚さは７ｎｍ〜１２０ｎ
ｍの範囲から選択すると反射防止の効果があり，さら
に，絶縁層２９の厚さを１００ｎｍ〜３００ｎｍの範囲
から選択し、絶縁層５９の厚さを５０ｎｍ〜１２０ｎｍ
の範囲から選択すればなおよい。
範囲から選択し、絶縁層５９の厚さは７ｎｍ〜１２０ｎ
ｍの範囲から選択すると反射防止の効果があり，さら
に，絶縁層２９の厚さを１００ｎｍ〜３００ｎｍの範囲
から選択し、絶縁層５９の厚さを５０ｎｍ〜１２０ｎｍ
の範囲から選択すればなおよい。
【００７３】例えば、波長４５０ｎｍの青色光に対して
最適な厚さは、絶縁層２９として酸化シリコン（屈折率
１．４６）を選択し、絶縁層５９として窒化シリコン
（屈折率２．００）を選択した場合、それぞれ１５４ｎ
ｍと５７ｎｍである。波長５５０ｎｍの緑色光に対して
最適な厚さは、絶縁層２９として酸化シリコンを選択
し、絶縁層５９として窒化シリコンを選択した場合、そ
れぞれ１８８ｎｍと６９ｎｍである。波長６５０ｎｍの
赤色光に対して最適な厚さは、絶縁層２９として酸化シ
リコンを選択し、絶縁層５９として窒化シリコンを選択
した場合、それぞれ２２３ｎｍと８１ｎｍである。
最適な厚さは、絶縁層２９として酸化シリコン（屈折率
１．４６）を選択し、絶縁層５９として窒化シリコン
（屈折率２．００）を選択した場合、それぞれ１５４ｎ
ｍと５７ｎｍである。波長５５０ｎｍの緑色光に対して
最適な厚さは、絶縁層２９として酸化シリコンを選択
し、絶縁層５９として窒化シリコンを選択した場合、そ
れぞれ１８８ｎｍと６９ｎｍである。波長６５０ｎｍの
赤色光に対して最適な厚さは、絶縁層２９として酸化シ
リコンを選択し、絶縁層５９として窒化シリコンを選択
した場合、それぞれ２２３ｎｍと８１ｎｍである。
【００７４】又、絶縁層５９として窒化酸化シリコン
（屈折率１．６５）を選択した場合の最適膜厚は、青、
緑、赤色に対して、それぞれ６８ｎｍ、８４ｎｍ，９９
ｎｍとなる。
（屈折率１．６５）を選択した場合の最適膜厚は、青、
緑、赤色に対して、それぞれ６８ｎｍ、８４ｎｍ，９９
ｎｍとなる。
【００７５】反射防止膜としての効果は次のとおりであ
る。
る。
【００７６】例えば波長５５０ｎｍの光において、酸化
シリコンからなる絶縁層２９の厚さを１８８ｎｍとし、
窒化シリコンからなる絶縁層５９の厚さを６９ｎｍとし
た場合、反射率は約６％となるのに対して、窒化シリコ
ンからなる絶縁層５９を設けなかった場合には２７％に
増えてしまう。
シリコンからなる絶縁層２９の厚さを１８８ｎｍとし、
窒化シリコンからなる絶縁層５９の厚さを６９ｎｍとし
た場合、反射率は約６％となるのに対して、窒化シリコ
ンからなる絶縁層５９を設けなかった場合には２７％に
増えてしまう。
【００７７】遮光層５８は、電源ラインのような高基準
電圧供給用の配線や、アースラインのような低基準電圧
供給用の配線と兼用されていてもよいし、別途独立に設
けてもよいし、場合によっては設けなくてもよい。
電圧供給用の配線や、アースラインのような低基準電圧
供給用の配線と兼用されていてもよいし、別途独立に設
けてもよいし、場合によっては設けなくてもよい。
【００７８】（第５の実施例）図８は、本実施例による
受光部とその近傍の断面構造を示している。ここでは、
光入射により発生した電荷を蓄積するＮ型の半導体拡散
層１４と絶縁層２９の間に、Ｐ型の半導体拡散層２２Ａ
を設けて、絶縁層と半導体の界面の欠陥に因る暗電流を
防止するとともに、ＰＮ接合をＮ型半導体拡散層１４の
上下に設けて蓄積容量を大きくした埋め込みホトダイオ
ード構造を提供している。
受光部とその近傍の断面構造を示している。ここでは、
光入射により発生した電荷を蓄積するＮ型の半導体拡散
層１４と絶縁層２９の間に、Ｐ型の半導体拡散層２２Ａ
を設けて、絶縁層と半導体の界面の欠陥に因る暗電流を
防止するとともに、ＰＮ接合をＮ型半導体拡散層１４の
上下に設けて蓄積容量を大きくした埋め込みホトダイオ
ード構造を提供している。
【００７９】これにより、アノードの一部を構成してい
るＰ型の半導体拡散層２２Ａの表面が絶縁層２９で覆わ
れていて、シリサイドのような高融点金属の半導体化合
物層は形成されていない。
るＰ型の半導体拡散層２２Ａの表面が絶縁層２９で覆わ
れていて、シリサイドのような高融点金属の半導体化合
物層は形成されていない。
【００８０】もし、半導体拡散層２２Ａの表面に高融点
金属が堆積されシリサイド反応を生じると、リーク電流
が増えるばかりか、表面の薄いＰ型半導体拡散層２２Ａ
のＰＮ接合を破壊したりする恐れもある。よって、この
ような埋め込みダイオード構造の受光部を持つ光電変換
装置において、受光部に高融点金属の半導体化合物を形
成しないことが極めて有効である。
金属が堆積されシリサイド反応を生じると、リーク電流
が増えるばかりか、表面の薄いＰ型半導体拡散層２２Ａ
のＰＮ接合を破壊したりする恐れもある。よって、この
ような埋め込みダイオード構造の受光部を持つ光電変換
装置において、受光部に高融点金属の半導体化合物を形
成しないことが極めて有効である。
【００８１】（第６の実施例）図９（ａ）〜図９（ｅ）
を参照して、本実施例による光電変換装置の製造方法を
説明する。
を参照して、本実施例による光電変換装置の製造方法を
説明する。
【００８２】半導体基板を用意してＰ型のウエル２２を
形成した後、選択酸化法により素子分離領域２３を形成
する。そして、ゲート絶縁膜を形成した後、ゲート電極
となる多結晶シリコンなどの導電体を堆積してパターニ
ングする。
形成した後、選択酸化法により素子分離領域２３を形成
する。そして、ゲート絶縁膜を形成した後、ゲート電極
となる多結晶シリコンなどの導電体を堆積してパターニ
ングする。
【００８３】次に、受光部となる部分以外をホトレジス
トから形成されたマスク（不図示）で覆い、Ｎ型の不純
物をイオン注入して、Ｎ型の半導体拡散層１４を形成す
る。この場合、図９（ａ）に示すように、基板表面の法
線方向に対して３０度傾斜した向きにイオン打ち込みを
行うことによりＰＮ接合がゲート電極の下に配置される
ようにイオンを打ち込むとよい。傾斜角度は３０度に限
定されることはなく１０度〜６０度の範囲から適宜選択
できる。
トから形成されたマスク（不図示）で覆い、Ｎ型の不純
物をイオン注入して、Ｎ型の半導体拡散層１４を形成す
る。この場合、図９（ａ）に示すように、基板表面の法
線方向に対して３０度傾斜した向きにイオン打ち込みを
行うことによりＰＮ接合がゲート電極の下に配置される
ようにイオンを打ち込むとよい。傾斜角度は３０度に限
定されることはなく１０度〜６０度の範囲から適宜選択
できる。
【００８４】そして、基板両面の法線方向に対して０度
〜１０度、図９（ａ）の矢印とは逆に傾斜した向きにＰ
型の不純物のイオン打ち込みを行いＰ型の半導体拡散層
２２Ａを形成する。こうするとゲート電極１２下のＮ型
半導体拡散層１４の端部から離れた位置にＰ型半導体拡
散層２２Ａの端部を配置することができる。
〜１０度、図９（ａ）の矢印とは逆に傾斜した向きにＰ
型の不純物のイオン打ち込みを行いＰ型の半導体拡散層
２２Ａを形成する。こうするとゲート電極１２下のＮ型
半導体拡散層１４の端部から離れた位置にＰ型半導体拡
散層２２Ａの端部を配置することができる。
【００８５】さらに、低不純物濃度のソース・ドレイン
となる拡散層２６を形成するために、受光部となる領域
をマスクして、Ｎ型不純物を注入する。この場合には、
基板表面の法線方向に対して１０度〜６０度傾斜した方
向から、基板を面内回転させつつイオン打ち込みを行
い、ＭＯＳトランジスタの向きによらず、ゲート電極下
に低不純物濃度ソース・ドレインの端部が配されるよう
にする。又、同様にｐＭＯＳ用の低不純物濃度ソース・
ドレイン（不図示）を形成する。
となる拡散層２６を形成するために、受光部となる領域
をマスクして、Ｎ型不純物を注入する。この場合には、
基板表面の法線方向に対して１０度〜６０度傾斜した方
向から、基板を面内回転させつつイオン打ち込みを行
い、ＭＯＳトランジスタの向きによらず、ゲート電極下
に低不純物濃度ソース・ドレインの端部が配されるよう
にする。又、同様にｐＭＯＳ用の低不純物濃度ソース・
ドレイン（不図示）を形成する。
【００８６】次に、ＣＶＤ法などにより酸化シリコンな
どの絶縁体を堆積させたのち、反応性イオンエッチング
などによりその絶縁体をエッチバックして、ゲート電極
１２、１３、３１の側面にサイドスペーサ２７を形成す
る。そして、光電変換部をホトレジストから形成された
イオン打ち込み用のマスク（不図示）とサイドスペーサ
とをマスクにしてＮ型不純物のイオン打ち込みを行いサ
イドスペーサに整合した高不純物濃度のソース・ドレイ
ン拡散層１５、２８、３２、３３を形成する。又、同様
にｐＭＯＳ用の高不純物濃度ソース・ドレイン（不図
示）を形成する。こうして図９（ｂ）に示す構造が得ら
れる。
どの絶縁体を堆積させたのち、反応性イオンエッチング
などによりその絶縁体をエッチバックして、ゲート電極
１２、１３、３１の側面にサイドスペーサ２７を形成す
る。そして、光電変換部をホトレジストから形成された
イオン打ち込み用のマスク（不図示）とサイドスペーサ
とをマスクにしてＮ型不純物のイオン打ち込みを行いサ
イドスペーサに整合した高不純物濃度のソース・ドレイ
ン拡散層１５、２８、３２、３３を形成する。又、同様
にｐＭＯＳ用の高不純物濃度ソース・ドレイン（不図
示）を形成する。こうして図９（ｂ）に示す構造が得ら
れる。
【００８７】続いて、ＣＶＤ法などにより、高融点金属
の半導体化合物形成阻止層２９、５９として酸化シリコ
ンなどの低屈折率の絶縁層と窒化シリコンや窒化酸化シ
リコンなどの高屈折率の絶縁層を形成する。これらの絶
縁層を残す場合には、これらが反射防止膜として機能す
るようにそれぞれの膜厚を定める。そして、高融点金属
の半導体化合物を形成すべきソース・ドレイン及びゲー
ト電極を含む領域の絶縁層２９、５９をエッチングによ
り除去して、半導体拡散層３２、３３の表面とゲート電
極３１の表面を露出させる。こうして図９（ｃ）に示す
構造が得られる。
の半導体化合物形成阻止層２９、５９として酸化シリコ
ンなどの低屈折率の絶縁層と窒化シリコンや窒化酸化シ
リコンなどの高屈折率の絶縁層を形成する。これらの絶
縁層を残す場合には、これらが反射防止膜として機能す
るようにそれぞれの膜厚を定める。そして、高融点金属
の半導体化合物を形成すべきソース・ドレイン及びゲー
ト電極を含む領域の絶縁層２９、５９をエッチングによ
り除去して、半導体拡散層３２、３３の表面とゲート電
極３１の表面を露出させる。こうして図９（ｃ）に示す
構造が得られる。
【００８８】そして、ＣＶＤ又はスパッタリングによ
り、Ｃｏなど上述した高融点金属層と、ＴｉＮのような
高融点金属窒化物の酸化防止層とを順次形成する。半導
体化合物反応を生ずるに十分な温度で熱処理を行い、高
融点金属の少なくとも下面側の部分を半導体と反応させ
て高融点金属の半導体化合物層３０を形成する。硫酸と
過酸化水素水の混合溶液などのエッチャントを用いて未
反応の高融点金属層と酸化防止層とを除去する。こうし
て図９（ｄ）に示したように自己整合的に高融点金属の
半導体化合物層３０を形成することができる。
り、Ｃｏなど上述した高融点金属層と、ＴｉＮのような
高融点金属窒化物の酸化防止層とを順次形成する。半導
体化合物反応を生ずるに十分な温度で熱処理を行い、高
融点金属の少なくとも下面側の部分を半導体と反応させ
て高融点金属の半導体化合物層３０を形成する。硫酸と
過酸化水素水の混合溶液などのエッチャントを用いて未
反応の高融点金属層と酸化防止層とを除去する。こうし
て図９（ｄ）に示したように自己整合的に高融点金属の
半導体化合物層３０を形成することができる。
【００８９】ＢＰＳＧのような層間絶縁膜３８を形成し
た後、必要に応じてＣＭＰ（機械化学研磨）やリフロー
により表面を平坦化する。そして、層間絶縁膜３８に反
応性イオンエッチングによりコンタクトホールを開け
る。ＣＶＤやスパッタリングにより、チタンと窒化チタ
ンのようなバリアメタル６１をコンタクトホールの底面
と側面に形成した後、アルミニウム、銅、タングステン
などの金属或いはそれらのうち一種を主成分とする合金
からなる導電体をＣＶＤ、スパッタリング、メッキなど
の方法により形成しコンタクトホール内に電極６１とな
る導電体を埋め込む。必要に応じて層間絶縁膜３８の上
面より上方にあるバリアメタルや導電体をエッチングや
ＣＭＰにより除去する。再びバリアメタル６２を形成
し、又、アルミニウム、銅、タングステンなどの金属或
いはそれらのうち一種を主成分とする合金からなる導電
体をＣＶＤ、スパッタリング、メッキなどの方法により
堆積しパターニングして配線６２を形成する。こうして
図９（ｅ）に示す構造が得られる。
た後、必要に応じてＣＭＰ（機械化学研磨）やリフロー
により表面を平坦化する。そして、層間絶縁膜３８に反
応性イオンエッチングによりコンタクトホールを開け
る。ＣＶＤやスパッタリングにより、チタンと窒化チタ
ンのようなバリアメタル６１をコンタクトホールの底面
と側面に形成した後、アルミニウム、銅、タングステン
などの金属或いはそれらのうち一種を主成分とする合金
からなる導電体をＣＶＤ、スパッタリング、メッキなど
の方法により形成しコンタクトホール内に電極６１とな
る導電体を埋め込む。必要に応じて層間絶縁膜３８の上
面より上方にあるバリアメタルや導電体をエッチングや
ＣＭＰにより除去する。再びバリアメタル６２を形成
し、又、アルミニウム、銅、タングステンなどの金属或
いはそれらのうち一種を主成分とする合金からなる導電
体をＣＶＤ、スパッタリング、メッキなどの方法により
堆積しパターニングして配線６２を形成する。こうして
図９（ｅ）に示す構造が得られる。
【００９０】（第７の実施例）図１０は本実施例による
光電変換装置の断面構造を示している。
光電変換装置の断面構造を示している。
【００９１】本実施例では、ホトダイオードのカソード
となるＮ型拡散層１４にはオーミックコンタクト用の高
不純物濃度層が設けられ、これとバリアメタル６１を介
してコンタクトホール内の電極６３に接続されている。
転送用ＭＯＳトランジスタ２のソース・ドレイン１５と
ゲート電極１２の上面には高融点金属の半導体化合物層
３０が設けられている。半導体拡散層１４のコンタクト
ホール部分は電極６３と配線６４により実質的に遮光さ
れており、その部分を除くＮ型の半導体拡散層１４の表
面及びＰ型の半導体拡散層２２Ａの表面は酸化シリコン
などの層間絶縁膜３８により覆われている。ここでは高
融点金属の半導体化合物層３０形成の際に用いた半導体
化合物形成阻止層（不図示）は、その後の工程で除去し
た後に層間絶縁膜３８を形成している。
となるＮ型拡散層１４にはオーミックコンタクト用の高
不純物濃度層が設けられ、これとバリアメタル６１を介
してコンタクトホール内の電極６３に接続されている。
転送用ＭＯＳトランジスタ２のソース・ドレイン１５と
ゲート電極１２の上面には高融点金属の半導体化合物層
３０が設けられている。半導体拡散層１４のコンタクト
ホール部分は電極６３と配線６４により実質的に遮光さ
れており、その部分を除くＮ型の半導体拡散層１４の表
面及びＰ型の半導体拡散層２２Ａの表面は酸化シリコン
などの層間絶縁膜３８により覆われている。ここでは高
融点金属の半導体化合物層３０形成の際に用いた半導体
化合物形成阻止層（不図示）は、その後の工程で除去し
た後に層間絶縁膜３８を形成している。
【００９２】ここでは、ＭＯＳトランジスタとして転送
用のものを図示したが、リセット用のＭＯＳもこの図示
したトランジスタと同じように構成できる。
用のものを図示したが、リセット用のＭＯＳもこの図示
したトランジスタと同じように構成できる。
【００９３】又、本例を変更して、ホトダイオードのカ
ソードをＭＯＳトランジスタのゲート１２に接続すれ
ば、図示されているトランジスタを増幅用ＭＯＳトラン
ジスタとして用いることもできる。
ソードをＭＯＳトランジスタのゲート１２に接続すれ
ば、図示されているトランジスタを増幅用ＭＯＳトラン
ジスタとして用いることもできる。
【００９４】以上説明した各実施例では半導体の性質
上、Ｐ型とＮ型を入れ替え、且つ電位の関係を逆にして
も構成できることは明らかである。
上、Ｐ型とＮ型を入れ替え、且つ電位の関係を逆にして
も構成できることは明らかである。
【００９５】又、本発明の光電変換装置は、受光部を一
列に並べたリニアセンサとして用いることもできるし、
２次元行列状に並べたエリアセンサとして用いることも
できる。
列に並べたリニアセンサとして用いることもできるし、
２次元行列状に並べたエリアセンサとして用いることも
できる。
【００９６】エリアセンサの回路構成の一例を図１１に
示す。ここでは光電変換部４１として２行２列の画素の
み示しているが、実用上は、例えば１０万〜１０００万
画素が配列される。４２Ａは読み出し画素の選択用シフ
トレジスタや、リセット用画素の選択用シフトレジスタ
などの行選択回路で構成される周辺回路、４２Ｂは、水
平シフトレジスタやサンプル＆ホールド回路や低電流源
を含む信号読み出し回路などで構成される周辺回路であ
る。このような光電変換装置の場合、ウエハ上の光電変
換部４１にあたる領域に半導体化合物形成阻止層を設け
てから、サイリサイドプロセスを施し、周辺回路部を４
２Ａ、４２ＢのＭＯＳトランジスタに半導体化合物層を
形成するとよい。
示す。ここでは光電変換部４１として２行２列の画素の
み示しているが、実用上は、例えば１０万〜１０００万
画素が配列される。４２Ａは読み出し画素の選択用シフ
トレジスタや、リセット用画素の選択用シフトレジスタ
などの行選択回路で構成される周辺回路、４２Ｂは、水
平シフトレジスタやサンプル＆ホールド回路や低電流源
を含む信号読み出し回路などで構成される周辺回路であ
る。このような光電変換装置の場合、ウエハ上の光電変
換部４１にあたる領域に半導体化合物形成阻止層を設け
てから、サイリサイドプロセスを施し、周辺回路部を４
２Ａ、４２ＢのＭＯＳトランジスタに半導体化合物層を
形成するとよい。
【００９７】図１５は、本発明によるデジタルスチルカ
メラ又はデジタルビデオカメラなどの画像情報処理装置
を示しており、７１は光電変換装置に被写体の像を結像
する光学レンズ、７２は以上説明した光電変換装置、７
３はＭＰＵを含む制御回路であり光電変換装置７２から
出力された画像信号を信号処理して記憶媒体７５に記憶
させる制御を行う。７４は画像情報などを記憶媒体７５
に書き込む書き込み回路である。記録媒体７５としては
周知の半導体メモリー、磁気記録媒体、光記録媒体、光
磁気記録媒体などを用いることができる。
メラ又はデジタルビデオカメラなどの画像情報処理装置
を示しており、７１は光電変換装置に被写体の像を結像
する光学レンズ、７２は以上説明した光電変換装置、７
３はＭＰＵを含む制御回路であり光電変換装置７２から
出力された画像信号を信号処理して記憶媒体７５に記憶
させる制御を行う。７４は画像情報などを記憶媒体７５
に書き込む書き込み回路である。記録媒体７５としては
周知の半導体メモリー、磁気記録媒体、光記録媒体、光
磁気記録媒体などを用いることができる。
【図１】本発明に係わる光電変換装置の模式的断面図で
ある。
ある。
【図２】本発明に係わる光電変換装置の回路図である。
【図３】（ａ）は高融点金属の半導体化合物の層を形成
した受光部の断面図、（ｂ）は高融点金属の半導体化合
物の層がない受光部の構成を示す模式的断面図である。
した受光部の断面図、（ｂ）は高融点金属の半導体化合
物の層がない受光部の構成を示す模式的断面図である。
【図４】（ａ）〜（ｅ）は、本発明の一実施例に係わる
光電変換装置の製造方法を説明するための模式的断面図
である。
光電変換装置の製造方法を説明するための模式的断面図
である。
【図５】（ａ）〜（ｄ）は、本発明の別の実施例に係わ
る光電変換装置の製造方法を説明するための模式的断面
図である。
る光電変換装置の製造方法を説明するための模式的断面
図である。
【図６】（ａ）〜（ｃ）は、本発明の更に別の実施例に
係わる光電変換装置の製造方法を説明するための模式的
断面図である。
係わる光電変換装置の製造方法を説明するための模式的
断面図である。
【図７】本発明の他の実施例に係わる光電変換装置の模
式的断面図である。
式的断面図である。
【図８】本発明の更に他の実施例に係わる光電変換装置
の模式的断面図である。
の模式的断面図である。
【図９】（ａ）〜（ｅ）は、本発明の更に他の実施例に
係わる光電変換装置の製造方法を説明する模式的断面図
である。
係わる光電変換装置の製造方法を説明する模式的断面図
である。
【図１０】本発明の更に他の実施例に係わる光電変換装
置の模式的断面図である。
置の模式的断面図である。
【図１１】本発明に用いられる光電変換装置の回路図で
ある。
ある。
【図１２】光電変換装置の回路図である。
【図１３】従来の光電変換装置の模式的断面図である。
【図１４】従来の論理回路用ＭＯＳトランジスタの断面
図である。
図である。
【図１５】本発明の光電変換装置を用いた画像情報処理
装置の構成を示す模式図である。
装置の構成を示す模式図である。
１ 受光素子 ２ 転送用ＭＯＳトランジスタ ３ リセットＭＯＳトランジスタ ５ 増幅用ＭＯＳトランジスタ ４ 選択用ＭＯＳトランジスタ １２ 転送用ＭＯＳトランジスタのゲート電極 １３ リセット用ＭＯＳトランジスタのゲート電極 １４ 半導体拡散層 １５ 浮遊拡散層 １６ 拡散層 ２２ ウエル ２３ 素子分離領域 ２６ 低不純物濃度拡散層 ２７ サイドスペーサ ２９ 絶縁膜 ３０ 高融点金属の半導体化合物層 ３１ ゲート電極 ３２，３３ 拡散層 ４１ 光電変換部 ４２ 周辺回路部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/335 Ｈ０１Ｌ 27/08 ３２１Ｚ 27/14 Ｄ
Claims (44)
- 【請求項１】 光電変換部とその光電変換部からの信号
を処理する周辺回路部とが同一の半導体基板に配設され
た光電変換装置において、 前記周辺回路部を形成するＭＯＳトランジスタのソース
・ドレイン上とゲート電極上には高融点金属の半導体化
合物層があり、 前記光電変換部の受光部となる半導体拡散層上面が絶縁
層に接していることを特徴とする光電変換装置。 - 【請求項２】 前記受光部に隣接するゲート電極の上面
の少なくとも一部が絶縁層に接していることを特徴とす
る請求項１記載の光電変換装置。 - 【請求項３】 前記受光部に隣接する前記ゲート電極の
上面に前記高融点金属の半導体化合物層の端部が配置さ
れている請求項１記載の光電変換装置。 - 【請求項４】 前記半導体拡散層の端部が前記絶縁層に
接している請求項１記載の光電変換装置。 - 【請求項５】 前記半導体拡散層は、光電変換された電
荷を蓄積する第１導電型の半導体層を含む請求項１記載
の光電変換装置。 - 【請求項６】 前記半導体拡散層は、光電変換された電
荷を蓄積する第１導電型の半導体層と前記絶縁膜との間
に配された第２導電型の半導体層を含む請求項１記載の
光電変換装置。 - 【請求項７】 前記半導体拡散層は、光電変換された電
荷を蓄積する第１導電型の半導体層を含み、前記第１導
電型の半導体層の不純物濃度は前記ＭＯＳトランジスタ
のソース・ドレインの不純物濃度より低いことを特徴と
する請求項１記載の光電変換装置。 - 【請求項８】 前記ＭＯＳトランジスタのソース・ドレ
インは、互いに不純物濃度の異なる少なくとも２つの領
域を有しており、そのうち不純物濃度の高い領域上にの
み前記高融点金属の半導体化合物層が形成されている請
求項１記載の光電変換装置。 - 【請求項９】 前記光電変換部は、増幅用ＭＯＳトラン
ジスタ、リセット用ＭＯＳトランジスタ、選択用ＭＯＳ
トランジスタのうち少なくとも一種を含む請求項１記載
の光電変換装置。 - 【請求項１０】 前記光電変換部は、転送用ＭＯＳトラ
ンジスタを含み、前記転送用ＭＯＳトランジスタのゲー
ト電極の少なくとも一部とソース・ドレインのうち一方
には前記高融点金属の半導体化合物層が設けられている
請求項１記載の光電変換装置。 - 【請求項１１】 前記光電変換部は、増幅用ＭＯＳトラ
ンジスタ、リセット用ＭＯＳトランジスタ及び選択用Ｍ
ＯＳトランジスタを含み、これらのＭＯＳトランジスタ
のゲート電極とソース・ドレインには前記高融点金属の
半導体化合物層が設けられている請求項１記載の光電変
換装置。 - 【請求項１２】 前記光電変換部は、増幅用ＭＯＳトラ
ンジスタ、リセット用ＭＯＳトランジスタ及び選択用Ｍ
ＯＳトランジスタを含み、これらのＭＯＳトランジスタ
のゲート電極とソース・ドレインには前記高融点金属の
半導体化合物層が設けられており、 前記光電変換部は、更に転送用ＭＯＳトランジスタを含
み、前記転送用ＭＯＳトランジスタのゲート電極の少な
くとも一部とソース・ドレインのうち一方には前記高融
点金属の半導体化合物層が設けられている請求項１記載
の光電変換装置。 - 【請求項１３】 前記絶縁層は、半導体化合物形成阻止
層である請求項１記載の光電変換装置。 - 【請求項１４】 前記絶縁層は、反射防止膜である請求
項１記載の光電変換装置。 - 【請求項１５】 前記絶縁層は、互いに屈折率の異なる
複数の層からなる請求項１記載の光電変換装置。 - 【請求項１６】 前記絶縁層は、ノンドープの酸化シリ
コンからなる請求項１記載の光電変換装置。 - 【請求項１７】 前記絶縁層は、ボロンとリンのうち少
なくとも一種がドープされた酸化シリコンからなる請求
項１記載の光電変換装置。 - 【請求項１８】 前記絶縁層は、酸化シリコンと、窒化
シリコン又は窒化酸化シリコンの積層体からなる請求項
１記載の光電変換装置。 - 【請求項１９】 前記光電変換装置は、遮光層を有して
おり、前記遮光層により遮光された全てのＭＯＳトラン
ジスタのゲート電極、ソース・ドレインに前記高融点金
属の半導体化合物層が設けられている請求項１記載の光
電変換装置。 - 【請求項２０】 前記光電変換部は、前記半導体拡散層
から転送された電荷を受容する浮遊拡散層を有してお
り、前記浮遊拡散層の上面は、コンタクトホール底部を
除いて、絶縁層に接している請求項１記載の光電変換装
置。 - 【請求項２１】 前記光電変換部は、増幅用ＭＯＳトラ
ンジスタ、リセット用ＭＯＳトランジスタ及び選択用Ｍ
ＯＳトランジスタを含み、これらのＭＯＳトランジスタ
のゲート電極上面とソース・ドレイン上面は、コンタク
トホール底部を除いて、絶縁層に接している請求項１記
載の光電変換装置。 - 【請求項２２】 前記光電変換部は、増幅用ＭＯＳトラ
ンジスタ、リセット用ＭＯＳトランジスタ及び選択用Ｍ
ＯＳトランジスタを含み、これらのＭＯＳトランジスタ
のゲート電極上面とソース・ドレイン上面は、コンタク
トホール底部を除いて、絶縁層に接しており、 前記光電変換部は、更に、前記半導体拡散層から転送さ
れた電荷を受容する浮遊拡散層を有し、前記浮遊拡散層
の上面は、コンタクトホール底部を除いて、絶縁層に接
している請求項１記載の光電変換装置。 - 【請求項２３】 前記光電変換部は、２次元行列状に配
置されている請求項１記載の光電変換装置。 - 【請求項２４】 前記２次元行列状に配置された前記光
電変換部にあるＭＯＳトランジスタのゲート電極とソー
ス・ドレインの上面は、コンタクトホール底部を除い
て、絶縁層に接している請求項１記載の光電変換装置。 - 【請求項２５】 前記２次元行列状に配置された前記光
電変換部は、共通の半導体化合物形成阻止層で覆われて
いる請求項１記載の光電変換装置。 - 【請求項２６】 前記周辺回路部は、シフトレジスタを
含む請求項１記載の光電変換装置。 - 【請求項２７】 前記周辺回路部は、ＡＤコンバータを
含む請求項１記載の光電変換装置。 - 【請求項２８】 前記高融点金属の半導体化合物層は、
チタンシリサイド、ニッケルシリサイド、コバルトシリ
サイド、タングステンシリサイド、モリブデンシリサイ
ド、タンタルシリサイド、クロムシリサイド、パラジウ
ムシリサイド、プラチナシリサイドからなる群から選択
される少なくとも一種からなる請求項１記載の光電変換
装置。 - 【請求項２９】 前記半導体拡散層は、光電変換された
電荷を蓄積する第１導電型の半導体層を含み、前記第１
導電型の半導体層の接合深さは、ＭＯＳトランジスタの
ソース・ドレインの接合深さより深いことを特徴とする
請求項１記載の光電変換装置。 - 【請求項３０】 前記光電変換部のＭＯＳトランジスタ
のソース・ドレインは、互いに不純物濃度の異なる少な
くとも２つの領域を有しており、且つそのうち不純物濃
度の高い領域のコンタクトホール底部を除く部分には、
前記高融点金属の半導体化合物層が形成されておらず、 前記周辺回路部のＭＯＳトランジスタは、互いに不純物
濃度の異なる少なくとも２つの領域を有しており、且つ
そのうち不純物濃度の高い領域上に前記高融点金属の半
導体化合物層が形成されている請求項１記載の光電変換
装置。 - 【請求項３１】 請求項１記載の光電変換装置を製造す
るための製造方法において、 前記光電変換部の受光部となる半導体拡散層の上面を半
導体化合物形成阻止層で覆う工程、 前記半導体化合物形成阻止層により覆われていないＭＯ
Ｓトランジスタのソース・ドレインとなる領域上とゲー
ト電極となる導電層上に高融点金属の半導体化合物層を
形成する工程、 を含む光電変換装置の製造方法。 - 【請求項３２】 光電変換部とその光電変換部からの信
号を処理する周辺回路部とが同一の半導体基板に配設さ
れた光電変換装置の製造方法において、 前記光電変換部の受光部となる半導体拡散層上面を半導
体化合物形成阻止層で覆う工程、 前記半導体化合物形成阻止層により覆われていないＭＯ
Ｓトランジスタのソース・ドレインとなる領域上とゲー
ト電極となる導電層上に高融点金属の半導体化合物層を
形成する工程、 を含む光電変換装置の製造方法。 - 【請求項３３】 前記半導体化合物形成阻止層で覆われ
ていないゲート電極となる導電層と、ソース・ドレイン
となる領域の上面に高融点金属を堆積する工程、 前記高融点金属を熱処理する工程、 未反応の前記高融点金属を除去する工程、 を含む請求項３２記載の光電変換装置の製造方法。 - 【請求項３４】 前記半導体化合物形成阻止層の端部
を、前記半導体拡散層に隣接するゲート電極となる導電
層の上面に配置する請求項３２記載の光電変換装置の製
造方法。 - 【請求項３５】 ２次元行列状に配された前記光電変換
部を、共通の前記半導体化合物形成阻止層で覆う請求項
３２記載の光電変換装置の製造方法。 - 【請求項３６】 前記半導体化合物形成阻止層を覆うよ
うに絶縁膜を形成する工程、 を含む請求項３２記載の光電変換装置の製造方法。 - 【請求項３７】 前記半導体化合物形成阻止層を覆うよ
うに絶縁膜を形成する工程、前記半導体化合物形成阻止
層と前記絶縁膜とを貫通するコンタクトホールを形成す
る工程、前記コンタクトホールに導電体を充填する工
程、を含む請求項３２記載の光電変換装置の製造方法。 - 【請求項３８】 前記半導体化合物形成阻止層を除去し
た後、前記半導体拡散層を覆うように絶縁膜を形成する
工程、 を含む請求項３２記載の光電変換装置の製造方法。 - 【請求項３９】 前記半導体化合物形成阻止層の上に、
前記半導体化合物形成阻止層とは屈折率の異なる層を設
ける工程、を含む請求項３２記載の光電変換装置の製造
方法。 - 【請求項４０】 前記半導体化合物形成阻止層とは屈折
率の異なる層は、窒化シリコン又は窒化酸化シリコンで
ある請求項３９記載の光電変換装置の製造方法。 - 【請求項４１】 前記半導体拡散層の端部を覆うように
前記半導体化合物層形成阻止層を設ける請求項３２記載
の光電変換装置の製造方法。 - 【請求項４２】 前記半導体基体にウエルと素子分離領
域を形成する工程、 ＭＯＳトランジスタのゲート電極となるポリシリコン層
を形成する工程、 前記半導体拡散層を形成する工程、 前記ＭＯＳトランジスタのソース・ドレインとなる低不
純物濃度領域を形成する工程、 前記ポリシリコン層の側壁にサイドスペーサを形成する
工程、 前記低不純物濃度領域内に高不純物濃度領域を形成する
工程、 前記半導体基体上に酸化シリコン膜を形成する工程、 前記半導体拡散層上の前記酸化シリコン膜を残して、前
記ポリシリコン層上及び前記高不純物濃度領域上の前記
酸化シリコン膜を除去する工程、 高融点金属と高融点金属の酸化防止層を堆積する工程、 熱処理工程、 前記高融点金属の未反応層と前記酸化防止層を除去する
工程、を含む請求項３２記載の光電変換装置の製造方
法。 - 【請求項４３】 請求項１記載の光電変換装置と、該光
電変換装置から出力された画像信号を信号処理して記憶
媒体に記憶させる回路と、を有する画像情報処理装置。 - 【請求項４４】 前記画像情報処理装置は、デジタルス
チルカメラ又はデジタルビデオカメラである請求項４３
記載の画像情報処理装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000232108A JP3624140B2 (ja) | 1999-08-05 | 2000-07-31 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
| EP10183833A EP2270861A3 (en) | 1999-08-05 | 2000-08-04 | Photoelectric conversion device, and process for its fabrication |
| US09/633,175 US7342269B1 (en) | 1999-08-05 | 2000-08-04 | Photoelectric conversion device, and process for its fabrication |
| EP00306637A EP1075028B1 (en) | 1999-08-05 | 2000-08-04 | Photoelectric conversion device and process for its fabrication |
| EP10183830.8A EP2325887B1 (en) | 1999-08-05 | 2000-08-04 | Photoelectric conversion device and process for its fabrication |
| TW089115813A TW513783B (en) | 1999-08-05 | 2000-08-05 | Photoelectric conversion device, and process for its fabrication |
| US11/941,614 US7476560B2 (en) | 1999-08-05 | 2007-11-16 | Photoelectric conversion device, and process for its fabrication |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-223078 | 1999-08-05 | ||
| JP22307899 | 1999-08-05 | ||
| JP2000232108A JP3624140B2 (ja) | 1999-08-05 | 2000-07-31 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111022A true JP2001111022A (ja) | 2001-04-20 |
| JP3624140B2 JP3624140B2 (ja) | 2005-03-02 |
Family
ID=26525259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000232108A Expired - Lifetime JP3624140B2 (ja) | 1999-08-05 | 2000-07-31 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7342269B1 (ja) |
| EP (3) | EP2325887B1 (ja) |
| JP (1) | JP3624140B2 (ja) |
| TW (1) | TW513783B (ja) |
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304012A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2005236013A (ja) * | 2004-02-19 | 2005-09-02 | Canon Inc | 固体撮像装置 |
| US6943389B2 (en) | 2002-09-26 | 2005-09-13 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
| JP2005340475A (ja) * | 2004-05-26 | 2005-12-08 | Sony Corp | 固体撮像装置 |
| JPWO2004025732A1 (ja) * | 2002-09-12 | 2006-01-12 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| WO2006025079A1 (ja) * | 2004-07-20 | 2006-03-09 | Fujitsu Limited | Ｃｍｏｓ撮像素子 |
| JP2006073611A (ja) * | 2004-08-31 | 2006-03-16 | Canon Inc | 固体撮像装置の製造方法 |
| WO2006049102A1 (ja) * | 2004-11-02 | 2006-05-11 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| JP2006196769A (ja) * | 2005-01-14 | 2006-07-27 | Sony Corp | 半導体装置及びその製造方法 |
| JP2006216615A (ja) * | 2005-02-01 | 2006-08-17 | Sony Corp | Ｃｍｏｓ固体撮像装置及びその製造方法 |
| JP2006245540A (ja) * | 2005-02-28 | 2006-09-14 | Magnachip Semiconductor Ltd | Ｃｍｏｓイメージセンサ、その単位画素及びその製造方法 |
| US7126102B2 (en) | 2003-01-06 | 2006-10-24 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera using photoelectric conversion device |
| JP2006310826A (ja) * | 2005-03-30 | 2006-11-09 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JP2006332219A (ja) * | 2005-05-25 | 2006-12-07 | Hitachi Ulsi Systems Co Ltd | 固体撮像素子とその識別情報付与方法 |
| JP2007027714A (ja) * | 2005-07-13 | 2007-02-01 | Samsung Electronics Co Ltd | イメージセンサ及びその製造方法 |
| JP2007150361A (ja) * | 2007-03-07 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 固体撮像装置の製造方法 |
| US7235835B2 (en) | 2002-05-14 | 2007-06-26 | Sony Corporation | Semiconductor device and its manufacturing method, and electronic device |
| JP2008004696A (ja) * | 2006-06-21 | 2008-01-10 | Sharp Corp | 接続用配線構造、接続用配線構造の製造方法、固体撮像装置の製造方法、固体撮像装置および電子情報機器 |
| US7582503B2 (en) | 2002-03-19 | 2009-09-01 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US7648917B2 (en) | 2006-09-28 | 2010-01-19 | Sony Corporation | Manufacturing method of solid-state imaging device |
| JP2010016282A (ja) * | 2008-07-07 | 2010-01-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7696546B2 (en) | 2007-01-19 | 2010-04-13 | Panasonic Corporation | Solid-state imaging device having wiring layer which includes lamination of silicide layer in order to reduce wiring resistance, and manufacturing method for the same |
| JP2010118411A (ja) * | 2008-11-11 | 2010-05-27 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| JP2011029604A (ja) * | 2009-06-26 | 2011-02-10 | Canon Inc | 光電変換装置の製造方法 |
| WO2011077580A1 (ja) | 2009-12-26 | 2011-06-30 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP2011523227A (ja) * | 2008-06-11 | 2011-08-04 | クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー | ２重ハードマスク層を使用したｃｍｏｓイメージセンサの製造方法 |
| JP2012146989A (ja) * | 2012-02-20 | 2012-08-02 | Canon Inc | 光電変換装置及び撮像システム |
| JP2013045091A (ja) * | 2011-08-26 | 2013-03-04 | Nippon Hoso Kyokai <Nhk> | 空間光変調器 |
| US8786044B2 (en) | 2011-10-07 | 2014-07-22 | Canon Kabushiki Kaisha | Photoelectric conversion device and imaging system |
| JP2014170966A (ja) * | 2009-06-26 | 2014-09-18 | Canon Inc | 光電変換装置の製造方法 |
| JP2014171244A (ja) * | 2014-05-02 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015056615A (ja) * | 2013-09-13 | 2015-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN105023930A (zh) * | 2009-12-26 | 2015-11-04 | 佳能株式会社 | 固态图像拾取装置和图像拾取系统 |
| US9196652B2 (en) | 2001-07-30 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
| JP2017069430A (ja) * | 2015-09-30 | 2017-04-06 | キヤノン株式会社 | 撮像装置、撮像システムおよび半導体装置の製造方法 |
| WO2017169220A1 (ja) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | 受光装置、撮像装置および電子機器 |
| US10026776B2 (en) | 2016-06-30 | 2018-07-17 | Canon Kabushiki Kaisha | Method for manufacturing solid state image pickup apparatus |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663167B2 (en) * | 2004-12-23 | 2010-02-16 | Aptina Imaging Corp. | Split transfer gate for dark current suppression in an imager pixel |
| JP4340248B2 (ja) | 2005-03-17 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体撮像装置を製造する方法 |
| KR100695517B1 (ko) * | 2005-07-26 | 2007-03-14 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP5110820B2 (ja) * | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| KR100860466B1 (ko) * | 2006-12-27 | 2008-09-25 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서 및 그 제조방법 |
| KR100898908B1 (ko) * | 2007-08-07 | 2009-05-27 | 한국과학기술원 | 능동 픽셀 센서 |
| US9041841B2 (en) * | 2008-10-10 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor having enhanced backside illumination quantum efficiency |
| US8247262B2 (en) * | 2009-05-04 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing contact resistance of CMOS image sensor |
| JP5500876B2 (ja) * | 2009-06-08 | 2014-05-21 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JP2011077072A (ja) * | 2009-09-29 | 2011-04-14 | Panasonic Corp | 固体撮像素子及びその製造方法 |
| JP5651982B2 (ja) * | 2010-03-31 | 2015-01-14 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
| JP6808481B2 (ja) | 2016-12-27 | 2021-01-06 | キヤノン株式会社 | 半導体装置、システム、および、半導体装置の製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601980A (ja) | 1983-06-20 | 1985-01-08 | Hitachi Ltd | 固体撮像素子 |
| JPH01205462A (ja) | 1988-02-10 | 1989-08-17 | Matsushita Electron Corp | 半導体素子 |
| JPH06125069A (ja) | 1992-10-09 | 1994-05-06 | Sony Corp | 固体撮像素子及びその作製方法 |
| JPH06326289A (ja) | 1993-05-10 | 1994-11-25 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPH07335890A (ja) | 1994-06-03 | 1995-12-22 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JP2878137B2 (ja) * | 1994-06-29 | 1999-04-05 | シャープ株式会社 | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 |
| JP2586345B2 (ja) * | 1994-10-14 | 1997-02-26 | 日本電気株式会社 | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 |
| JP3424360B2 (ja) | 1994-12-08 | 2003-07-07 | 株式会社日立製作所 | 固体撮像装置 |
| JP3031606B2 (ja) | 1995-08-02 | 2000-04-10 | キヤノン株式会社 | 固体撮像装置と画像撮像装置 |
| ES2211937T3 (es) | 1995-08-02 | 2004-07-16 | Canon Kabushiki Kaisha | Dispositivo sensor de imagenes de estado solido con linea de salida comun. |
| JP3408045B2 (ja) | 1996-01-19 | 2003-05-19 | キヤノン株式会社 | 光電変換装置 |
| US5986297A (en) * | 1996-05-22 | 1999-11-16 | Eastman Kodak Company | Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk |
| US6137127A (en) * | 1997-08-07 | 2000-10-24 | Foveonics, Inc. | Low leakage active pixel using spacer protective mask compatible with CMOS process |
| JP3814379B2 (ja) | 1997-09-01 | 2006-08-30 | キヤノン株式会社 | 光電変換装置 |
| JPH11111974A (ja) | 1997-09-30 | 1999-04-23 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| US6023081A (en) * | 1997-11-14 | 2000-02-08 | Motorola, Inc. | Semiconductor image sensor |
| JPH11187307A (ja) | 1997-12-17 | 1999-07-09 | Canon Inc | 撮像装置及び撮像方法 |
| US6160282A (en) * | 1998-04-21 | 2000-12-12 | Foveon, Inc. | CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance |
| JP3554483B2 (ja) * | 1998-04-22 | 2004-08-18 | シャープ株式会社 | Ｃｍｏｓ型固体撮像装置 |
| KR100291179B1 (ko) | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
| KR100464955B1 (ko) * | 1998-06-29 | 2005-04-06 | 매그나칩 반도체 유한회사 | 메모리소자와 함께 집적화된 씨모스 이미지센서 |
| US6025267A (en) * | 1998-07-15 | 2000-02-15 | Chartered Semiconductor Manufacturing, Ltd. | Silicon nitride--TEOS oxide, salicide blocking layer for deep sub-micron devices |
| US6348389B1 (en) * | 1999-03-11 | 2002-02-19 | Taiwan Semiconductor Manufacturing Company | Method of forming and etching a resist protect oxide layer including end-point etch |
| JP3307372B2 (ja) | 1999-07-28 | 2002-07-24 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3884600B2 (ja) | 1999-11-29 | 2007-02-21 | 富士通株式会社 | 光電変換装置及びその製造方法 |
| US6194258B1 (en) * | 2000-01-18 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of forming an image sensor cell and a CMOS logic circuit device |
| JP3782297B2 (ja) | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| JP3664939B2 (ja) | 2000-04-14 | 2005-06-29 | 富士通株式会社 | Ｃｍｏｓイメージセンサ及びその製造方法 |
| JP3919476B2 (ja) | 2000-08-07 | 2007-05-23 | キヤノン株式会社 | 撮像装置 |
-
2000
- 2000-07-31 JP JP2000232108A patent/JP3624140B2/ja not_active Expired - Lifetime
- 2000-08-04 EP EP10183830.8A patent/EP2325887B1/en not_active Expired - Lifetime
- 2000-08-04 EP EP00306637A patent/EP1075028B1/en not_active Expired - Lifetime
- 2000-08-04 EP EP10183833A patent/EP2270861A3/en not_active Withdrawn
- 2000-08-04 US US09/633,175 patent/US7342269B1/en not_active Expired - Lifetime
- 2000-08-05 TW TW089115813A patent/TW513783B/zh not_active IP Right Cessation
-
2007
- 2007-11-16 US US11/941,614 patent/US7476560B2/en not_active Expired - Lifetime
Cited By (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9196652B2 (en) | 2001-07-30 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
| US9530816B2 (en) | 2002-03-19 | 2016-12-27 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US9859324B2 (en) | 2002-03-19 | 2018-01-02 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US7638355B2 (en) | 2002-03-19 | 2009-12-29 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US7582503B2 (en) | 2002-03-19 | 2009-09-01 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US8362486B2 (en) | 2002-03-19 | 2013-01-29 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US7755090B2 (en) | 2002-03-19 | 2010-07-13 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US8035105B2 (en) | 2002-03-19 | 2011-10-11 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US8623691B2 (en) | 2002-03-19 | 2014-01-07 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US8969879B2 (en) | 2002-03-19 | 2015-03-03 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US10263033B2 (en) | 2002-03-19 | 2019-04-16 | Sony Corporation | Solid state image pickup device and method of producing solid state image pickup device |
| US7884407B2 (en) | 2002-05-14 | 2011-02-08 | Sony Corporation | Semiconductor device, its manufacturing method and electronic apparatus thereof |
| US7683414B2 (en) | 2002-05-14 | 2010-03-23 | Sony Corporation | Semiconductor device, its manufacturing method and electronic apparatus thereof |
| US7235835B2 (en) | 2002-05-14 | 2007-06-26 | Sony Corporation | Semiconductor device and its manufacturing method, and electronic device |
| US9748289B2 (en) | 2002-05-14 | 2017-08-29 | Sony Semiconductor Solutions Corporation | Semiconductor device, its manufacturing method and electronic apparatus thereof |
| US7352020B2 (en) | 2002-09-12 | 2008-04-01 | Matsushita Electric Industrial Co., Ltd. | Solid-state image pickup device, and manufacturing method thereof |
| JPWO2004025732A1 (ja) * | 2002-09-12 | 2006-01-12 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| US6943389B2 (en) | 2002-09-26 | 2005-09-13 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
| US7385172B2 (en) | 2003-01-06 | 2008-06-10 | Canon Kabushiki Kaisha | Photoelectric conversion device having an insulation film on a reflection prevention film, and camera using such photoelectric conversion device |
| US7126102B2 (en) | 2003-01-06 | 2006-10-24 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera using photoelectric conversion device |
| US7709780B2 (en) | 2003-01-06 | 2010-05-04 | Canon Kabushiki Kaisha | Photoelectric conversion device and camera using photoelectric conversion device |
| JP2004304012A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| US7459335B2 (en) | 2003-03-31 | 2008-12-02 | Panasonic Corporation | Solid-state imaging apparatus and method for producing the same |
| US7928485B2 (en) * | 2003-03-31 | 2011-04-19 | Panasonic Corporation | Solid-state imaging apparatus and method for producing the same |
| US7214976B2 (en) | 2003-03-31 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device with floating diffusion layer |
| US8159010B2 (en) | 2004-02-19 | 2012-04-17 | Canon Kabushiki Kaisha | Solid-state image pick-up device and imaging system using the same |
| JP2005236013A (ja) * | 2004-02-19 | 2005-09-02 | Canon Inc | 固体撮像装置 |
| JP2005340475A (ja) * | 2004-05-26 | 2005-12-08 | Sony Corp | 固体撮像装置 |
| JPWO2006025079A1 (ja) * | 2004-07-20 | 2008-05-08 | 富士通株式会社 | Ｃｍｏｓ撮像素子 |
| US8610177B2 (en) | 2004-07-20 | 2013-12-17 | Fujitsu Semiconductor Limited | CMOS imaging device having U-shaped device isolation regions |
| WO2006025079A1 (ja) * | 2004-07-20 | 2006-03-09 | Fujitsu Limited | Ｃｍｏｓ撮像素子 |
| JP2006073611A (ja) * | 2004-08-31 | 2006-03-16 | Canon Inc | 固体撮像装置の製造方法 |
| US7550814B2 (en) | 2004-11-02 | 2009-06-23 | Panasonic Corporation | Solid-state imaging device |
| WO2006049102A1 (ja) * | 2004-11-02 | 2006-05-11 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| JP2006196769A (ja) * | 2005-01-14 | 2006-07-27 | Sony Corp | 半導体装置及びその製造方法 |
| JP2006216615A (ja) * | 2005-02-01 | 2006-08-17 | Sony Corp | Ｃｍｏｓ固体撮像装置及びその製造方法 |
| JP2006245540A (ja) * | 2005-02-28 | 2006-09-14 | Magnachip Semiconductor Ltd | Ｃｍｏｓイメージセンサ、その単位画素及びその製造方法 |
| JP2006310826A (ja) * | 2005-03-30 | 2006-11-09 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| JP2006332219A (ja) * | 2005-05-25 | 2006-12-07 | Hitachi Ulsi Systems Co Ltd | 固体撮像素子とその識別情報付与方法 |
| JP2007027714A (ja) * | 2005-07-13 | 2007-02-01 | Samsung Electronics Co Ltd | イメージセンサ及びその製造方法 |
| JP2008004696A (ja) * | 2006-06-21 | 2008-01-10 | Sharp Corp | 接続用配線構造、接続用配線構造の製造方法、固体撮像装置の製造方法、固体撮像装置および電子情報機器 |
| US7648917B2 (en) | 2006-09-28 | 2010-01-19 | Sony Corporation | Manufacturing method of solid-state imaging device |
| US7696546B2 (en) | 2007-01-19 | 2010-04-13 | Panasonic Corporation | Solid-state imaging device having wiring layer which includes lamination of silicide layer in order to reduce wiring resistance, and manufacturing method for the same |
| JP4693183B2 (ja) * | 2007-03-07 | 2011-06-01 | パナソニック株式会社 | 固体撮像装置の製造方法 |
| JP2007150361A (ja) * | 2007-03-07 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 固体撮像装置の製造方法 |
| JP2011523227A (ja) * | 2008-06-11 | 2011-08-04 | クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー | ２重ハードマスク層を使用したｃｍｏｓイメージセンサの製造方法 |
| JP2010016282A (ja) * | 2008-07-07 | 2010-01-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2010118411A (ja) * | 2008-11-11 | 2010-05-27 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| JP2011029604A (ja) * | 2009-06-26 | 2011-02-10 | Canon Inc | 光電変換装置の製造方法 |
| US8293559B2 (en) | 2009-06-26 | 2012-10-23 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion device |
| US7993951B2 (en) | 2009-06-26 | 2011-08-09 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion device |
| JP2014170966A (ja) * | 2009-06-26 | 2014-09-18 | Canon Inc | 光電変換装置の製造方法 |
| CN103165634A (zh) * | 2009-06-26 | 2013-06-19 | 佳能株式会社 | 制造光电转换装置的方法 |
| EP3955303A2 (en) | 2009-12-26 | 2022-02-16 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and image pickup system |
| US10608034B2 (en) | 2009-12-26 | 2020-03-31 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and image pickup system |
| CN105023930A (zh) * | 2009-12-26 | 2015-11-04 | 佳能株式会社 | 固态图像拾取装置和图像拾取系统 |
| WO2011077580A1 (ja) | 2009-12-26 | 2011-06-30 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| CN105185801A (zh) * | 2009-12-26 | 2015-12-23 | 佳能株式会社 | 固态图像拾取装置和图像拾取系统 |
| CN105185801B (zh) * | 2009-12-26 | 2020-07-24 | 佳能株式会社 | 固态图像拾取装置和图像拾取系统 |
| EP3514831A2 (en) | 2009-12-26 | 2019-07-24 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and image pickup system |
| US9881958B2 (en) | 2009-12-26 | 2018-01-30 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and image pickup system |
| US11942501B2 (en) | 2009-12-26 | 2024-03-26 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and image pickup system |
| US8466403B2 (en) | 2009-12-26 | 2013-06-18 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and image pickup system |
| JP2013045091A (ja) * | 2011-08-26 | 2013-03-04 | Nippon Hoso Kyokai <Nhk> | 空間光変調器 |
| US8786044B2 (en) | 2011-10-07 | 2014-07-22 | Canon Kabushiki Kaisha | Photoelectric conversion device and imaging system |
| JP2012146989A (ja) * | 2012-02-20 | 2012-08-02 | Canon Inc | 光電変換装置及び撮像システム |
| US10026775B2 (en) | 2013-09-13 | 2018-07-17 | Renesas Electronics Corporation | Method of manufacturing semiconductor device utilizing different mask thicknesses to form gate electrodes over different semiconductor regions |
| JP2015056615A (ja) * | 2013-09-13 | 2015-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2014171244A (ja) * | 2014-05-02 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US10096545B2 (en) | 2015-09-30 | 2018-10-09 | Canon Kabushiki Kaisha | Semiconductor apparatus, system, and method of manufacturing semiconductor apparatus |
| JP2017069430A (ja) * | 2015-09-30 | 2017-04-06 | キヤノン株式会社 | 撮像装置、撮像システムおよび半導体装置の製造方法 |
| WO2017169220A1 (ja) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | 受光装置、撮像装置および電子機器 |
| US10026776B2 (en) | 2016-06-30 | 2018-07-17 | Canon Kabushiki Kaisha | Method for manufacturing solid state image pickup apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2325887A2 (en) | 2011-05-25 |
| JP3624140B2 (ja) | 2005-03-02 |
| EP2325887B1 (en) | 2016-07-27 |
| EP1075028B1 (en) | 2012-07-18 |
| US7476560B2 (en) | 2009-01-13 |
| EP2270861A3 (en) | 2011-02-09 |
| US7342269B1 (en) | 2008-03-11 |
| EP2325887A3 (en) | 2011-08-03 |
| EP1075028A3 (en) | 2008-06-04 |
| US20080070341A1 (en) | 2008-03-20 |
| TW513783B (en) | 2002-12-11 |
| EP1075028A2 (en) | 2001-02-07 |
| EP2270861A2 (en) | 2011-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3624140B2 (ja) | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ | |
| US9825077B2 (en) | Photoelectric conversion device, method for producing photoelectric conversion device, and image pickup system | |
| US6548352B1 (en) | Multi-layered gate for a CMOS imager | |
| US6611013B2 (en) | CMOS imager with selectively silicided gates | |
| US8896137B2 (en) | Solid-state image pickup device and a method of manufacturing the same | |
| US6563187B1 (en) | CMOS image sensor integrated together with memory device | |
| US6291280B1 (en) | CMOS imager cell having a buried contact and method of fabrication | |
| US7166879B2 (en) | Photogate for use in an imaging device | |
| US20120119272A1 (en) | Solid-state image sensor, method of manufacturing the same, and imaging system | |
| JP2006245540A (ja) | Ｃｍｏｓイメージセンサ、その単位画素及びその製造方法 | |
| US9608033B2 (en) | Solid-state image sensor, method of manufacturing the same, and camera | |
| JP2921567B1 (ja) | 固体撮像装置およびその製造方法 | |
| JP4643249B2 (ja) | 固体撮像装置 | |
| JP2008060357A (ja) | 光電変換装置及び撮像システム | |
| US8105858B2 (en) | CMOS imager having a nitride dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3624140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |