JP5500876B2 - 光電変換装置の製造方法 - Google Patents

光電変換装置の製造方法 Download PDF

Info

Publication number
JP5500876B2
JP5500876B2 JP2009137719A JP2009137719A JP5500876B2 JP 5500876 B2 JP5500876 B2 JP 5500876B2 JP 2009137719 A JP2009137719 A JP 2009137719A JP 2009137719 A JP2009137719 A JP 2009137719A JP 5500876 B2 JP5500876 B2 JP 5500876B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
insulating film
forming
manufacturing
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009137719A
Other languages
English (en)
Other versions
JP2010283306A (ja
JP2010283306A5 (ja
Inventor
克範 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009137719A priority Critical patent/JP5500876B2/ja
Priority to US12/777,974 priority patent/US7993953B2/en
Priority to CN2010101965206A priority patent/CN101908551B/zh
Publication of JP2010283306A publication Critical patent/JP2010283306A/ja
Priority to US13/172,768 priority patent/US8293560B2/en
Publication of JP2010283306A5 publication Critical patent/JP2010283306A5/ja
Application granted granted Critical
Publication of JP5500876B2 publication Critical patent/JP5500876B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光電変換装置の製造方法に関する。
特許文献1には、固体撮像装置の製造方法において、イオン注入を行うことによりフォトダイオードA1(特許文献1の図1参照)のN型領域(電荷蓄積領域)を形成することが記載されている。具体的には、N型シリコン基板101上に、ゲート酸化膜102、多結晶シリコン膜103を順次に形成する。多結晶シリコン膜103の上に第1のフォトレジストパターン105を形成する。第1のレジストパターン105をマスクとしてゲート酸化膜102及び多結晶シリコン膜103のエッチングを行いN型シリコン基板101を露出させて、特許文献1の図1(c)に示すゲート電極パターンを形成する。次に、第1のレジストパターン105を残したまま、特許文献1の図1(d)に示す第2のフォトレジストパターン106を形成する。第2のフォトレジストパターン106をマスクとしてイオン注入を行うことにより、N型シリコン基板101のウエル内にフォトダイオードA1のN型領域107(特許文献1の図1(e)参照)を形成する。
特開2006-73611号公報
特許文献1には、半導体基板の表面におけるフォトダイオードA1を形成すべき領域が露出された状態でイオン注入を行うことにより、フォトダイオードA1のN型領域(電荷蓄積領域)107を形成することが記載されている。しかし、フォトダイオードA1を形成すべき領域が露出された状態でイオン注入を行うと、イオン注入によるダメージや金属汚染が生じてしまう。
一方、特許文献1には、半導体基板の表面を覆う絶縁膜を介してイオン注入を行うことにより光電変換部における表面表域を形成することについて開示がない。さらに、絶縁膜を介してイオン注入を行った場合に光電変換部における表面表域の注入プロファイルのばらつきをどのように抑制するのかについて開示がない
本発明の目的は、絶縁膜を介してイオン注入を行った場合に光電変換部における表面表域の注入プロファイルのばらつきを抑制することにある。
本発明の1つの側面に係る光電変換装置の製造方法は、半導体基板の上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜の上に導電層を形成し、前記導電層をパターニングすることにより、ゲート電極を形成する工程と、前記第1の絶縁膜を介して第1導電型の不純物イオンを前記半導体基板に注入することにより、光電変換部における電荷蓄積領域となるべき半導体領域を形成する工程と、前記半導体領域を形成する工程の後に、前記第1の絶縁膜のうち前記ゲート電極が上に存在する第2の部分以外の第1の部分を除去する工程と、第1の部分を除去する工程の後に、前記半導体基板を覆うように第2の絶縁膜を形成する工程と、前記第2の絶縁膜を介して前記第1導電型と反対導電型である第2導電型の不純物イオンを前記半導体基板に注入することにより、前記光電変換部における表面領域を形成する工程と、を含み、前記第2の絶縁膜は、前記半導体領域を形成する工程の実施中における前記第1の部分の厚さよりも厚いことを特徴とする。
本発明によれば、絶縁膜を介してイオン注入を行った場合に光電変換部における表面表域の注入プロファイルのばらつきを抑制することができる。
実施形態に係る光電変換装置200の製造方法を示す工程断面図。 実施形態に係る光電変換装置を適用した撮像システムの構成図。
本発明の実施形態に係る光電変換装置200の製造方法を、図1を用いて説明する。
図1(a)に示す工程(第1の工程)では、半導体基板SBを準備する。半導体基板SBには、例えば、第1導電型(例えば、N型)の不純物を低濃度に含むウエル領域201が配されている。半導体基板SBを例えば熱酸化することにより、半導体基板SBの上に第1の絶縁膜202iを形成するとともに、半導体基板SBに素子分離部EIを形成する。第1の絶縁膜202iは、例えば、シリコン酸化物で形成する。素子分離部EIは、例えば、シリコン酸化物で形成する。そして(導電層形成工程)、第1の絶縁膜202iの上に、導電層203iを形成する。導電層203iは、例えば、ポリシリコンで形成する。
図1(b)に示す工程では、導電層203iの上に、ゲート電極203が配されるべき領域に選択的に覆ったレジストパターン204を形成する。レジストパターン204は、例えば、レジストを塗布した後に露光・現像を行ってレジストをパターニングすることにより形成される。
図1(c)に示す工程では、まず(エッチング工程)、レジストパターン204をマスクとして導電層203iをエッチングすることにより、ゲート電極203を形成する。すなわち、導電層203iをパターニングすることにより、ゲート電極203を形成する。ここで、ゲート電極203は、光電変換部PDで発生した電荷を電荷電圧変換部(図示せず)へ転送するための電極である。電荷電圧変換部は、転送された電荷を電圧に変換する。電荷電圧変換部は、例えば、フローティングディフュージョンである。出力部(図示せず)は、電荷電圧変換部の電圧に応じた信号を信号線へ出力する。出力部は、例えば、増幅トランジスタである。
そして(第3の工程)、ゲート電極203をマスクとして第1の絶縁膜202iの露出した表面をエッチングする。これにより、第1の絶縁膜202iを、エッチングされて薄膜化した第1の部分2021と、エッチングされなかった第2の部分2022とを含む第1の絶縁膜202にする。第1の部分2021は、第1の絶縁膜202におけるゲート電極203の周辺に配された部分になる。第2の部分2022は、第1の絶縁膜202におけるゲート電極203の下に配された部分になる。第2の部分2022の厚さは、エッチングされる前の第1の絶縁膜202iの厚さに略等しい。第1の部分2021は、エッチングされる前の第1の絶縁膜202iより薄く、第2の部分2022より薄い。第1の部分2021の厚さは、例えば、数nm程度である。第1の部分2021及び第2の部分2022は、第1の絶縁膜202iと同じ材料、例えばシリコン酸化物で形成されている。
図1(d)に示す工程では、レジストパターン204を残したままレジストパターン205を形成する。すなわち、光電変換部PDが配されるべき領域に開口205aを有したレジストパターン205を半導体基板SB、第1の部分2021、及びレジストパターン204を覆うように形成する。レジストパターン205は、例えば、レジストを塗布した後に露光・現像を行ってレジストをパターニングすることにより形成される。
図1(e)に示す工程(第4の工程)では、レジストパターン205及びレジストパターン204をマスクとして、第3の工程を経た第1の絶縁膜202における第1の部分2021を介して第1導電型(例えば、N型)の不純物イオンを半導体基板SBに注入する。すなわち、第1の部分2021をバッファー膜としてイオン注入を行う。これにより、光電変換部PDを配すべき領域に、光電変換部PDにおける電荷蓄積領域206となるべき半導体領域206iを形成する。半導体領域206iは、第1導電型(例えば、N型)の不純物をウエル201より高い濃度で含む領域である。
ここで、イオン注入は、リンまたは砒素イオンを飛程0.5μm〜1.5μmとなるエネルギーでおこなう。ドーズ量は1E12〜1E13(cm−2)が好適である。光電変換部PDから電荷電圧変換部への電荷の転送を効率よく行なうために、半導体領域206iは、その一部がゲート電極204及び第2の部分2022の下に配されるように傾斜させた角度で注入することが好ましい。
図1(f)に示す工程では、レジストパターン205及びレジストパターン204を除去する。例えば、レジストパターン205及びレジストパターン204を、硫酸を用いて剥離する。
図1(g)に示す工程(第5の工程)では、第1の部分2021を選択的に除去する。第1の部分2021は、例えば、異方性ドライエッチングを行うことにより除去される。
なお、第1の部分2021は、例えば、化学溶液を用いたウェットエッチングを行うことにより除去してもよい。化学溶液は、例えば、フッ酸(HF)、バッファードフッ酸(HF/NHF)、又はフッ化アンモニウム(NHF)を含む。この場合、半導体基板SBの表面、特に光電変換部PDとなるべき半導体領域206iの表面がプラズマダメージを受けることを回避することができる。
図1(h)に示す工程(第6の工程)では、熱酸化あるいはラジカル酸化法等により、半導体基板SB及びゲート電極203を覆うように第2の絶縁膜207を形成する。第2の絶縁膜207の厚さは、例えば、数nm〜数十nm程度である。具体的には、3〜10nmが好ましい。第2の絶縁膜207は、例えば、シリコン酸化物で形成する。
図1(i)に示す工程では、光電変換部PDが配されるべき領域に開口209aを有したレジストパターン209を、半導体基板SB及び第2の絶縁膜207を覆うように形成する。レジストパターン209は、例えば、レジストを塗布した後に露光・現像を行ってレジストをパターニングすることにより形成される。
そして(第7の工程)、レジストパターン209をマスクとして、第2の絶縁膜207を介して第2導電型の不純物イオンを半導体基板SBに注入する。第2導電型は、第1導電型と反対導電型である。すなわち、第2の絶縁膜207をバッファー膜としてイオン注入を行う。これにより、光電変換部PDにおける表面領域208を形成するとともに、半導体領域206iにおける表面領域208の下に配された領域を光電変換部PDにおける電荷蓄積領域206とする。ここで、光電変換部PDは、光に応じた電荷を発生させて蓄積する。表面領域208は、電荷蓄積領域206の暗電流を抑制するように電荷蓄積領域206を保護するための領域である。電荷蓄積領域206は、発生した電荷を蓄積するための領域である。
ここで、イオン注入は、ボロンあるいはフッ化ボロンイオンを1E13〜1E14(cm−2)のドーズ量で飛程が第2の絶縁膜207と半導体基板との界面近傍となるエネルギーで行なう。光電変換部PDから電荷電圧変換部への電荷の転送を効率よく行なうために、表面領域208は、ゲート電極204の上方から半導体領域206iへ向かうように傾斜した角度で注入して形成することが好ましい。
図1(j)に示す工程では、第2の絶縁膜207における光電変換部PD及びゲート電極203の上に配された部分を覆うように絶縁膜210を形成する。絶縁膜210は、光電変換部PDにおける光の反射を低減する反射防止膜として機能する。これにより、光電変換部PDの感度を向上させることができる。ここで、絶縁膜210は、それぞれ、波長550nmのグリーン光の光電変換部PDにおける光の反射が最小となるような膜厚を有していることが好ましい。絶縁膜210の厚さは、例えば、40〜50nmである。
ここで、光電変換装置200が低ノイズで動作するためには、光電変換部PDを空乏化させる必要がある。すなわち、ゲート電極203とウエル領域201との間に電圧を印加して電荷蓄積領域206に蓄積された電荷を電荷電圧変換部へ転送する際に、電荷蓄積領域206の全領域を空乏化させることが好ましい。電荷蓄積領域206の略全領域を空乏化させるために必要なゲート電極203とウエル領域201と間の電圧を、空乏化電圧と呼ぶことにする。空乏化電圧が印加された時に電荷蓄積領域206に蓄積可能な電荷量は、光電変換部の飽和電荷量を決める。空乏化電圧は、表面領域208の不純物濃度、注入プロファイルの深さ、面積などで変化するが、特に表面領域208の注入プロファイルにより最も大きな影響を受ける。光電変換装置200内で各光電変換部PDの空乏化電圧が均一になるように形成できれば、光電変換装置200内における各光電変換部PDの飽和電荷量を向上させることが容易になる。すなわち、光電変換部PDの飽和電荷量を向上させるためには、表面領域208の注入プロファイルのばらつきを抑制する必要がある。
仮に、図1(f)に示す工程で第1の部分2021を除去せずに残す場合を考える。第1の部分2021は、図1(c)に示す工程で第1の絶縁膜202iの表面をエッチングすることにより形成された部分である。このエッチング量は、エッチング装置の状態により、半導体基板SBの面内でばらつく傾向にある。すなわち、半導体基板SB上に複数の光電変換装置を形成する場合、複数の光電変換装置の間でエッチング量がばらつく。また、光電変換装置内に複数の光電変換部を形成する場合、複数の光電変換部の間でエッチング量がばらつく。これにより、複数の光電変換部を覆う複数の第1の部分2021の厚さが、複数の光電変換部の間でばらつく。この場合、図1(i)に示す工程で、複数の光電変換部の間でばらつきの大きい厚さを有する第1の部分2021を介して第2導電型の不純物イオンを半導体基板SBに注入することになる。この結果、表面領域208の注入プロファイルが複数の光電変換部の間で大きくばらつくことになる。
また、電荷蓄積領域206を形成するためのイオン注入時に混入する金属不純物が第1の部分2021に取り込まれる。そのため、表面領域208を形成するためのイオン注入時に第1の部分2021に取り込まれた金属不純物がノックオン現象により電荷蓄積領域206に放出される可能性がある。電荷蓄積領域121が金属不純物を含んでいると、光電変換部PD内に金属不純物に起因した暗電流が発生する。この結果、光電変換部PDで発生した電荷に応じて得られる画像に白傷(ホワイトスポット)欠陥が混入する。少しの出力される信号の異常も白傷となって画像に大きな影響を与えるため、光電変換装置において金属汚染は大きな問題である。
それに対して、本実施形態では、図1(f)に示す工程で第1の部分2021を除去した後、図1(h)に示す工程で半導体基板SB及びゲート電極203を覆うように第2の絶縁膜207を形成している。形成された第2の絶縁膜207の厚さは、半導体基板SBの面内でのばらつきが、第1の部分2021に比べて小さい。そして、図1(i)に示す工程で、複数の光電変換部の間でのばらつきの小さい厚さを有する第2の絶縁膜207を介して第2導電型の不純物イオンを半導体基板SBに注入する。この結果、光電変換部PDにおける表面表域208の注入プロファイルのばらつきを抑制することができる。すなわち、本実施形態によれば、絶縁膜を介してイオン注入を行った場合に光電変換部における表面表域の注入プロファイルのばらつきを抑制することができる。さらに、第2の絶縁膜207は、第1の部分2021より厚い。これにより、図1(i)に示す工程では、第2の絶縁膜207を介してイオン注入を行うことにより、第1の部分2021を介してイオン注入を行った場合に比べて、半導体基板SB内の浅い位置に容易に表面表域208を形成することができる。
また、図1(f)に示す工程で第1の部分2021を除去するので、図1(i)に示す工程で金属不純物が半導体基板SBに混入することを低減できる。
このように、本実施形態に係る製造方法によれば、表面領域の注入プロファイルが均一で、半導体基板内への金属不純物の混入が低減された光電変換装置を得ることができる。この方法で得られる光電変換装置は、暗電流あるいは欠陥画素が低減され、均一で大きな飽和電荷量を有する。
次に、本発明の光電変換装置を適用した撮像システムの一例を図2に示す。
撮像システム90は、図2に示すように、主として、光学系、撮像装置86及び信号処理部を備える。光学系は、主として、シャッター91、撮影レンズ92及び絞り93を備える。撮像装置86は、光電変換装置200を含む。信号処理部は、主として、撮像信号処理回路95、A/D変換器96、画像信号処理部97、メモリ部87、外部I/F部89、タイミング発生部98、全体制御・演算部99、記録媒体88及び記録媒体制御I/F部94を備える。なお、信号処理部は、記録媒体88を備えなくても良い。
シャッター91は、光路上において撮影レンズ92の手前に設けられ、露出を制御する。
撮影レンズ92は、入射した光を屈折させて、撮像装置86の光電変換装置200の撮像面に被写体の像を形成する。
絞り93は、光路上において撮影レンズ92と光電変換装置200との間に設けられ、撮影レンズ92を通過後に光電変換装置200へ導かれる光の量を調節する。
撮像装置86の光電変換装置200は、光電変換装置200の撮像面に形成された被写体の像を画像信号に変換する。撮像装置86は、その画像信号を光電変換装置200から読み出して出力する。
撮像信号処理回路95は、撮像装置86に接続されており、撮像装置86から出力された画像信号を処理する。
A/D変換器96は、撮像信号処理回路95に接続されており、撮像信号処理回路95から出力された処理後の画像信号(アナログ信号)をデジタル信号へ変換する。
画像信号処理部97は、A/D変換器96に接続されており、A/D変換器96から出力された画像信号(デジタル信号)に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部87、外部I/F部89、全体制御・演算部99及び記録媒体制御I/F部94などへ供給される。
メモリ部87は、画像信号処理部97に接続されており、画像信号処理部97から出力された画像データを記憶する。
外部I/F部89は、画像信号処理部97に接続されている。これにより、画像信号処理部97から出力された画像データを、外部I/F部89を介して外部の機器(パソコン等)へ転送する。
タイミング発生部98は、撮像装置86、撮像信号処理回路95、A/D変換器96及び画像信号処理部97に接続されている。これにより、撮像装置86、撮像信号処理回路95、A/D変換器96及び画像信号処理部97へタイミング信号を供給する。そして、撮像装置86、撮像信号処理回路95、A/D変換器96及び画像信号処理部97がタイミング信号に同期して動作する。
全体制御・演算部99は、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94に接続されており、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94を全体的に制御する。
記録媒体88は、記録媒体制御I/F部94に取り外し可能に接続されている。これにより、画像信号処理部97から出力された画像データを、記録媒体制御I/F部94を介して記録媒体88へ記録する。
以上の構成により、光電変換装置200において良好な画像信号が得られれば、良好な画像(画像データ)を得ることができる。

Claims (11)

  1. 半導体基板の上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜の上に導電層を形成し、前記導電層をパターニングすることにより、ゲート電極を形成する工程と、
    前記第1の絶縁膜を介して第1導電型の不純物イオンを前記半導体基板に注入することにより、光電変換部における電荷蓄積領域となるべき半導体領域を形成する工程と、
    前記半導体領域を形成する工程の後に、前記第1の絶縁膜のうち前記ゲート電極が上に存在する第2の部分以外の第1の部分を除去する工程と、
    第1の部分を除去する工程の後に、前記半導体基板を覆うように第2の絶縁膜を形成する工程と、
    前記第2の絶縁膜を介して前記第1導電型と反対導電型である第2導電型の不純物イオンを前記半導体基板に注入することにより、前記光電変換部における表面領域を形成する工程と、
    を含み、
    前記第2の絶縁膜は、前記半導体領域を形成する工程の実施中における前記第1の部分の厚さよりも厚い
    ことを特徴とする光電変換装置の製造方法。
  2. 前記第2の絶縁膜は、酸化によって形成される
    ことを特徴とする請求項1に記載の光電変換装置の製造方法。
  3. 前記酸化は、熱酸化あるいはラジカル酸化である
    ことを特徴とする請求項2に記載の光電変換装置の製造方法。
  4. 前記第1の絶縁膜はシリコン酸膜であり、前記第2の絶縁膜はシリコン酸化膜である
    ことを特徴とする請求項1乃至3のいずれか1項に記載の光電変換装置の製造方法。
  5. 前記ゲート電極を形成する工程は、
    前記導電層の上にマスクを形成する工程と、
    前記マスクを用いて前記導電層をエッチングする工程と、
    前記マスクを用いて前記第1の絶縁膜の露出した表面をエッチングして薄膜化する工程と、を含む
    ことを特徴とする請求項1乃至4のいずれか1項に記載の光電変換装置の製造方法。
  6. 前記第2の絶縁膜は、前記第2の部分の厚さよりも薄い
    ことを特徴とする請求項1乃至5のいずれか1項に記載の光電変換装置の製造方法。
  7. 前記第1の部分を除去する工程では、化学溶液を用いて当該除去を行う
    ことを特徴とする請求項1乃至6のいずれか1項に記載の光電変換装置の製造方法。
  8. 前記半導体領域を形成する工程において、前記第1導電型の不純物イオンの注入は、前記電荷蓄積領域の一部が前記ゲート電極の下に配されるように、傾斜した角度で行われることを特徴とする請求項1乃至7のいずれか1項に記載の光電変換装置の製造方法。
  9. 前記表面領域を形成する工程において、前記第2導電型の不純物イオンの注入は、前記ゲート電極の上方から前記電荷蓄積領域に向かって、傾斜した角度で行われていることを特徴とする請求項1乃至8のいずれか1項に記載の光電変換装置の製造方法。
  10. 前記表面領域は、前記ゲート電極の端部から離間して形成される
    ことを特徴とする請求項9に記載の光電変換装置の製造方法。
  11. 前記表面領域を形成する工程の後に、前記光電変換部及び前記ゲート電極の上に反射防止膜を形成する工程を含むことを特徴とする請求項1乃至10のいずれか1項に記載の光電変換装置の製造方法。
JP2009137719A 2009-06-08 2009-06-08 光電変換装置の製造方法 Expired - Fee Related JP5500876B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009137719A JP5500876B2 (ja) 2009-06-08 2009-06-08 光電変換装置の製造方法
US12/777,974 US7993953B2 (en) 2009-06-08 2010-05-11 Method of manufacturing photoelectric conversion device
CN2010101965206A CN101908551B (zh) 2009-06-08 2010-06-03 制造光电转换装置的方法
US13/172,768 US8293560B2 (en) 2009-06-08 2011-06-29 Method of manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009137719A JP5500876B2 (ja) 2009-06-08 2009-06-08 光電変換装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010283306A JP2010283306A (ja) 2010-12-16
JP2010283306A5 JP2010283306A5 (ja) 2012-07-19
JP5500876B2 true JP5500876B2 (ja) 2014-05-21

Family

ID=43263952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009137719A Expired - Fee Related JP5500876B2 (ja) 2009-06-08 2009-06-08 光電変換装置の製造方法

Country Status (3)

Country Link
US (2) US7993953B2 (ja)
JP (1) JP5500876B2 (ja)
CN (1) CN101908551B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5500876B2 (ja) * 2009-06-08 2014-05-21 キヤノン株式会社 光電変換装置の製造方法
JP2013008782A (ja) * 2011-06-23 2013-01-10 Toshiba Corp 固体撮像装置の製造方法
JP2015109343A (ja) * 2013-12-04 2015-06-11 キヤノン株式会社 半導体装置の製造方法
US10276816B2 (en) * 2014-12-11 2019-04-30 International Business Machines Corporation Illumination sensitive current control device
JP6978893B2 (ja) * 2017-10-27 2021-12-08 キヤノン株式会社 光電変換装置、その製造方法及び機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061822B2 (ja) 1989-12-09 2000-07-10 日本電気株式会社 固体撮像素子およびその製造方法
JP2928058B2 (ja) * 1993-07-15 1999-07-28 松下電子工業株式会社 固体撮像装置の製造方法
JP3181171B2 (ja) 1994-05-20 2001-07-03 シャープ株式会社 気相成長装置および気相成長方法
JPH0992812A (ja) * 1995-09-21 1997-04-04 Toshiba Corp 半導体装置の製造方法
JP2795241B2 (ja) * 1995-12-18 1998-09-10 日本電気株式会社 固体撮像装置およびその製造方法
JP3624140B2 (ja) * 1999-08-05 2005-03-02 キヤノン株式会社 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
JP2002314063A (ja) * 2001-02-06 2002-10-25 Mitsubishi Electric Corp Cmosイメージセンサ及びその製造方法
JP3760843B2 (ja) * 2001-11-16 2006-03-29 三菱電機株式会社 半導体装置の製造方法
US7800194B2 (en) * 2002-04-23 2010-09-21 Freedman Philip D Thin film photodetector, method and system
JP2005286316A (ja) * 2004-03-02 2005-10-13 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
US20050196946A1 (en) * 2004-03-02 2005-09-08 Matsushita Electric Industrial Co., Ltd. Method for manufacturing solid-state imaging device
KR100659382B1 (ko) * 2004-08-06 2006-12-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP4750391B2 (ja) 2004-08-31 2011-08-17 キヤノン株式会社 固体撮像装置の製造方法
WO2006115142A1 (ja) * 2005-04-22 2006-11-02 Matsushita Electric Industrial Co., Ltd. 固体撮像素子およびその製造方法ならびに光導波路形成装置
JP2007067325A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
US7323378B2 (en) * 2005-10-20 2008-01-29 Pixart Imaging Inc. Method for fabricating CMOS image sensor
JP4908935B2 (ja) * 2006-06-09 2012-04-04 キヤノン株式会社 光電変換装置及び撮像システム
JP5110820B2 (ja) * 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP2009283649A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
JP5274118B2 (ja) * 2008-06-18 2013-08-28 キヤノン株式会社 固体撮像装置
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5493430B2 (ja) * 2009-03-31 2014-05-14 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5500876B2 (ja) * 2009-06-08 2014-05-21 キヤノン株式会社 光電変換装置の製造方法

Also Published As

Publication number Publication date
US20100311200A1 (en) 2010-12-09
CN101908551A (zh) 2010-12-08
CN101908551B (zh) 2012-07-25
JP2010283306A (ja) 2010-12-16
US20110256660A1 (en) 2011-10-20
US7993953B2 (en) 2011-08-09
US8293560B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
US10325948B2 (en) Solid-state image sensor and method of manufacturing the same
JP5522980B2 (ja) 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
US20110136291A1 (en) Manufacturing method of a solid-state image pickup apparatus
JP2010267993A (ja) Cmosイメージセンサ及びその製造方法
US20120301989A1 (en) Method for manufacturing solid-state image pickup device
JP2010161236A (ja) 光電変換装置の製造方法
JP5500876B2 (ja) 光電変換装置の製造方法
TWI414063B (zh) 製造固態成像器件之方法及固態成像器件
JP2007027711A (ja) イメージセンサ及びその製造方法
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
TW201436184A (zh) 固體攝像元件、製造方法及電子機器
JP2011119543A (ja) 固体撮像装置及び製造方法
JP5458135B2 (ja) 固体撮像素子の製造方法
JP2012234988A (ja) 半導体装置の製造方法およびcmosイメージセンサーの製造方法
TWI690071B (zh) 源極隨耦器觸點
US9000500B2 (en) Image sensor with doped transfer gate
JP5665951B2 (ja) 固体撮像装置、および固体撮像装置を用いた撮像システム
KR100716914B1 (ko) 씨모스 이미지 센서의 제조방법
JP2009140983A (ja) 固体撮像装置
US20140175521A1 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
KR100954905B1 (ko) 이미지 센서의 제조방법
KR100664467B1 (ko) 고체 촬상 장치의 제조 방법
CN116344563A (zh) 半导体结构及其形成方法
JP2007067325A (ja) 固体撮像装置の製造方法
JP2005136279A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140311

R151 Written notification of patent or utility model registration

Ref document number: 5500876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees