JP4908935B2

JP4908935B2 - 光電変換装置及び撮像システム

Info

Publication number: JP4908935B2
Application number: JP2006161641A
Authority: JP
Inventors: 実渡辺; 千織望月; 孝昌石井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-06-09
Filing date: 2006-06-09
Publication date: 2012-04-04
Anticipated expiration: 2026-06-09
Also published as: JP2007329433A; US20070295966A1; US7550731B2

Description

本発明は、光電変換装置及び撮像システムに関する。

近年、絶縁性基板上に薄膜トランジスタ（ＴＦＴ）などのスイッチング素子が形成された液晶ディスプレイパネルの大型化が急速に進められている。この製造技術は、光電変換素子などの変換素子とスイッチング素子とを有する大面積エリアセンサ（光電変換装置）に応用され、放射線撮像装置等の各分野でも実用化されている。エリアセンサは、スイッチング素子と変換素子が対となる画素がマトリックス状に配置されたものである。変換素子としては、例えば、Ｘ線等の放射線を可視光等の光へ波長変換する波長変換層を配置しその光を光電変換するものや、放射線を直接光電変換する半導体変換材料を用いるものなどがある。

放射線撮像装置に用いられる光電変換装置では、光電変換素子の高感度化や駆動速度の高速化が進んでいる。光電変換素子の高感度化は、光電変換素子の面積を大きくすることによって実現されうる。そのため、１つの画素内で光電変換素子の占める面積（開口率）の向上が求められている。一方、光電変換素子から読み出す信号のノイズを抑えるためには、信号配線の配線幅を太くし、信号配線の抵抗を下げる必要がある。駆動速度を上げるためには、スイッチング素子のサイズを大きくする必要がある。また、配線抵抗を下げるためにはゲート配線の配線幅を太くする必要がある。そのため、高感度化・高速化を達成するためには、画素の開口率を高くし、配線幅を太くし、スイッチング素子サイズを大きくしなけらればならない。

特許文献１は、スイッチング素子のゲート配線と、光電変換素子の下部電極及びスイッチング素子のゲート電極との間に、層間絶縁膜を配置する技術を開示している。これにより、スイッチング素子のゲート配線と光電変換素子との間のスペースを狭め、画素内での変換素子の面積を増大させて、画素の開口率を高めることができる。
特開２００２-３４３９５２号公報（第１−３図、段落番号００２０−００２３）

しかしながら、特許文献１の発明では、スイッチング素子のゲート配線と、光電変換素子の下部電極及びスイッチング素子のゲート電極との間に、同一の層間絶縁膜が配置されている。そのため、スイッチング素子及び光電変換素子の絶縁膜の膜厚を個別に設定し、それぞれの素子の特性を向上させることができないという問題があった。

従って、本発明は、上記の問題点に鑑みてなされたものであり、画素を構成するスイッチング素子及び光電変換素子の絶縁膜の膜厚を個別に設定することによる各素子の特性の向上を目的とする。

本発明の第１の側面は、基板上に、光電変換素子とスイッチング素子とを含む画素がマトリクス状に配置された画素領域を有する光電変換装置に係り、前記スイッチング素子は、前記基板側から、ゲート電極、第１の絶縁層、第２の絶縁層、半導体層の順に配置された構造体を有し、前記光電変換素子は、前記第１の絶縁層上に、前記基板側から、下部電極、前記第２の絶縁層、半導体層の順に配置された構造体を有することを特徴とする光電変換装置である。

本発明の第２の側面は、撮像システムに係り、上記の光電変換装置と、前記光電変換装置からの信号を処理する信号処理手段と、を備える。

本発明によれば、画素を構成するスイッチング素子及び光電変換素子の絶縁膜の膜厚を個別に設定することにより、各素子の特性を向上させることが可能となる。

以下、本発明の好適な実施の形態を、図面を参照しつつ詳細に説明する。なお、本明細書に記載された電磁波は、可視光、赤外光等の光から、Ｘ線、α線、β線、γ線等の放射線までの波長領域のものをいうものとする。

以下、本発明の好適な実施の形態について、添付の図面を参照して具体的に説明する。本発明の好適な実施の形態は、主に放射線撮像装置を構成した場合について説明するが、本発明の光電変換装置は放射線を電気信号に変換する放射線撮像装置に限定されず、可視光、赤外光等の光を電気信号に変換する撮像装置にも適用可能である。なお、本実施形態の光電変換素子を放射線撮像装置の光電変換素子に用いる場合には、光電変換素子の上部に放射線を可視光等の光電変換素子で光電変換可能な光に変換する蛍光体などの波長変換層を配置すればよい。

（第１の実施形態）
図１は、本発明の好適な実施の形態に係る光電変換装置の構成を例示的に示す平面図である。１０１は電磁波を電荷に変換する光電変換素子、１０２はＴＦＴなどのスイッチング素子、１０３はゲート配線、１０４は信号配線、１０５はバイアス配線である。また、１０６は信号処理回路、１０７は駆動回路、１０８はＡ／Ｄ変換部、１０９はバイアス電源部である。１つの画素は、光電変換素子１０１とスイッチング素子１０２で構成されている。画素は、絶縁性基板１００上にマトリクス状に複数配置され、画素領域を構成している。

ゲート配線１０３は、行方向に配列された複数のスイッチング素子１０２のゲート電極に接続され、駆動回路１０７からの駆動信号をスイッチング素子１０２に印加するための配線である。信号配線１０４は、列方向に配列された複数のスイッチング素子１０２のソース電極又はドレイン電極に接続され、光電変換素子１０１で発生しスイッチング素子１０２で転送された電荷に基づく信号を信号処理回路１０６に伝送するためのものである。複数の画素から並列的に転送された信号は、信号処理回路１０６により直列信号に変換され、Ａ／Ｄ変換部１０８によってアナログ信号からディジタル信号に変換されて出力される。バイアス電源部１０９は、光電変換素子１０１が光電変換するためのバイアスと、光電変換素子１０１を初期状態にするためのバイアスとを供給するよう構成され、光電変換素子１０１の一方の電極にバイアス配線１０５を介して接続されている。

図２は、図１に示す画素の平面図である。光電変換素子１０１は、センサ下部電極２０１及びセンサ上部電極２０２で構成されている。スイッチング素子１０２は、ソース電極２０３、ドレイン電極２０４及びゲート電極２０５を備えるボトムゲート型の構造を有する。スイッチング素子１０２のゲート電極２０５は、駆動回路１０７に接続されるゲート配線１０３と接続されている。スイッチング素子１０２のソース電極２０３は、信号処理回路１０６に接続される信号配線１０４と接続されている。スイッチング素子１０２のドレイン電極２０４は、スルーホール２０６を通して光電変換素子１０１のセンサ下部電極２０１と接続されている。ソース電極２０３とドレイン電極２０４は、駆動方法やデバイス構造などが異なる場合、互いに逆になる場合もある。図２におけるゲート配線１０３及びゲート電極２０５は、センサ下部電極２０１とは異なる金属膜で形成されることが望ましい。また、ゲート配線１０３及びゲート電極２０５と、センサ下部電極２０１との間には、後述のように絶縁層が配置される。

図３は、図２におけるＡ−Ａ’の模式的断面図である。図２に示すスイッチング素子１０２のゲート電極２０５は、第１の金属層で形成される。光電変換素子１０１のセンサ下部電極２０１は、第２の金属層で形成される。第１の金属層は、絶縁性基板１００上に形成される。センサ下部電極２０１とゲート電極２０５との間には、第１の絶縁層３０１ａが形成される。

光電変換素子１０１側では、センサ下部電極２０１の上に、第２の絶縁層３０２ａ、半導体層３０３ａ、不純物半導体層３０４、バイアス配線１０５及びセンサ上部電極２０２が順次形成される。半導体層３０３ａは、活性領域として用いられる高抵抗半導体層で形成される。また、光の入射側となるセンサ上部電極２０２は、透明電極層で形成されることが好ましい。このように、光電変換素子１０１は、センサ下部電極２０１、第２の絶縁層３０２ａ、半導体層３０３ａ、オーミックコンタクト層３０４、バイアス配線１０５及びセンサ上部電極２０２で構成される。

スイッチング素子１０２側では、光電変換素子１０１と同一の工程により、第１の絶縁層３０１ａの上に、第２の絶縁層３０２ａ、半導体層３０３ａ、オーミックコンタクトのための不純物半導体層３０４が順次形成される。また、不純物半導体層３０４の上には、さらにソース電極２０３及びドレイン電極２０４が形成される。バイアス配線１０５、ソース電極２０３及びドレイン電極２０４は、第３の金属層で形成される。ドレイン電極２０４は、スルーホール２０６を通してセンサ下部電極２０１に接続される。このように、スイッチング素子１０２は、ゲート電極２０５、第１の絶縁層３０１ａ、第２の絶縁層３０２ａ、半導体層３０３ａ、不純物半導体層３０４、ソース電極２０３及びドレイン電極２０４で構成されている。

３０５は光電変換素子１０１及びスイッチング素子１０２を保護するための絶縁層であり、光電変換素子１０１及びスイッチング素子１０２の上に形成されている。

このように、ゲート電極２０５及びこれに接続されたゲート配線１０３と、センサ下部電極２０１とを異なる層で形成することにより、双方の間のスペースを狭めることができる。その結果、センサ下部電極２０１の面積を大きくし、光電変換素子１０１の受光面積を大きくすることができる。また、ゲート電極２０５及びゲート配線１０３と、センサ下部電極２０１とを異なる層で形成するため、例えば、フォトリソグラフィー工程でパーティクルなどが付着しても、ゲート電極２０５及びゲート配線１０３と、センサ下部電極２０１とがショートしない。そのため、歩留まりを向上させることができる。

光電変換素子１０１は、金属層−絶縁層−半導体層の順で構成されるＭＩＳ型構造を使用している。これは、スイッチング素子１０２と同じ構造にすることにより、プロセスを簡略化することができるという利点がある。

図３に示すように、光電変換素子１０１で使用される絶縁層は、第２の絶縁層３０２ａの１層構成であるのに対し、スイッチング素子１０２で使用される絶縁層は、第１の絶縁層３０１ａ及び第２の絶縁層３０２ａの２層構成となっている。光電変換素子１０１で使用される絶縁層を１層構成としたのは、ＭＩＳ型構造の光電変換素子１０１で蓄積されたキャリアの出力を高くするためである。光電変換素子１０１の第２の絶縁層３０２ａの膜厚は、例えば、３００Å〜３０００Å程度に薄くする。スイッチング素子１０２で使用される絶縁層を２層構成としたのは、スイッチング素子１０２の第１の絶縁層３０１ａ及び第２の絶縁層３０２ａの合計膜厚を厚くして、動作電圧の高いスイッチング素子１０２の絶縁性を確保するためである。第１の絶縁層３０１ａ及び第２の絶縁層３０２ａの合計膜厚は、例えば、２０００Å〜５０００Å程度に厚くする。このように、光電変換素子１０１で使用される絶縁層と、スイッチング素子１０２で使用される絶縁層とを異なる膜厚とすることにより、それぞれの素子の特性を最適化することが可能となる。

また、スイッチング素子１０２の絶縁層の膜厚を厚くすることにより、図２に示すソース電極２０３及び信号配線１０４と、ゲート配線１０３との交差部の絶縁層の膜厚を厚くし、信号配線の容量を低減する効果もある。この結果、光電変換装置のノイズを低減することが可能となる。

なお、第１の絶縁層３０１ａと第２の絶縁層３０２ａは、それぞれが更に複数の絶縁層からなる多層構造であっても構わない。その場合、各絶縁層の材料は、同一でもよいし異なっていてもよい。

また、本発明者らの実験によれば、ゲート配線１０３の抵抗を下げるために、ゲート電極２０５に比抵抗が小さいアルミニウムを使用した場合、その後成膜するスイッチング素子１０２のシリコン系膜の温度を上げることができなかった。その結果、スイッチング素子１０２の動作抵抗が高くなり、高速で駆動するスイッチング素子１０２を作製することができなかった。このため、ゲート配線１０３の材料としてアルミニウムを使用することができなかった。これに対し、少なくとも第１の絶縁層３０１ａのみをアルミニウムの耐熱限界温度以下で形成した。すると、第２の絶縁層３０２ａ、半導体層３０３ａ及びオーミックコンタクト層３０４を高温で形成しても、低温で形成した第１の絶縁層３０１ａにより、アルミニウムで形成されたゲート配線１０３のヒーロックが防止できた。これにより、第１の金属層の材料としてアルミニウムを使用することが可能となった。ゲート配線１０３の抵抗が低下し、配線時定数が小さくなることにより、スイッチング素子１０２の駆動速度を高速化することができた。また、光電変換素子１０１、ゲート配線１０３の抵抗又はゲート配線１０３の時定数に起因するアーチファクトやノイズも低減することができた。

図３に示す半導体層３０３ａの膜厚は、ＭＩＳ型の光電変換素子１０１とスイッチング素子１０２の特性の双方に影響を与える。そのため、最適化された膜厚が望ましく、第２の絶縁層３０２ａを薄くすると、スイッチング素子１０２と光電変換素子１０１のバランスがとれたところが見つかる。また、センサ上部電極２０２は、オーミックコンタクト層３０４の抵抗が小さい場合は設ける必要がない。また、センサ上部電極２０２の配置箇所は、図３に示すソース電極２０３及びドレイン電極２０４の下でも構わない。

ゲート配線１０３と駆動回路１０７を接続するためには、ゲート配線１０３を画素領域の周辺に配置したスルーホールを通じて画素領域の周辺に設けられた引き出し配線に接続する必要がある。この接続については、図３に示すスルーホール２０６の形成時に、画素領域の周囲において同時にスルーホールを形成し、さらにオーバーエッチングをすることにより、第１の絶縁層３０１ａまでを同時にエッチングして除去する。そして、例えば、第３の金属層によって形成された引き出し配線と接続しておくとよい。

図４は、図２におけるＢ−Ｂ’の模式的断面図である。ゲート配線１０３とセンサ下部電極２０１とを、互いに水平方向にオーバーラップしない位置まで狭くすることができる。例えば、それぞれの水平方向における間隔が実質的に０となるまで、光電変換素子１０１の受光面積を大きくすることが可能である。

実際には、ゲート配線１０３とセンサ下部電極２０１との間に、第１の絶縁層３０１ａが介在するため、ゲート配線１０３にセンサ下部電極２０１を水平方向にオーバーラップさせ、開口率をさらに向上させることも可能である。この場合、ゲート配線１０３の容量が大きくなるため、ゲート配線１０３の時定数が大きくなり、オーバーラップさせない場合よりも駆動速度が遅くなるが、駆動速度の低下が問題のない範囲内でオーバーラップさせればよい。

以上のように、スイッチング素子のゲート配線及びゲート電極と、光電変換素子の下部電極とを異なる金属層で形成することにより、スイッチング素子と光電変換素子の特性の最適化を図ることができる。また、特許文献１の構成では、スイッチング素子のゲート配線及びゲート電極をスルーホールにより接続するプロセスが必要である。しかしながら、本発明の好適な実施の形態によれば、このプロセスを省略することができ、簡単なプロセスで光電変換素子を形成しながら、光電変換素子１０１の受光面積を大きくすることができる。さらに、異なる金属層を用いることにより、フォトリソグラフィー工程におけるショートの発生率の低減や、ゲート配線にアルミニウムを適用可能となることによる低抵抗化を図ることもできる。

（第２の実施形態）
図５は、本発明の好適な第２の実施形態に係る画素の図２におけるＡ−Ａ’の模式的断面図である。図３と異なるのは、第１の絶縁層と第２の絶縁層の膜厚の比率を変えた点である。本来であれば、スイッチング素子１０２と光電変換素子１０１の双方で、絶縁層の膜厚が薄いほど特性が良い。しかしながら、絶縁層の膜厚が薄くなると絶縁耐圧が低下する。そのため、図５に示すように、抵抗を低くするために厚く形成したゲート電極２０５を使用したスイッチング素子１０２の絶縁層は、膜厚をより厚くして絶縁性を確保する。そして、抵抗を低くする必要がないため薄く形成されたセンサ下部電極２０１を使用した光電変換素子１０１の絶縁層は、膜厚をより薄くする。この形態は、双方の特性を引き出す上で好ましい。これは、第１の絶縁層３０１ｂを第２の絶縁層３０２ｂよりも厚く形成することにより実現される。また、第１の絶縁層３０１ｂをアルミニウムの耐熱性以下の温度で形成し、第２の絶縁層３０２ｂを高温で形成する。これにより、第１の金属層として比抵抗の小さいアルミニウムを用いることが可能となる。そして、高温で形成した良質な第２の絶縁層３０２ｂにより、スイッチング素子１０２の重要なチャネル部の第２の絶縁層３０２ｂと半導体層３０３ａとの界面の特性を向上させることができる。その結果、スイッチング素子１０２と光電変換素子１０１の双方の最適化を図ることができる。図５に示す第１の絶縁層３０１ｂの膜厚は、例えば２５００Å〜３５００Å程度とし、第２の絶縁層３０２ｂの膜厚は、例えば３００Å〜２０００Å程度とすれば、スイッチング素子１０２と光電変換素子１０１の最適化を図ることができる。

センサ下部電極２０１の膜厚が厚い場合や、テーパー角度のコントロールができない場合には、薄い絶縁膜がリークして、信頼性が低下しうる。そこで、例えば、センサ下部電極２０１の膜厚を１００Å〜１０００Åと薄く形成することが好ましい。また、例えばドライエッチングによりテーパー角度を２０°〜６０°といった小さい角度でコントロールし、第２の絶縁層３０２ｂの膜カバレッジを良くすることで、光電変換素子１０１の絶縁層をより薄く形成することが可能となる。

（第３の実施形態）
図６は、本発明の好適な第３の実施形態に係る画素の平面図である。図６において図２と相違する点は、スイッチング素子１０２のソース電極２０３とドレイン電極２０４との間もしくは下部に配置された半導体層の一部をエッチングで除去するプロセスを入れる点である。これにより、スイッチング素子１０２のチャネル部における半導体層の膜厚が光電変換素子１０１における半導体層の膜厚よりも薄くなっている。スイッチング素子１０２は、半導体層の膜厚が薄いと転送能力が上がるため薄い方がよい。一方、光電変換素子１０１は、半導体層の膜厚が厚いほど光を吸収し、特にＭＩＳ型構造の場合は蓄積されたキャリア取り出し効率が上がるため、厚いほうがよい。従って、上記のエッチングプロセスを入れることにより、スイッチング素子１０２と光電変換素子１０１の双方の絶縁膜及び半導体層の膜厚を最適化することができる。その結果、光電変換素子１０１の半導体層の膜厚を厚くして、電磁波又は可視光を吸収しやすくし、スイッチング素子１０２の半導体層の膜厚を薄くして、転送能力を向上させることができる。

図７は、図６におけるＦ−Ｆ’の模式的断面図である。図７に示すスイッチング素子１０２のゲート電極２０５は、第１の金属層で形成され、光電変換素子１０１のセンサ下部電極２０１は、第２の金属層で形成される。第１の金属層は、絶縁性基板１００上に形成され、第１の金属層と第２の金属層の間には第１の絶縁層３０１ａが配置されている。このように、ゲート配線１０３及びゲート電極２０５と、センサ下部電極２０１とを異なる層で形成することにより、双方の間のスペースを水平方向にオーバーラップしない程度まで狭めることができる。例えば、それぞれの水平方向における間隔が実質的に０となるまで、センサ下部電極２０１の面積を大きくし、光電変換素子１０１の受光面積を大きくすることができる。また、ゲート配線１０３及びゲート電極２０５と、センサ下部電極２０１と異なる層で形成している。これにより、例えば、フォトリソグラフィー工程においてパーティクルが付着したとしても、ゲート配線１０３及びゲート電極２０５と、センサ下部電極２０１とがショートしない。そのため、歩留まりを向上させることができる。

図７の断面図で、図３と異なる点は、スイッチング素子１０２の特にチャネル部近傍の半導体層の一部をエッチング処理により除去する点である。この構造にすると、エッチング除去によりフォトリソグラフィー工程のプロセスが増える。しかしながら、スイッチング素子１０２と光電変換素子１０１の双方の絶縁層及び半導体層の膜厚の最適化を行うことが可能になる利点がある。例えば、光電変換素子１０１が可視光の特に赤外光の領域を光電変換する場合、半導体層３０３ａの膜厚を厚くすることが望まれ、スイッチング素子１０２の半導体層３０３ｂの膜厚を極力薄くすることが望ましい。このような場合、光電変換素子１０１の半導体層３０３ａの膜厚を厚くし、スイッチング素子１０２の半導体層３０３ｂの一部をエッチングで除去し、薄くすることによって、双方の構造を最適化することができる。また、例えば、可視光領域を光電変換する場合でも、ＭＩＳ型の光電変換素子１０１の場合では、半導体層３０３ａの膜厚が厚くすると、発生したキャリアを高いゲインで読み取ることができる。例えば、スイッチング素子１０２の半導体層３０３ａの膜厚を光電変換素子１０１の半導体層３０３ａより薄く形成すると良い。このように、双方の構造の最適化により、性能の高い撮像装置を提供することが可能となる。

上述のように、光電変換素子１０１については絶縁層の膜厚が薄い方が好ましく、スイッチング素子１０２については駆動バイアスが高い場合に絶縁性を確保するため、さらに配線の容量を低減するためにも絶縁層の膜厚が厚い方が好ましい。そこで、例えば、光電変換素子１０１の絶縁層の膜厚を３００Å〜３０００Åと薄くするために、例えば、光電変換素子１０１のセンサ下部電極２０１の膜厚を１００Å〜１０００Åと薄くすることが好ましい。また、例えば、ドライエッチングによりテーパー角度を２０°〜６０°といった小さい角度でコントロールし、第２の絶縁層３０２ａの膜カバレッジを良くすることがより好ましい。

（第４の実施形態）
本発明の好適な実施の形態に係る光電変換装置を用いた撮像システムについて図８の放射線撮像システムを例に説明する。図８に示すように、放射線源６０５０で発生したＸ線などの放射線６０６０は、被験者６０６１の体の部位６０６２を透過し、本発明の好適な実施の形態に係る光電変換装置を有する放射線撮像装置６０４０に入射する。この入射した放射線には被験者６０６１の体の内部の情報が含まれている。電磁波の入射に対応して放射線撮像装置６０４０内の光電変換装置の光入射側に配置された蛍光体が発光し、その光を光電変換装置で光電変換して電気的情報を得る。この電気的情報は、ディジタル信号に変換され信号処理手段としてのイメージプロセッサ６０７０により画像処理され、制御室の表示手段となるディスプレイ６０８０で観察可能となる。また、この電気的情報は、電話回線等の伝送処理手段６０９０により遠隔地へ転送され、別の場所のドクタールームにある表示手段としてのディスプレイ６０８１に表示可能である。また、光ディスク装置等の記録手段により、光ディスク等の記録媒体に保存することができ、遠隔地の医師が診断することも可能である。また、フィルムプロセッサ６１００により、フィルム６１１０に記録することもできる。

本発明の好適な第１の実施形態に係る光電変換装置の模式的平面図である。本発明の好適な第１の実施形態に係る画素の模式的断面図である。図２におけるＡ−Ａ’の模式的断面図である。図２におけるＢ−Ｂ’の模式的断面図である。本発明の好適な第２の実施形態に係る画素の図２におけるＡ−Ａ’ の模式的断面図である。本発明の好適な第３の実施形態に係る画素の平面図である。図６におけるＦ−Ｆ’の模式的断面図である。本発明の好適な実施の形態に係る光電変換装置を用いた撮像システムを説明する図である。

符号の説明

１００絶縁性基板
１０１光電変換素子
１０２スイッチング素子
２０１センサ下部電極
２０２センサ上部電極
２０３ソース電極
２０４ドレイン電極
２０５ゲート電極
２０６スルーホール
３０１ａ第１の絶縁層
３０２ａ第２の絶縁層
３０３ａ半導体層
３０４不純物半導体層
３０５絶縁層

Claims

基板上に、光電変換素子とスイッチング素子とを含む画素がマトリクス状に配置された画素領域を有する光電変換装置であって、
前記スイッチング素子は、前記基板側から、ゲート電極、第１の絶縁層、第２の絶縁層、半導体層の順に配置された構造を有し、
前記光電変換素子は、前記スイッチング素子の前記第１の絶縁層と同一層から形成された絶縁層上に、前記基板側から、下部電極、前記スイッチング素子の前記第２の絶縁層と同一層から形成された絶縁層、前記スイッチング素子の前記半導体層と同一層から形成された半導体層の順に配置されたＭＩＳ型構造を有することを特徴とする光電変換装置。
前記スイッチング素子の前記ゲート電極と前記光電変換素子の前記下部電極とは、それぞれ別の層から形成されていることを特徴とする請求項１に記載の光電変換装置。
前記スイッチング素子の前記ゲート電極と前記光電変換素子の前記下部電極とは、それぞれの水平方向における間隔が０であることを特徴とする請求項１又は請求項２に記載の光電変換装置。
前記スイッチング素子の前記ゲート電極と前記光電変換素子の前記下部電極とは、それぞれ水平方向においてオーバーラップしていることを特徴とする請求項１又は請求項２に記載の光電変換装置。
前記第２の絶縁層の膜厚は、前記第１の絶縁層の膜厚よりも薄いことを特徴とする請求項１乃至請求項４のいずれか１項に記載の光電変換装置。
前記第１の絶縁層は、前記第２の絶縁層よりも低温で形成されたことを特徴とする請求項１乃至請求項５のいずれか１項に記載の光電変換装置。
前記スイッチング素子の前記半導体層の膜厚は、前記光電変換素子の前記半導体層の膜厚よりも薄いことを特徴とする請求項１乃至請求項５のいずれか１項に記載の光電変換装置。
請求項１乃至請求項７のいずれか１項に記載の光電変換装置の光入射側に、放射線を光に波長変換する蛍光体を有することを特徴とする放射線検出装置。
請求項１乃至請求項７のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を表示手段に伝送するための伝送処理手段と、
を備えることを特徴とする撮像システム。