JP2003258226A - 放射線検出装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 信号成分及びノイズ成分を夫々に影響を与え
ることなく、単独で向上させ、感度の向上を達成する。 【解決手段】 ノイズ成分においては、信号線とスイッ
チＴＦＴ駆動配線との配線交差部を第１の絶縁層、半導
体層、第２の絶縁層の積層構造とすることにより、配線
交差部で形成される寄生容量を低減し、信号線ノイズ、
ＩＣICノイズを低減する。また、信号成分においては、
ｎ⁺膜の機能であるホールブロッキング機能と電極機能
を、夫々、ｎ⁺膜と透明導電膜に機能分離させることに
より、ｎ⁺膜を薄膜化し、光入射効率を向上させる。ま
た、光電変換素子部の半導体層を厚膜化し、一方、スイ
ッチＴＦＴの半導体層を薄膜化することにより、信号変
換素子及びスイッチＴＦＴの性能を共に向上させ、感度
向上を達成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、X線、γ線等の放
射線を用いた放射線検出装置及びその製造方法に関し、
特に、医療画像診断装置、非破壊検査装置、放射線を用
いた分析装置等に好適な放射線検出装置及びその製造方
法に関するものである。

【０００２】

【従来の技術】液晶ＴＦＴ技術の進歩、情報インフラの
整備が充実した現在では、非単結晶シリコン、例えば、
非晶質シリコン（以下、ａ−Ｓｉと略記）を用いた光電
変換素子とスイッチＴＦＴにより構成されたセンサアレ
ーと、放射線を可視光等に変換する蛍光体とを組み合わ
せたフラットパネル検出器（以下、ＦＰＤと略記）が提
案され、大面積で、且つ、真のデジタル化の可能性が出
てきている。

【０００３】このＦＰＤは、放射線画像を瞬時に読み取
り、瞬時にディスプレイ上に表示できるものであり、し
かも、画像はデジタル情報として直接取り出すことが可
能であるため、データの保管、或いは加工、転送等取り
扱いが便利であるといった特徴がある。また、感度等の
諸特性は撮影条件に依存するが、従来のＳ／Ｆ系撮影
法、ＣＲ撮影法に比較して、同等又はそれ以上であるこ
とが確認されている。

【０００４】図２５は従来のＦＰＤの模式的等価回路図
を示す。図中、１０１は光電変換素子部、１０２は転送
用ＴＦＴ部、１０３は転送用ＴＦＴ駆動配線、１０４は
信号線、１０５はバイアス配線、１０６は信号処理回
路、１０７はＴＦＴ駆動回路、１０８はＡ／Ｄ変換部で
ある。

【０００５】Ｘ線等の放射線は紙面上部より入射し、不
図示の蛍光体により可視光に変換される。変換光は、光
電変換素子部１０１により電荷に変換され、光電変換素
子部１０１内に蓄積される。その後、ＴＦＴ駆動回路１
０７の駆動により転送用ＴＦＴ駆動配線１０３を通して
転送用ＴＦＴ部１０２を動作させる。これにより、この
蓄積電荷は信号線１０４に転送され、信号処理回路１０
６で処理され、更に、Ａ／Ｄ変換部１０８でＡ／Ｄ変換
され出力される。

【０００６】基本的には、上述のような素子構成が一般
的であり、特に、光電変換素子としてはＰＩＮ型フォト
ダイオード（以下、ＰＩＮ型ＰＤと略記）、やＭＩＳ型
フォトダイオード（以下、ＭＩＳ型ＰＤと略記）等様々
な素子が用いられている。このＭＩＳ型ＰＤは、本願発
明者等が特許第３０６６９４４号、ＵＳＰ６０７５２５
６等で提案しているものである。

【０００７】図２６は光電変換素子をＭＩＳ型ＰＤとし
た場合の１画素の模式的平面図を示す。図中２０１はＭ
ＩＳ型ＰＤ部の下電極、２０２はスイッチＴＦＴ駆動配
線、２０３はスイッチＴＦＴゲート電極、２０４はコン
タクトホール、２０５はセンサバイアス配線、２０６は
信号線、２０７はスイッチＴＦＴのソース・ドレイン電
極（以下、ＳＤ電極と略記）である。

【０００８】また、図２７は図２６に示す１画素内の各
素子を模式的に配列した場合の模式的断面図を示す。３
０１はガラス基板、３０２はスイッチＴＦＴ駆動配線、
３０３はＭＩＳ型ＰＤ下電極、３０４はスイッチＴＦＴ
ゲート電極、３０５はゲート絶縁膜、３０６は真性ａ−
Ｓｉ膜、３０７はホールブロッキング層、３０８はバイ
アス配線、３０９は転送ＴＦＴ ＳＤ電極、３１０は信
号線、３２０は保護膜、３２１は有機樹脂層、３２２は
蛍光体層である。

【０００９】なお、図２７におけるＭＩＳ型ＰＤ下電極
３０３、スイッチＴＦＴ駆動配線３０２、スイッチＴＦ
Ｔゲート電極３０４、バイアス配線３０８、スイッチＴ
ＦＴＳＤ電極３０９、信号線３１０は、図２６における
ＭＩＳ型ＰＤ下電極２０１、スイッチＴＦＴ駆動配線２
０２、スイッチＴＦＴゲート電極２０３、バイアス配線
２０５、スイッチＴＦＴ ＳＤ電極２０７、信号線２０
６にそれぞれ対応する。

【００１０】ここで、図２６及び図２７から明らかなよ
うにＭＩＳ型ＰＤとスイッチＴＦＴは層構成が同一であ
るため、製造方法が簡便で、高歩留り、低価格を実現で
きる利点がある。しかも、感度等の諸特性も十分満足で
きるものと評価されており、現在、一般撮影に用いられ
る装置としては、従来のＳ／Ｆ法及びＣＲ法に代わっ
て、上述のＦＰＤが採用されるに至っている。

【００１１】

【発明が解決しようとする課題】ところで、上述のよう
なＦＰＤにおいては、大面積で、且つ、完全デジタル化
が実現可能で、漸く、一般撮影に主に使用され始めてい
る状況であるが、感度といった点では、更なる向上が期
待されている。また、透視撮影を可能とするためには、
より一層の感度向上が必須と考えられている。

【００１２】図２８はＭＩＳ型ＰＤを用いたＦＰＤの１
ビットの等価回路を示す。図中、Ｃ１はＭＩＳ型ＰＤの
合成容量、C２は信号線に形成される寄生容量、Ｖｓは
センサバイアス電位、Ｖｒはセンサリセット電位、ＳＷ
１はＭＩＳ型ＰＤのＶｓ／Ｖｒ切り替えスイッチ、SW２
は転送用ＴＦＴ部のＯＮ／ＯＦＦ切り替えスイッチ、SW
３は信号線リセットスイッチ、Ｖｏｕｔは出力電圧であ
る。

【００１３】ＭＩＳ型ＰＤにはバイアス電位として半導
体層が空乏化する様にスイッチＳＷ１により電位Ｖｓが
与えられる。この状態で、蛍光体からの変換光が半導体
層に入射すると、ホールブロッキング層で阻止されてい
た正電荷がａ−Ｓｉ層内に蓄積され、電位差Ｖｔが発生
する。その後、スイッチＳＷ２よりスイッチＴＦＴのＯ
Ｎ電圧が印加され、電圧Ｖｏｕｔとして出力される。出
力Ｖｏｕｔは不図示の読出し回路（図２５の信号処理回
路１０６）により読み出され、その後スイッチＳＷ３に
より信号線がリセットされる。

【００１４】上述の駆動方法に従ってスイッチＴＦＴを
図２５に示すライン毎に順次ＯＮすることにより、１フ
レームの全読出しが完了する。その後、スイッチＳＷ１
よりＭＩＳ型ＰＤにリセット電位Ｖｒを与え、リセット
を行う。また、再度、同様にバイアス電位Ｖｓを与え、
画像読み取りの蓄積動作を行う。このようにして放射線
を用いての画像が得られる。

【００１５】ＭＩＳ型ＰＤの出力Ｖｏｕｔの飽和値は、
概ね電位Ｖｔに比例する。電位Ｖｔはバイアス電圧差Ｖ
ｓ−Ｖｒと内部Ｇａｉｎ Ｇの積により決まる。内部Ｇ
ａｉｎ Ｇは、Ｃｉｎｓ/(Ｃｉｎｓ+Ｃsｅｍｉ)で求め
られる。出力電圧Ｖｏｕｔは、概ね電位Ｖｔに対しＣ１
／Ｃ２容量比で出力される。また、ＭＩＳ型ＰＤの感度
は、光入射状態での上述の飽和出力電圧、即ち、信号成
分と、暗状態での出力電圧、即ち、ノイズ成分の比で概
ね表される。

【００１６】信号成分は、一般的には、（１）ＰＤ開口
率、（２）ＰＤ光入射効率、言い換えれば、真性ａ−Ｓ
ｉ膜内に入射する光量、更に、（３）内部Ｇａｉｎに依
存する。一方、ノイズ成分は以下に示す様々なノイズが
確認されている。

【００１７】センサ開口率の平方根に比例するショット
ノイズ Ｃ１容量の平方根に比例するＫＴＣノイズ 信号配線ノイズ（配線抵抗の平方根及びＣ２容量に比例
する配線ノイズ） Ｃ２容量に比例するＩＣノイズ ゲート配線ノイズ（配線抵抗の平方根に比例する配線ノ
イズ） 通常、感度向上を達成するためには、当然のことなが
ら、信号成分を増大させるか、或いは、ノイズ成分を減
少させるか、或いは、それらを同時に達成される必要が
ある。しかし、信号成分とノイズ成分は相互に関係して
おり、前者を改善した結果、後者に影響を及ぼし、結
局、感度改善には至らない場合が多い。

【００１８】例えば、信号成分を改善するために、上述
の（１）ＰＤ開口率を向上させる場合、配線幅、或い
は、配線間のスペースをシュリンクして、実現すること
が考えられるが、逆に、微細化に伴い、配線抵抗、或い
は、信号線の寄生容量が増大し、ノイズ成分が増大する
結果となる。即ち、信号成分は改善されるが、ノイズ成
分は増加することになり、感度低下を引き起こす場合が
ある。更に、微細化により配線ルールが厳しくなるた
め、歩留り低下等の生産性を低下させることになる。

【００１９】また、上述の（２）ＰＤへの光入射効率に
おいても、光電変換層であるａ−Ｓｉ膜に接合されてい
るオーミックコンタクト層は、キャリアブロッキング層
としての機能と上部電極としての機能を有しており、光
吸収を無視できない５００Å程度以上の膜厚が必要とな
る。その結果、ｎ⁺膜での光吸収が感度低下を引き起こ
す。当然、ｎ⁺膜の薄膜化を実施した場合、逆に、ｎ⁺膜
の抵抗が大きくなり、ＰＤ上部電極として機能しない結
果となる。

【００２０】更に、上述の（３）内部Ｇａｉｎを向上さ
せる場合、ａ−Ｓｉ膜の厚膜化、或いは、ゲートＳｉＮ
膜の薄膜化を実施する必要がある。しかし、ａ−Ｓｉ膜
の厚膜化は、一方でスイッチＴＦＴの転送能力の低下を
引き起こし、その結果、ＴＦＴサイズの増大、開口率の
低下となる。また、その応力、異物発生等、生産上の問
題においても限度がある。また、ＳｉＮ膜の薄膜化は、
配線交差部等での絶縁耐圧を考慮すると同様に限度があ
り、仮に、薄膜化が達成できたとしても、寄生容量Ｃ２
の増大によりノイズ成分が増加し、目立った感度向上は
達成できない。

【００２１】一方、ノイズ低減に着目して、ゲート配線
抵抗を低減する場合、ゲート配線の厚膜化、或いは、幅
広化が必要であるが、前者は配線交差部での絶縁耐圧の
低下を引き起こし、後者は開口率の低下を引き起こす事
になる。また、信号線の配線抵抗を低減する場合、信号
線の厚膜化、或いは、幅広化が必要であるが、前者は応
力の増大により生産設備上限度があるばかりか、加工上
の問題から厚膜化は限度がある。また、後者は上述と同
様に開口率の低下を引き起こす。

【００２２】以上の説明から明らかなように、現行の構
成では、設計において感度は最適化することは可能であ
るが、感度の向上には限界があった。そのため、より一
層の感度を向上するには、根本的な構成、或いは製造プ
ロセスの改良が必要であった。

【００２３】本発明は、上記従来の問題点に鑑みなされ
たもので、その目的は、信号成分、ノイズ成分を夫々に
影響を与えることなく改善でき、より感度を向上するこ
とが可能な放射線検出装置及びその製造方法を提供する
ことにある。

【００２４】

【課題を解決するための手段】本発明は、上記目的を達
成するため、放射線信号を可視光に変換する蛍光体と、
前記可視光を電気信号に変換する光電変換素子と、前記
光電変換素子の信号を読み出すスイッチＴＦＴとを有す
る放射線検出装置において、前記信号変換素子及びスイ
ッチＴＦＴは、夫々同一部材の電極層、第１の絶縁層、
半導体層、オーミックコンタクト層で構成され、且つ、
前記光電変換素子のバイアス配線と前記スイッチＴＦＴ
の駆動配線の配線交差部、或いは、前記スイッチＴＦＴ
の駆動配線と信号線の配線交差部は、少なくとも、前記
第１の絶縁層、半導体層、第２の絶縁層を介して構成さ
れており、前記信号変換素子の半導体層とスイッチＴＦ
Ｔの少なくともソース・ドレイン電極部の半導体層は、
異なる膜厚で構成されていることを特徴とする。

【００２５】また、本発明は、放射線信号を可視光に変
換する蛍光体と、前記可視光を電気信号に変換する光電
変換素子と、前記光電変換素子の信号を読み出すスイッ
チＴＦＴとを有する放射線検出装置の製造方法におい
て、（１）絶縁基板上に第１の金属層により前記光電変
換素子の下電極、前記スイッチＴＦＴのゲート電極、前
記スイッチＴＦＴの駆動配線を形成する工程と、（２）
第１の絶縁層、半導体層、第２の絶縁層を順次積層する
工程と、（３）前記光電変換素子部の第２の絶縁層を除
去し、前記スイッチＴＦＴの少なくともソース・ドレイ
ン部の第２の絶縁層及び半導体層の一部を除去する工程
と、（４）ｎ⁺型半導体層を積層する工程と、（５）第
２の金属層により前記光電変換素子のバイアス配線及び
前記スイッチＴＦＴのソース・ドレイン電極及び信号線
を形成する工程と、を含むことを特徴とする。

【００２６】本発明では、ノイズ成分において、信号線
とスイッチＴＦＴ駆動配線との配線交差部を第１の絶縁
層、半導体層、第２の絶縁層の積層構造とすることによ
り、配線交差部で形成される寄生容量Ｃ２を低減でき、
信号線ノイズ、ＩＣノイズを低減することができる。更
に、信号成分において、ｎ⁺膜の機能であるホールブロ
ッキング機能と電極機能を、夫々、ｎ＋膜と透明導電膜
に機能分離することにより、ｎ⁺膜を薄膜化し、光入射
効率を向上することが可能となる。また、信号変換素子
部の半導体層を厚膜化し、一方、スイッチＴＦＴの半導
体層を薄膜化することにより、信号変換素子及びスイッ
チＴＦＴの性能を共に向上でき、感度の向上を達成でき
る。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２８】（第１の実施形態）図１は本発明のＭＩＳ
型ＰＤを用いた放射線検出装置の第１の実施形態を示す
模式的平面図である。なお、図１では１画素の構成を示
す。また、ここでは、放射線としてＸ線を用いている
が、α線、γ線等を用いてもよい。これは、以下の実施
形態でも同様である。図１において、１はＭＩＳ型ＰＤ
部、２はスイッチＴＦＴ部、３はスイッチＴＦＴ駆動配
線、４は信号線、５はバイアス配線である。

【００２９】ここで、図１では１画素の構成を示してい
るが、実際には、図２５に示すように図１の画素が２次
元に複数配列され、且つ、図２５と同様にＴＦＴ駆動配
線１０３、信号線１０４、バイアス配線１０５、信号処
理回路１０６、ＴＦＴ駆動回路１０７、Ａ／Ｄ変換部１
０８、後述する放射線を可視光に変換する蛍光体等を用
いて放射線検出装置が構成される。これは、以下の実施
形態でも同様である。なお、図１における１画素の等価
回路は図２８と同様であり、これは以下の実施形態でも
同様である。

【００３０】Ｘ線は上述の蛍光体（図示せず）により可
視光に変換され、ＭＩＳ型ＰＤ部１に入射する。入射光
はＭＩＳ型ＰＤ部１で光電変換され、ＰＤ部１内に蓄積
される。その後、スイッチＴＦＴ駆動配線３からＯＮ電
圧が印加され、スイッチＴＦＴ部２をＯＮ状態とするこ
とにより信号線４を介して出力電圧が読み出される。そ
の後、バイアス配線５からリセット電圧がＭＩＳ型ＰＤ
部１に印加され、ＰＤ部１に蓄積された電荷をリセット
する。

【００３１】図２は図１のＡ−Ａ線における模式的断面
図、図３は図１のＢ−Ｂ線における模式的断面図、図４
は図１のＣ−Ｃ線における模式的断面図を示す。図中１
０はガラス基板（絶縁基板）、１１はＭＩＳ型ＰＤの下
電極、１２はスイッチＴＦＴゲート電極、１３はスイッ
チＴＦＴ駆動配線、１４は第１の絶縁膜、１５は半導体
層、１６は第２の絶縁膜、１７はオーミックコンタクト
層、１８はコンタクトホール、１９はバイアス配線、２
０は信号線、２１はスイッチＴＦＴ ＳＤ電極、３０は
保護層、３１は有機樹脂層、３２は蛍光体層である。な
お、図２〜図４におけるスイッチＴＦＴ駆動配線１３、
バイアス配線１９、信号線２０は、図１におけるスイッ
チＴＦＴ駆動配線３、バイアス配線５、信号線４にそれ
ぞれ対応する。

【００３２】ここで、図１〜図４から明らかなようにス
イッチＴＦＴ駆動配線１３とバイアス配線１９との交差
部、及びスイッチＴＦＴ駆動配線１３と信号線２０との
交差部は、第１の絶縁膜１４、半導体層１５、第２の絶
縁膜１６を介して構成されている。この結果、信号線の
寄生容量を低減することができる。本願発明者の実験に
よれば、信号線の寄生容量であるＣ２容量を１５〜２０
％程度低減できることを確認した。また、寄生容量を低
減できるので、ＩＣノイズ、信号線ノイズを単独で改善
することができる。更に、ゲート線の寄生容量に起因す
ると考えられているクロストークも同様に低減すること
が可能である。

【００３３】また、図２に示すようにスイッチＴＦＴ部
２の半導体層１５、特に、スイッチＴＦＴ ＳＤ電極２
１下の半導体層１５が薄膜化されているため、従来、ス
イッチＴＦＴ ＳＤ電極下に形成される直列抵抗がＯＮ
抵抗を増大させていたが、スイッチＴＦＴ ＳＤ電極２
１下の半導体層１５を薄膜化することにより、ＴＦＴ転
送能力を向上でき、小型ＴＦＴを実現することが可能で
ある。概略ではあるが、Ｗ／Ｌで半分に縮小可能であ
る。このことは、ＰＤ部の開口率を向上でき、一方、光
電変換素子の半導体層を厚膜化できるため、信号成分を
大きく改善できる。

【００３４】次に、本実施形態の製造方法を図２〜図
４、図５（ａ）〜図５（ｄ）、図６（ａ）〜図６（ｃ）
を参照して説明する。なお、図５、図６は１画素の構成
を示す。本実施形態では以下の工程で製造を行う。

【００３５】（１）まず、ガラス基板１０上に第１の金
属層として、Ａｌ−Ｎｄ薄膜２５００Å、Ｍｏ薄膜３０
０Åの積層膜をスパッター装置により成膜する。

【００３６】（２）ウエットエッチングを用いたフォト
リソグラフィー法によりスイッチＴＦＴ駆動配線１３、
スイッチＴＦＴのゲート電極１２、及びＭＩＳ型ＰＤ部
１の下電極１１をパターン形成する。図５（ａ）はこの
場合の模式的平面図を示す。

【００３７】（３）第１の絶縁膜１４としてＳｉＮ層、
半導体層１５としてａ−Ｓｉ膜、第２の絶縁膜１６とし
てＳｉＮ層をプラズマＣＶＤ装置により、夫々２５００
Å、８０００Å、２０００Å成膜する（図２〜図４参
照）。

【００３８】（４）次に、ＲＩＥ或いはＣＤＥを用いた
フォトリソグラフィー法により、スイッチＴＦＴ駆動配
線１３とバイアス配線１９の交差部４２、及びＭＩＳ型
ＰＤ部１の下電極１１とバイアス配線１９の交差部４
３、及び信号線２０とスイッチＴＦＴ駆動配線１３の交
差部４５以外の第２の絶縁膜１６を除去する。また、コ
ンタクトホール１８の第２の絶縁膜も除去される。図５
（ｂ）はこの場合の模式的平面図を示す。

【００３９】（５）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法により、スイッチＴＦＴ ＳＤ電極２
１を包括した島状領域４８の半導体層１５を５０００Å
程度除去する。図５（ｃ）はこの場合の模式的平面図を
示す。

【００４０】この場合、（４）の工程と（５）の工程を
入れ替える事も可能である。このように工程を入れ替え
ると、最初の（５）の工程では島状領域４８の第２の絶
縁膜１６を除去し、次の（４）の工程で各交差部４２、
４３、４５以外の第２の絶縁膜１６と島状領域４８のａ
−Ｓｉ層（半導体層）を除去する事になる。

【００４１】（６）オーミックコンタクト層１７として
ｎ⁺層をプラズマＣＶＤ装置により１０００Å成膜す
る。

【００４２】（７）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法によりコンタクトホール１８を形成す
る。図５（ｄ）はこの場合の模式的平面図を示す。この
時、コンタクトホール１８は、良好なテーパー形状を実
現するため、（４）の工程で第２の絶縁膜を除去し、
（５）の工程でａ−Ｓｉ層の一部を除去し、第１の絶縁
膜１４、薄膜化されたａ−Ｓｉ層、ｎ⁺層をエッチング
する構成としている。

【００４３】（８）第２の金属層として、Ｍｏ薄膜５０
０Å、Ａｌ薄膜１μｍ、Ｍｏ薄膜３００Åをスパッター
装置により成膜する。

【００４４】（９）ウエットエッチングを用いたフォト
リソグラフィー法により、バイアス配線１９をパターン
形成する。図６（ａ）はこの場合の模式的平面図を示
す。この時、レジストパターンは、同時にスイッチＴＦ
Ｔ ＳＤ電極２１、及び信号線２０が形成される領域は
夫々のパターンを包括する島状領域４６として残す。

【００４５】（１０）再度、ウエットエッチングを用い
たフォトリソグラフィー法によりスイッチＴＦＴ ＳＤ
電極２１、信号線２０をパターン形成する。引き続い
て、同一レジストパターンでＲＩＥを用いてｎ⁺膜を除
去する。図６（ｂ）はこの場合の模式的平面図を示す。
この時、レジストパターンは同時にＭＩＳ型ＰＤ部の上
電極となる領域、及びバイアス線１９を包括する領域を
島状領域４７として残す。なお、（９）の工程と（１
０）の工程は入れ替えが可能である。

【００４６】（１１）ＲＩＥ或いはＣＤＥを用いたフォ
トリソグラフィー法により第１の絶縁膜１４、ａ−Ｓｉ
膜を除去し、素子間分離を行う。図６（ｃ）はこの場合
の模式的平面図を示す。この時、第１の絶縁膜１４は必
ずしも除去する必要はなく、ａ−Ｓｉ膜のみを除去する
だけでも十分である。また、この素子間分離に関して、
第１の絶縁膜１４、ａ−Ｓｉ膜を一括して除去する様に
ＭＩＳ型ＰＤ部の上部電極となるｎ⁺膜パターンを素子
間分離領域内に配置しているが、第１の絶縁膜１４、ａ
−Ｓｉ膜、ｎ⁺膜を一括して除去する様にすることも、
上述の（１０）の工程において島状領域４７を素子間分
離領域外に配置することで可能である。

【００４７】（１２）保護層３０として、ＳｉＮ膜２５
００ÅをプラズマＣＶＤ装置により成膜する。

【００４８】（１３）ＲＩＥ或いはＣＤＥを用いたフォ
トリソグラフィー法により、配線引き出し部等を露出さ
せる。

【００４９】（１４）蛍光体層３２を有機樹脂３１等で
張り合わせる。以上により、本実施形態の放射線検出装
置が完成する。

【００５０】（第２の実施形態）次に、本発明の第２の
実施形態について説明する。第２の実施形態は、第１の
実施形態の製造方法を簡略化したものである。具体的に
は、第１の実施形態の（４）の工程と（５）の工程を同
時に処理することにより、製造工程を簡略化するもので
ある。なお、放射線検出装置の構成は図１〜図４の第１
の実施形態と同様である。以下、本実施形態の製造方法
について説明する。

【００５１】まず、（１）の工程から（３）の工程は第
１の実施形態と同様である。その後、ＲＩＥ或いはＣＤ
Ｅを用いたフォトリソグラフィー法によりスイッチＴＦ
Ｔ駆動配線１３とバイアス配線１９の交差部４２、及び
ＭＩＳ型ＰＤ部の下電極１１とバイアス配線１９の交差
部４３、及び信号線２０とスイッチＴＦＴ駆動配線１３
交差部４５以外の第２の絶縁膜１６を除去すると共に、
スイッチＴＦＴ ＳＤ電極２１を包括した島状領域４８
の半導体層１５を５０００Å程度除去する。

【００５２】図７はこの場合の１画素の模式的平面図、
図８は図７のＡ−Ａ線における模式的断面を示す。特
に、図８はＲＩＥ或いはＣＤＥ加工時の様子を示す。図
中、５１はレジストである。レジスト５１としてはハー
フトーンマスク或いはそれに類似したマスクが用いら
れ、膜厚Ｔ１、Ｔ２部を形成する。ドライエッチング中
にレジスト５１がＴ２分の膜減りを起こすと、該当部分
がエッチングされ始める。

【００５３】即ち、膜厚Ｔ２部の第２の絶縁膜１６を除
去する間に、レジスト開口部はＴ２膜減り相当の時間で
ａ−Ｓｉ層がエッチングされる事になる。そこで、Ｔ２
膜厚をエッチング条件に合せて選択する事により、所望
のａ−Ｓｉ層の除去膜厚を設計できる。その後、第１の
実施形態の（６）の工程に戻り、以降は第１の実施形態
と同様の処理を行う。この結果、第１の実施形態の
（４）の工程と（５）の工程が一括処理で実現可能とな
り、工程数を削減でき、それに伴い歩留りを向上できる
ので、低価格化をも実現できる。

【００５４】（第３の実施形態）次に、本発明の第３の
実施形態について説明する。第３の実施形態では、更
に、感度を向上することが可能な放射線検出装置の形態
について説明する。図９は本実施形態の模式的平面図で
ある。図９は１画素の構成を示す。図中１はＭＩＳ型Ｐ
Ｄ部、２はスイッチＴＦＴ部、３はスイッチＴＦＴの駆
動配線、４は信号線、５はバイアス配線である。

【００５５】図１０は図９のＡ−Ａ線における模式的断
面図を示す。図中１０はガラス基板（絶縁基板）、１１
はＭＩＳ型ＰＤ部１の下電極、１２はスイッチＴＦＴの
ゲート電極、１４は第１の絶縁膜、１５は半導体層、１
７はオーミックコンタクト層、１８はコンタクトホー
ル、１９はバイアス配線、２０は信号線、２１はスイッ
チＴＦＴ ＳＤ電極、２２は透明導電膜、３０は保護
層、３１は有機樹脂層、３２は蛍光体層である。なお、
図１０におけるバイアス配線１９、信号線２０は、図９
におけるバイアス配線５、信号線４にそれぞれ対応す
る。

【００５６】ここで、本実施形態では、スイッチＴＦＴ
駆動配線１３とバイアス配線１９との交差部、及びスイ
ッチＴＦＴ駆動配線１３と信号線２０との交差部は、第
１の実施形態と同様に第１の絶縁膜１４、半導体層１
５、第２の絶縁膜１６を介して構成されている。この結
果、信号線の寄生容量であるＣ２容量を１５〜２０％程
度低減することができ、ＩＣノイズ、信号線ノイズを単
独で低減できる。

【００５７】また、透明導電膜２２をオーミックコンタ
クト層１７上に形成しているので、オーミックコンタク
ト層１７の機能であるホールブロッキング機能と電極機
能を、夫々、ｎ⁺膜と透明導電膜２２に機能分離するこ
とができ、ｎ⁺膜を薄膜化することが可能である。その
ため、オーミックコンタクト層１７での光吸収を低減で
き、信号成分の１０％以上の向上、即ち、感度の向上を
達成することができる。

【００５８】また、スイッチＴＦＴ部２の半導体層１
５、特にスイッチTFT ＳＤ電極２１下の半導体層１５
が薄膜化されているため、従来、スイッチＴＦＴ ＳＤ
電極下に形成される直列抵抗がＯＮ抵抗を増大させいた
が、スイッチＴＦＴ ＳＤ電極下の半導体層１５を薄膜
化することによりＴＦＴ転送能力が向上し、小型ＴＦＴ
の実現が可能となる。概略ではあるが、スイッチＴＦＴ
をＷ／Ｌで半分に縮小可能である。このことは、ＰＤ部
の開口率を向上でき、一方、信号変換素子の半導体層１
５を厚膜化できるため、信号成分を大きく改善できる。

【００５９】次に、本実施形態の製造方法を図１０〜図
１１、図５〜図６を参照して説明する。本実施形態で
は、以下の工程で製造を行う。

【００６０】（１）まず、ガラス基板１０上に第１の金
属層として、Ａｌ−Ｎｄ薄膜２５００Å、Ｍｏ薄膜３０
０Åの積層膜をスパッター装置により成膜する。

【００６１】（２）ウエットエッチングを用いたフォト
リソグラフィー法により、スイッチＴＦＴ駆動用配線１
３、スイッチＴＦＴゲート電極１２、及びＭＩＳ型ＰＤ
部の下電極１１をパターン形成する（図５（ａ）参
照）。

【００６２】（３）第１の絶縁膜１４としてＳｉＮ層、
半導体層１５としてａ−Ｓｉ膜、第２の絶縁膜１６とし
てＳｉＮ層をプラズマCVD装置により夫々２５００Å、
８０００Å、２０００Å成膜する。

【００６３】（４）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法によりスイッチＴＦＴ駆動配線１３と
バイアス配線１９の交差部４２、及びＭＩＳ型ＰＤの下
電極２１とバイアス配線１９の交差部４３、及び信号線
２０とスイッチＴＦＴ駆動配線１３の交差部４５以外の
第２の絶縁膜１６を除去する（図５（ｂ）参照）。

【００６４】（５）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法によりスイッチＴＦＴ ＳＤ電極２１
を包括した島状領域４８の半導体層１５を５０００Å程
度除去する（図５（ｃ）参照）。この場合、（４）の工
程と（５）の工程を入れ替えてもよい。このように工程
を入れ替えると、最初の（５）の工程では島状領域４８
の第２の絶縁膜を除去し、次の（４）の工程で各交差部
４２、４３、４５以外の第２の絶縁膜と島状領域４８の
ａ−Ｓｉ層を除去する事になる。

【００６５】（６）オーミックコンタクト層１７とし
て、ｎ⁺層をプラズマＣＶＤ装置により３００Å成膜す
る。

【００６６】（７）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法によりコンタクトホール１８を形成す
る（図５（ｄ）参照）。この時、コンタクトホール１８
は、良好なテーパー形状を実現するため、（４）の工程
で第２の絶縁膜を除去し、（５）の工程でａ−Ｓｉ層の
一部を除去し、第１の絶縁膜、薄膜化されたａ−Ｓｉ
層、ｎ⁺層をエッチングする構成としている。

【００６７】（８）第２の金属層として、Ｍｏ薄膜５０
０Å、Ａｌ薄膜１μｍ、Ｍｏ薄膜３００Åをスパッター
装置により成膜する。

【００６８】（９）ウエットエッチングを用いたフォト
リソグラフィー法によりバイアス配線１９をパターン形
成する（図６（ａ）参照）。この時、レジストパターン
は、同時にスイッチＴＦＴのＳＤ電極２１、及び信号線
２０が形成される領域は、夫々のパターンを包括する島
状領域４６として残す。

【００６９】（１０）ＭＩＳ型ＰＤ部の上部電極とし
て、ＩＴＯ薄膜４００Åをスパッター装置により成膜す
る。

【００７０】（１１）ウエットエッチングを用いたフォ
トリソグラフィー法によりＭＩＳ型ＰＤ部の透明導電膜
（上部電極）２２を形成する。図１１はこの場合の１画
素の模式的平面図を示す。

【００７１】（１２）再度、ウエットエッチングを用い
たフォトリソグラフィー法によりスイッチＴＦＴ ＳＤ
電極２１、信号線２０をパターン形成する。引き続い
て、同一レジストパターンでＲＩＥを用いてｎ⁺膜を除
去する（図６（ｂ）参照）。この時、レジストパターン
は、同時にＭＩＳ型ＰＤの上電極となる領域、及びバイ
アス線１９を包括する領域を島状領域４７として残す。

【００７２】（１３）ＲＩＥ或いはＣＤＥを用いたフォ
トリソグラフィー法により、第１の絶縁膜、ａ−Ｓｉ膜
を除去し、素子間分離を行う（図６（ｃ）参照）。この
時、第1の絶縁膜は必ずしも除去する必要はなく、ａ−
Ｓｉ膜のみを除去するだけでも十分である。また、この
素子間分離に関して、第１の絶縁膜、ａ−Ｓｉ膜を一括
して除去する様にＭＩＳ型ＰＤ部の上部電極となるｎ⁺
膜パターンを素子間分離領域内に配置しているが、第１
の絶縁膜、ａ−Ｓｉ膜、ｎ⁺膜を一括して除去する様に
することも、上述の（１０）の工程において、島状領域
４７を素子間分離領域外に配置することで可能である。

【００７３】（１４）保護層３０として、ＳｉＮ膜２５
００ÅをプラズマＣＶＤ装置により成膜する。

【００７４】（１５）ＲＩＥ或いはＣＤＥを用いたフォ
トリソグラフィー法により、配線引き出し部等を露出さ
せる。

【００７５】（１６）蛍光体層３２を接着剤（有機樹脂
３１）等で張り合わせる。以上により本実施形態の放射
線検出装置が完成する。

【００７６】なお、本実施形態の製造方法は、以下のよ
うな様々な変形が可能である。例えば、（９）の工程に
引き続いて（１２）の工程、（１０）の工程、（１１）
の工程の順に入れ替えることが原理的に可能である。ま
た、この際、上述の順序において（９）の工程と（１
２）の工程を入れ替えることも可能である。

【００７７】更に、（７）の工程に引き続いて（１０）
の工程、（１１）の工程、（８）の工程、（９）の工
程、（１２）の工程の順にも入れ替えることもでき、こ
の時、同様に（９）工程と（１２）の工程を入れ替える
ことも可能である。また、（６）の工程に引き続いて
（１０）の工程、（１１）の工程、更に（７）の工程、
（８）の工程、（９）の工程、（１２）の工程の順に入
れ替えることもでき、この時、同様に（９）の工程と
（１２）の工程を入れ替えることも可能である。

【００７８】また、（８）の工程に引き続いて（９）の
工程のバイアス配線１９の形成と、（１２）の工程のス
イッチＴＦＴ ＳＤ電極２１の形成、信号線２０の形成
を一度に行い、その後、スイッチＴＦＴのチャネル部の
ｎ⁺膜を除去し、その後、（１０）の工程と（１１）の
工程を流動させる事により同様に製造可能である。この
時、（１０）の工程、（１１）の工程は、（８）の工程
の前に処理する事も可能である。

【００７９】上述の様に本実施形態は、製造装置及び製
造プロセスの個性を考慮して、工程入れ替え等の変更が
可能である。

【００８０】（第４の実施形態）次に、本発明の第４の
実施形態について説明する。第４の本実施形態では、更
に、感度向上を実現するＭＩＳ型ＰＤを用いた放射線検
出装置について説明する。図１２は本実施形態の模式的
平面図である。図１２は１画素の構成を示す。図中１は
ＭＩＳ型ＰＤ部、２はスイッチＴＦＴ部、３はスイッチ
ＴＦＴの駆動配線、４は信号線、５はバイアス配線であ
る。

【００８１】図１３は図１２のＡ−Ａ線における模式的
断面図、図１４は図１のＢ−Ｂ線における模式的断面
図、図１５は図１のＣ−Ｃ線おける模式的断面図を示
す。図中１０はガラス基板（絶縁基板）、１１はＭＩＳ
型ＰＤ部の下電極、１２はスイッチＴＦＴゲート電極、
１３はスイッチＴＦＴ駆動配線、１４は第１の絶縁膜、
１５は半導体層、１６は第２の絶縁膜、１７はオーミッ
クコンタクト層、１８はコンタクトホール、１９はバイ
アス配線、２０は信号線、２１はスイッチＴＦＴＳＤ電
極、３０は保護層、３１は有機樹脂層、３２は蛍光体層
である。なお、図１３〜図１５におけるスイッチＴＦＴ
駆動配線１３、バイアス配線１９、信号線２０は、図１
２におけるスイッチＴＦＴの駆動配線３、バイアス配線
５、信号線４にそれぞれ対応する。

【００８２】本実施形態では、スイッチＴＦＴ駆動配線
１３とバイアス配線１９との交差部、及びスイッチＴＦ
Ｔ駆動配線１３と信号線２０との交差部は、第１の絶縁
膜１４、半導体層１５、第２の絶縁膜１６を介して構成
されている。この結果、信号線の寄生容量であるＣ２容
量を１５〜２０％程度低減でき、ＩＣノイズ、信号線ノ
イズを単独で低減できる。

【００８３】また、スイッチＴＦＴ部の半導体層１５、
特にスイッチＴＦＴ ＳＤ電極２１下の半導体層１５が
薄膜化されているため、従来、スイッチＴＦＴ ＳＤ電
極下に形成される直列抵抗がＯＮ抵抗を増大させていた
が、スイッチＴＦＴ ＳＤ電極下の半導体層１５が薄膜
化されることにより、ＴＦＴ転送能力を向上でき、小型
ＴＦＴの実現が可能となる。概略ではあるが、Ｗ／Ｌで
半分に縮小可能である。このことは、ＰＤ部の開口率を
向上でき、一方、信号変換素子の半導体層１５を厚膜化
できるため、信号成分を大きく改善できる。

【００８４】更に、後述する製造方法からも明かな様に
スイッチＴＦＴのチャネル部が、真空を破らず形成され
るため、従来のエッチングにより形成されるスイッチＴ
ＦＴに比較して、ＴＦＴ特性、即ち、閾値電圧、ＯＮ、
ＯＦＦ抵抗の均一性を向上できる。例えば、閾値電圧の
バラツキが±１．５Ｖ以上あったものが±１．０Ｖ程度
に改善でき、その結果、ＯＮ／ＯＦＦ電圧のマージンを
低減でき、低消費電力化が可能となる。

【００８５】次に、本実施形態の製造方法を図１３〜図
１５、図１６〜図１７を参照して説明する。図１６〜図
１７は１画素の構成を示す。本実施形態では、以下の工
程で製造を行う。

【００８６】（１）まず、ガラス基板１０上に第１の金
属層として、Ａｌ−Ｎｄ薄膜２５００Å、Ｍｏ薄膜３０
０Åの積層膜をスパッター装置により成膜する。

【００８７】（２）ウエットエッチングを用いたフォト
リソグラフィー法によりスイッチＴＦＴ駆動配線１３、
スイッチＴＦＴ電極１２、及びＭＩＳ型ＰＤ部の下電極
１１をパターン形成する。図１６（ａ）はこの場合の模
式的平面図を示す。

【００８８】（３）第１の絶縁膜１４としてＳｉＮ層、
半導体層１５としてａ−Ｓｉ膜、第１の絶縁膜１６とし
てＳｉＮ層をプラズマＣＶＤ装置により夫々２５００
Å、８０００Å、２０００Å成膜する。

【００８９】（４）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法によりスイッチＴＦＴのチャネル部４
１、及びスイッチＴＦＴ駆動配線１３とバイアス配線１
９の交差部４２、及びＭＩＳ型ＰＤ部の下電極１１とバ
イアス配線１９の交差部４３、及び２０信号線とスイッ
チＴＦＴ駆動配線１３の交差部４５以外の第２の絶縁膜
を除去する。図１６（ｂ）はこの場合の模式的平面図を
示す。

【００９０】（５）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法により、スイッチＴＦＴ ＳＤ電極２
１を包括した領域４８の半導体層１５を５０００Å程度
除去する。図１６（ｃ）はこの場合の模式的平面図を示
す。この時、（４）の工程と（５）の工程を入れ替える
事が可能である。このように工程を入れ替えると、最初
の（５）の工程では島状領域４８の第２の絶縁膜を除去
し、次の（４）の工程で各交差部４２、４３、４５以外
の第２の絶縁膜と島状領域４８のａ−Ｓｉ層を除去する
事になる。

【００９１】（６）オーミックコンタクト層１７とし
て、ｎ⁺層をプラズマCVD装置により１０００Å成膜す
る。

【００９２】（７）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法によりコンタクトホール１８を形成す
る。図１６（ｄ）はこの場合の模式的平面図を示す。こ
の時、コンタクトホール１８は、良好なテーパー形状を
実現するため、（４）の工程で第２の絶縁膜を除去し、
（５）の工程でａ−Ｓｉ層の一部を除去し、結局、第１
の絶縁膜、薄膜化されたａ−Ｓｉ層、ｎ⁺層をエッチン
グする。

【００９３】（８）第２の金属層として、Ｍｏ薄膜５０
０Å、Ａｌ薄膜１μｍ、Ｍｏ薄膜３００Åをスパッター
装置により成膜する。

【００９４】（９）ウエットエッチングを用いたフォト
リソグラフィー法により、バイアス配線１９をパターン
形成する。図１７（ａ）はこの場合の模式的平面図を示
す。この時、レジストパターンは、同時にスイッチＴＦ
Ｔ ＳＤ電極２１、及び信号線２０が形成される領域
は、夫々のパターンを包括する島状領域４６として残
す。

【００９５】（１０）再度、ウエットエッチングを用い
たフォトリソグラフィー法により、スイッチＴＦＴ Ｓ
Ｄ電極２１、信号線２０をパターン形成する。引き続い
て、同一レジストパターンでＲＩＥを用いてｎ⁺膜を除
去する。図１７（ｂ）はこの場合の模式的平面図を示
す。この時、レジストパターンは、同時にＭＩＳ型ＰＤ
部の上電極となる領域、及びバイアス線１９を包括する
島状領域４７として残す。なお、（９）の工程と（１
０）の工程は、単純に入れ替えることが可能である。

【００９６】（１１）ＲＩＥ或いはＣＤＥを用いたフォ
トリソグラフィー法により、第１の絶縁膜１４、ａ−Ｓ
ｉ層を除去し、素子間分離を行う。図１７（ｃ）はこの
場合の模式的平面図を示す。この時、第１の絶縁膜１４
は必ずしも除去する必要はなく、ａ−Ｓｉ膜のみを除去
するだけでも十分である。

【００９７】（１２）保護層３０として、ＳｉＮ膜２５
００ÅをプラズマＣＶＤ装置により成膜する。

【００９８】（１３）ＲＩＥ或いはＣＤＥを用いたフォ
トリソグラフィー法により、配線引き出し部等を露出さ
せる。

【００９９】（１４）蛍光体層３２を接着剤（有機樹脂
層３１）等で張り合わせる。以上により本実施形態の放
射線検出装置が完成する。

【０１００】（第５の実施形態）次に、本発明の第５の
実施形態について説明する。第５の実施形態では、第４
の実施形態の製造方法を簡略化することが可能な形態に
ついて説明する。具体的には、第４の実施形態の（４）
の工程と（５）の工程を同時に処理する事により製造工
程を簡略化することが可能である。図１８は本実施形態
の模式的平面図を示す。なお、図１８は１画素の構成を
示す。図中１はＭＩＳ型ＰＤ部、２はスイッチＴＦＴ
部、３はスイッチＴＦＴの駆動配線、４は信号線、５は
バイアス配線である。

【０１０１】図１９は図１８のＡ−Ａ線における模式的
断面図を示す。図中、１０はガラス基板（絶縁基板）、
１１はＭＩＳ型ＰＤ部の下電極、１２はスイッチＴＦＴ
ゲート電極、１３はスイッチＴＦＴ駆動配線、１４は第
１の絶縁膜、１５は半導体層、１６は第２の絶縁膜、１
７はオーミックコンタクト層、１８はコンタクトホー
ル、１９はバイアス配線、２０は信号線、２１はスイッ
チＴＦＴ ＳＤ電極、３０は保護層、３１は有機樹脂
層、３２は蛍光体層である。なお、図１９におけるスイ
ッチＴＦＴ駆動配線１３、バイアス配線１９、信号線２
０は、図１８におけるスイッチＴＦＴの駆動配線３、バ
イアス配線５、信号線４にそれぞれ対応する。

【０１０２】ここで、図１９から明らかなようにスイッ
チＴＦＴのチャネル部において、第２の絶縁膜１６と半
導体層１５の一部が、第４の実施形態の図１３に示すよ
うに段差を有しておらず、同一マスクを用いて同一工程
でエッチングされた形状を示している。これは、チャネ
ル長を微細化する上では、望ましい構造である。即ち、
マスクの重ね合せ精度に必要なマージンが削除できるた
めである。

【０１０３】次に、本実施形態の製造方法について説明
する。まず、（１）の工程から（３）の工程は第４の実
施形態と同様である。その後、ＲＩＥ或いはＣＤＥを用
いたフォトリソグラフィー法により、スイッチＴＦＴ駆
動配線１３とバイアス配線１９の交差部４２、及びＭＩ
Ｓ型ＰＤ部の下電極１１とバイアス配線１９の交差部４
３、及び信号線２０とスイッチＴＦＴ駆動配線１３の交
差部４５以外の第２の絶縁膜を除去すると共に、スイッ
チＴＦＴ ＳＤ電極２１を包括した島状領域４８の半導
体層１５を５０００Å程度除去する。

【０１０４】図２０はこの場合の１画素の模式的平面図
を示す。また、図２１は図２０のＡ−Ａ線における模式
的断面図を示す。なお、図２１はRIE或いはCDE加工時の
様子を示す。図中、５１はレジストである。レジスト５
１としてはハーフトーンマスク或いはそれに類似したマ
スクが用いられ、膜厚Ｔ１、Ｔ２部を形成する。ドライ
エッチング中にレジストがＴ２分の膜減りを起こすと、
該当部分がエッチングし始める。

【０１０５】即ち、膜厚Ｔ２部の第２の絶縁膜を除去す
る間に、レジスト開口部はＴ２膜減り相当の時間でａ−
Ｓｉ層がエッチングされる事になる。そこで、Ｔ２膜厚
をエッチング条件に合せて選択する事により所望のａ−
Ｓｉ層の除去膜厚を設計できる。その後、第４の実施形
態の（６）の工程に戻り、以降は第４の実施形態と同様
の処理を行う。この結果、第４の実施形態の（４）の工
程と（５）の工程が一括処理で実現可能となり、工程数
を削減でき、それに伴い歩留りを向上でき、低価格化を
も達成できる。

【０１０６】（第６の実施形態）次に、本発明の第６の
実施形態について説明する。第６の実施形態では、更
に、感度向上を実現可能なＭＩＳ型ＰＤを用いた放射線
検出装置について説明する。図２２は本実施形態の模式
的平面図である。図２２は１画素の構成を示す。図中１
はＭＩＳ型ＰＤ部、２はスイッチＴＦＴ部、３はスイッ
チＴＦＴの駆動配線、４は信号線、５はバイアス配線で
ある。

【０１０７】図２３は図２２のＡ−Ａ線における模式的
断面図を示す。図中１０はガラス基板（絶縁基板）、１
１はＭＩＳ型ＰＤ部の下電極、１２はスイッチＴＦＴゲ
ート電極、１４は第１の絶縁膜、１５は半導体層、１７
はオーミックコンタクト層、１８はコンタクトホール、
１９はバイアス配線、２０は信号線、２１はスイッチＴ
ＦＴ ＳＤ電極、２２は透明導電膜、３０は保護層、３
１は有機樹脂層、３２は蛍光体層である。なお、図２３
におけるバイアス配線１９、信号線２０、図２２におけ
るバイアス配線５、信号線４にそれぞれ対応する。

【０１０８】本実施形態では、スイッチＴＦＴ駆動配線
１３とバイアス配線１９との交差部、及びスイッチＴＦ
Ｔ駆動配線１３と信号線２０との交差部は、第４の実施
形態と同様に第１の絶縁膜１４、半導体層１５、第２の
絶縁膜１６を介して構成されている。この結果、信号線
の寄生容量であるＣ２容量を１５〜２０％程度低減で
き、ＩＣノイズ、信号線ノイズを単独で低減できる。

【０１０９】また、透明導電膜２２をオーミックコンタ
クト層１７上に形成しているので、オーミックコンタク
ト層１７の機能であるホールブロッキング機能と電極機
能を、夫々、ｎ⁺膜と透明導電膜２２に機能分離するこ
とができる。そのため、ｎ⁺膜を薄膜化することが可能
となり、オーミックコンタクト層１７での光吸収を低減
でき、信号成分の１０％以上の向上、即ち、感度の向上
を達成することができる。

【０１１０】また、スイッチＴＦＴ部の半導体層１５、
特に、スイッチＴＦＴ ＳＤ電極２１下の半導体層１５
が薄膜化されているため、従来、スイッチＴＦＴ ＳＤ
電極下に形成される直列抵抗がＯＮ抵抗を増大させてい
たが、スイッチＴＦＴ ＳＤ電極下の半導体層１５が薄
膜化されることにより、ＴＦＴ転送能力を向上でき、小
型ＴＦＴの実現が可能となる。概略ではあるが、Ｗ／Ｌ
で半分に縮小可能である。このことは、ＰＤ部の開口率
を向上でき、一方、信号変換素子の半導体層を厚膜化す
ることができるため、信号成分を大きく改善できる。

【０１１１】更に、スイッチＴＦＴのチャネル部が、真
空を破らず形成されるため、従来のエッチングにより形
成されるＴＦＴに比較して、ＴＦＴ特性、即ち、閾値電
圧、ＯＮ、ＯＦＦ抵抗の均一性を向上できる。例えば、
閾値電圧のバラツキが±１．５Ｖ以上あったものが、±
１．０Ｖ程度に改善でき、その結果、ＯＮ／ＯＦＦ電圧
のマージンを低減でき、低消費電力化が可能となる。

【０１１２】次に、本実施形態の製造方法を図２３、図
２４、図１６〜図１７を参照して説明する。本実施形態
では、以下の工程で製造を行う。

【０１１３】（１）まず、ガラス基板１０上に第１の金
属層として、Ａｌ−Ｎｄ薄膜２５００Å、Ｍｏ薄膜３０
０Åの積層膜をスパッター装置により成膜する。

【０１１４】（２）ウエットエッチングを用いたフォト
リソグラフィー法により、スイッチＴＦＴ駆動配線１
３、スイッチＴＦＴゲート電極１２、及びＭＩＳ型ＰＤ
部の下電極１１をパターン形成する（図１６（ａ）参
照）。

【０１１５】（３）第１の絶縁膜１４としてＳｉＮ層、
半導体層１５としてａ−Ｓｉ膜、第２の絶縁膜１６とし
てＳｉＮ層をプラズマCVD装置により、夫々２５００
Å、８０００Å、２０００Å成膜する。

【０１１６】（４）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法により、スイッチＴＦＴのチャネル部
４１、及びスイッチＴＦＴ駆動配線１３とバイアス配線
１９の交差部４２、及びＭＩＳ型ＰＤ部の下電極１１と
バイアス配線１９の交差部４３、及び信号線２０とスイ
ッチＴＦＴ駆動配線１３の交差部４５以外の第２の絶縁
膜を除去する（図１６（ｂ）参照）。

【０１１７】（５）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法により、スイッチＴＦＴ ＳＤ電極２
１を包括した領域４８の半導体層１５を５００Å程度除
去する（図１６（ｃ）参照）。この時、（４）の工程と
（５）の工程を入れ替えてもよい。このように工程を入
れ替えると、最初の（５）の工程で島状領域４８の第２
の絶縁膜を除去し、次の（４）の工程で各交差部４２、
４３、４５以外の第２の絶縁膜と島状領域４８のａ−Ｓ
ｉ層を除去する事になる。

【０１１８】（６）オーミックコンタクト層１７とし
て、ｎ⁺層をプラズマＣＶＤ装置により３００Å成膜す
る。

【０１１９】（７）ＲＩＥ或いはＣＤＥを用いたフォト
リソグラフィー法によりコンタクトホール１８を形成す
る（図１６（ｄ）参照）。この時、コンタクトホール１
８は、良好なテーパー形状を実現するため、（４）の工
程で第２の絶縁膜を除去し、（５）の工程でａ−Ｓｉ層
の一部を除去し、結局、第１の絶縁膜、薄膜化されたａ
−Ｓｉ層、n+層をエッチングする。

【０１２０】（８）第２の金属層として、Ｍｏ薄膜５０
０Å、Ａｌ薄膜１μｍ、Ｍｏ薄膜３００Åをスパッター
装置により成膜する。

【０１２１】（９）ウエットエッチングを用いたフォト
リソグラフィー法により、バイアス配線１９をパターン
形成する（図１７（ａ）参照）。この時、レジストパタ
ーンは、同時にスイッチＴＦＴ ＳＤ電極２１及び信号
線２０が形成される領域は夫々のパターンを包括する島
状領域４６として残す。

【０１２２】（１０）ＭＩＳ型ＰＤ部の上部電極とし
て、ＩＴＯ薄膜４００Åをスパッター装置により成膜す
る。

【０１２３】（１１）ウエットエッチングを用いたフォ
トリソグラフィー法により、ＭＩＳ型ＰＤ部の透明導電
膜（上部電極）２２を形成する。図２４はこの場合の模
式的平面図を示す。

【０１２４】（１２）再度、ウエットエッチングを用い
たフォトリソグラフィー法により、スイッチＴＦＴ Ｓ
Ｄ電極２１、信号線２０をパターン形成する。引き続い
て、同一レジストパターンでＲＩＥを用いてｎ⁺膜を除
去する（図１７（ｂ）参照）。この時、レジストパター
ンは、同時にＭＩＳ型ＰＤの上電極となる領域及びバイ
アス線１９を包括する領域を島状領域４７として残す。

【０１２５】（１３）ＲＩＥ或いはＣＤＥを用いたフォ
トリソグラフィー法により、第１の絶縁膜、ａ−Ｓｉ膜
を除去し、素子間分離を行う（図１７（ｃ）参照）。こ
の時、第１の絶縁膜は必ずしも除去する必要はなく、ａ
−Ｓｉ膜のみを除去するだけでも十分である。

【０１２６】（１４）保護層３０として、ＳｉＮ膜２５
００ÅをプラズマＣＶＤ装置により成膜する。

【０１２７】（１５）ＲＩＥ或いはＣＤＥを用いたフォ
トリソグラフィー法により、配線引き出し部等を露出さ
せる。

【０１２８】（１６）蛍光体層３２を接着剤（有機樹脂
層３１）等で張り合わせる。以上により本実施形態の放
射線検出装置が完成する。

【０１２９】なお、本実施形態の製造方法は、以下のよ
うな様々な変形が可能である。例えば、（９）の工程に
引き続いて（１２）の工程、（１０）の工程、（１１）
の工程の順に入れ替えることが原理的に可能である。ま
た、この際、上述の順序において（９）の工程と（１
２）の工程を入れ替えることも可能である。

【０１３０】更に、（７）の工程に引き続いて（１０）
の工程、（１１）の工程、（８）の工程、（９）の工
程、（１２）の工程の順にも入れ替えることもでき、こ
の時、同様に（９）の工程と（１２）の工程を入れ替え
ることも可能である。また、（６）の工程に引き続い
て、（１０）の工程、（１１）の工程、更に、（７）の
工程、（８）の工程、（９）の工程、（１２）の工程の
順に入れ替えることもでき、この時、同様に（９）の工
程と（１２）の工程を入れ替えることも可能である。

【０１３１】また、（８）の工程に引き続いて（９）の
工程のバイアス配線１９の形成と、（１２）の工程のス
イッチＴＦＴ ＳＤ電極２１の形成、信号線２０の形成
を一度に行い、その後、スイッチＴＦＴのチャネル部の
ｎ⁺膜を除去し、その後、（１０）の工程と（１１）の
工程を流動させる事により、同様に製造可能である。こ
の時、（１０）の工程、（１１）の工程は、（８）の工
程の前に処理する事も可能である。

【０１３２】上述の様に本実施形態は、製造装置及び製
造プロセスの個性を考慮して、工程入れ替え等の変更が
可能である。

【０１３３】

【発明の効果】以上説明したように本発明によれば、信
号線とスイッチＴＦＴ駆動配線との配線交差部を第１の
絶縁層、半導体層、第２の絶縁層の積層構造とすること
により、配線交差部で形成される寄生容量を低減でき、
信号線ノイズ、ＩＣノイズを低減できる。更にｎ⁺膜の
機能であるホールブロッキング機能と電極機能を、夫
々、ｎ⁺膜と透明導電膜に機能分離することにより、ｎ⁺
膜を薄膜化でき、光入射効率を向上できる。即ち、信号
成分、ノイズ成分を夫々に影響を与えることなく、単独
で向上でき、感度の向上を達成できる。

【０１３４】また、ＭＩＳ型ＰＤとスイッチＴＦＴを第
１の絶縁層、半導体層、第２の絶縁層の積層構造から、
簡便に製造可能であり、特に、ＭＩＳ型ＰＤの半導体層
とスイッチＴＦＴの半導体層の膜厚をＰＤ部は厚膜化で
き、ＴＦＴ部は薄膜化できるため、高感度なＦＰＤを実
現できる。更に、スイッチＴＦＴは、チャネル部を安定
に製造できるため、低価格、高歩留まり、更には、低消
費電力化ＦＰＤの実現と言った効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す模式的平面図で
ある。

【図２】図１のＡ−Ａ線における模式的断面図である。

【図３】図１のＢ−Ｂ線における模式的断面図である。

【図４】図１のＣ−Ｃ線における模式的断面図である。

【図５】図１の実施形態の製造方法を説明する図であ
る。

【図６】図１の実施形態の製造方法を説明する図であ
る。

【図７】本発明の第２の実施形態の製造方法を説明する
ための図である。

【図８】図６のＡ−Ａ線における模式的断面図である。

【図９】本発明の第３の実施形態を示す模式的平面図で
ある。

【図１０】図９のＡ−Ａ線における模式的断面図であ
る。

【図１１】第３の実施形態の製造方法を説明するための
図である。

【図１２】本発明の第４の実施形態を示す模式的平面図
である。

【図１３】図１２のＡ−Ａ線における模式的断面図であ
る。

【図１４】図１２のＢ−Ｂ線における模式的断面図であ
る。

【図１５】図１２のＣ−Ｃ線における模式的断面図であ
る。

【図１６】第４の実施形態の製造方法を説明する図であ
る。

【図１７】第４の実施形態の製造方法を説明する図であ
る。

【図１８】本発明の第５の実施形態を示す模式的平面図
である。

【図１９】図１８のＡ−Ａ線における模式的断面図であ
る。

【図２０】第５の実施形態の製造方法を説明するための
図である。

【図２１】図２０のＡ−Ａ線における模式的断面図であ
る。

【図２２】本発明の第６の実施形態を示す模式的断面図
である。

【図２３】図２２のＡ−Ａ線における模式的断面図であ
る。

【図２４】第６の実施形態の製造方法を説明するための
図である。

【図２５】従来のＦＰＤを示す等価回路図である。

【図２６】従来のＭＩＳ型ＰＤを用いた場合の１画素の
模式的平面図である。

【図２７】図２６の模式的断面図である。

【図２８】従来のＭＩＳ型ＰＤを用いた場合の１ビット
の等価回路図である。

【符号の説明】

１ ＭＩＳ型ＰＤ部 ２ スイッチＴＦＴ部 ３ スイッチＴＦＴの駆動配線 ４ 信号線 ５ バイアス配線 １０ ガラス基板 １１ ＭＩＳ型ＰＤの下電極 １２ スイッチＴＦＴゲート電極 １３ スイッチＴＦＴ駆動配線 １４ 第１の絶縁膜 １５ 半導体層 １６ 第２の絶縁層 １７ オーミックコンタクト層 １８ コンタクトホール １９ バイアス配線 ２０ 信号線、 ２１ スイッチＴＦＴ ＳＤ電極 ２２ 透明導電膜 ３０ 保護層 ３１ 有機樹脂層 ３２ 蛍光体層 ４１ スイッチＴＦＴチャネル部 ４２ スイッチＴＦＴ駆動配線とバイアス配線の交差
部 ４３ ＭＩＳ型ＰＤの下電極とバイアス配線の交差部 ４４ 信号線部 ４５ 信号線とスイッチＴＦＴ駆動配線の交差部 ４６ スイッチＴＦＴ ＳＤ電極と信号線の領域 ４７ バイアス配線とＭＩＳ型ＰＤの上電極部の領域 ４８ スイッチＴＦＴ ＳＤ電極の領域 ５１ レジスト １０１ 光電変換素子部 １０２ スイッチＴＦＴ部 １０３ スイッチＴＦＴ駆動配線 １０４ 信号線 １０５ バイアス配線 １０６ 信号処理回路 １０７ ＴＦＴ駆動回路 １０８ Ａ／Ｄ変換部 Ｃ１ ＭＩＳ型ＰＤの合成容量 Ｃ２ 信号線に形成される寄生容量 Ｖｓ センサバイアス電位 Ｖｒ センサリセット電位 ＳＷ１ ＭＩＳ型ＰＤのＶｓ／Ｖｒ切り替えスイッチ ＳＷ２ 転送ＴＦＴのＯＮ／ＯＦＦ切り替えスイッチ ＳＷ３ 信号線リセットスイッチ Ｖｏｕｔ 出力電圧 Ｖｔ 電位差 Ｔ１、Ｔ２ レジスト膜厚

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/09 Ｈ０１Ｌ 31/10 Ａ ５Ｆ１１０ 31/10 31/00 Ａ Ｈ０４Ｎ 5/32 29/78 ６１２Ｄ 5/335 Ｆターム(参考） 2G088 EE01 EE29 FF02 FF04 GG19 JJ05 JJ32 JJ33 JJ37 LL11 LL12 LL15 4M118 AB01 BA05 CA02 FB03 FB13 FB16 5C024 AX12 AX16 CX03 CY47 GX03 5F049 MA01 MB05 NA01 NA04 NA15 NB05 RA04 RA08 SS01 SZ20 UA01 UA07 UA14 WA07 5F088 AA01 AB05 BA01 BA03 BB03 BB07 EA04 EA08 EA14 EA16 GA02 HA15 HA20 KA03 KA08 KA10 LA07 5F110 AA30 BB09 CC07 DD02 EE04 EE06 EE14 FF03 FF30 GG02 GG15 GG24 GG45 HK03 HK04 HK09 HK22 HK33 HK35 NN04 NN24 NN35 NN71

Claims (7)

【特許請求の範囲】
1. 【請求項１】 放射線信号を可視光に変換する蛍光体
   と、前記可視光を電気信号に変換する光電変換素子と、
   前記光電変換素子の信号を読み出すスイッチＴＦＴとを
   有する放射線検出装置において、前記信号変換素子及び
   スイッチＴＦＴは、夫々同一部材の電極層、第１の絶縁
   層、半導体層、オーミックコンタクト層で構成され、且
   つ、前記光電変換素子のバイアス配線と前記スイッチＴ
   ＦＴの駆動配線の配線交差部、或いは、前記スイッチＴ
   ＦＴの駆動配線と信号線の配線交差部は、少なくとも、
   前記第１の絶縁層、半導体層、第２の絶縁層を介して構
   成されており、前記光電変換素子の半導体層とスイッチ
   ＴＦＴの少なくともソース・ドレイン電極部の半導体層
   は、異なる膜厚で構成されていることを特徴とする放射
   線検出装置。
2. 【請求項２】 前記スイッチＴＦＴのソース・ドレイン
   電極部の半導体層と、前記スイッチＴＦＴのチャネル部
   の半導体層及び前記光電変換素子の半導体層は、異なる
   膜厚で構成されていることを特徴とする請求項１に記載
   の放射線検出装置。
3. 【請求項３】 前記光電変換素子の半導体層の膜厚は、
   前記スイッチＴＦＴのソース・ドレイン電極部の膜厚よ
   りも厚く形成されていることを特徴とする請求項１に記
   載の放射線検出装置。
4. 【請求項４】 前記スイッチＴＦＴのチャネル部の半導
   体層及び前記光電変換素子の半導体層の膜厚は、前記ス
   イッチＴＦＴのソース・ドレイン電極部の半導体層の膜
   厚よりも厚く形成されていることを特徴とする請求項２
   に記載の放射線検出装置。
5. 【請求項５】 放射線信号を可視光に変換する蛍光体
   と、前記可視光を電気信号に変換する光電変換素子と、
   前記光電変換素子の信号を読み出すスイッチＴＦＴとを
   有する放射線検出装置の製造方法において、 （１）絶縁基板上に第１の金属層により前記光電変換素
   子の下電極、前記スイッチＴＦＴのゲート電極、前記ス
   イッチＴＦＴの駆動配線を形成する工程と、 （２）第１の絶縁層、半導体層、第２の絶縁層を順次積
   層する工程と、 （３）前記光電変換素子部の第２の絶縁層を除去し、前
   記スイッチＴＦＴの少なくともソース・ドレイン部の第
   ２の絶縁層及び半導体層の一部を除去する工程と、 （４）ｎ⁺型半導体層を積層する工程と、 （５）第２の金属層により前記光電変換素子のバイアス
   配線及び前記スイッチＴＦＴのソース・ドレイン電極及
   び信号線を形成する工程と、を含むことを特徴とする放
   射線検出装置の製造方法。
6. 【請求項６】 前記（３）の工程において、前記スイッ
   チＴＦＴの少なくともソース・ドレイン部の半導体層の
   除去厚みは、前記光電変換素子部のレジスト膜厚を薄膜
   化することで制御し、前記第２の絶縁層のみを除去する
   部分と、前記第２の絶縁層と前記半導体層の一部を除去
   する部分を同時に加工することを特徴とする請求項５に
   記載の放射線検出装置の製造方法。
7. 【請求項７】 前記（５）の工程において、更に、前記
   光電変換素子部に透明電極を形成することを特徴とする
   請求項５に記載の放射線検出装置の製造方法。