JP2010016282A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010016282A JP2010016282A JP2008176779A JP2008176779A JP2010016282A JP 2010016282 A JP2010016282 A JP 2010016282A JP 2008176779 A JP2008176779 A JP 2008176779A JP 2008176779 A JP2008176779 A JP 2008176779A JP 2010016282 A JP2010016282 A JP 2010016282A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion region
- gate electrode
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims abstract description 158
- 238000009792 diffusion process Methods 0.000 claims abstract description 151
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 56
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 32
- 229910052814 silicon oxide Inorganic materials 0.000 description 32
- 238000002955 isolation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置100は、シリコン基板101の上部に設けられたゲート電極115と、ゲート電極115の異なる側方においてシリコン基板101に設けられた第一不純物拡散領域103および第二不純物拡散領域105とを有するMOSFET110を含む。MOSFET110は、第一不純物拡散領域103の上部にエクステンション領域107を有するとともに第二不純物拡散領域105の上部にエクステンション領域107を有さず、第一不純物拡散領域103上に第一シリサイド層109を有するとともに、ゲート電極115側端部の近傍において第二不純物拡散領域105上にシリサイド層を有しない。
【選択図】図1
Description
特許文献1には、サイドウォール部が、酸化膜/窒化膜/酸化膜から構成され、さらにその外側にサイドスペーサ形状のコントロールゲートが配置されたトランジスタが記載されている。このトランジスタは、ドレイン端においてエクステンションが注入されていない構造となっている。
ところが、本発明者が非対称トランジスタのソース/ドレイン領域のシリサイド化について検討したところ、エクステンションをソース/ドレイン領域のうちの一方にのみ設けた場合、エクステンション領域を有さない領域で、接合リークが生じる懸念があることが見出された。
シリコン基板の上部に設けられた第一ゲート電極と、前記第一ゲート電極の異なる側方において前記シリコン基板に設けられた第一および第二不純物拡散領域と、を有する第一電界効果トランジスタを含み、
前記第一電界効果トランジスタは、前記第一不純物拡散領域の上部にエクステンション領域を有するとともに前記第二不純物拡散領域の上部にエクステンション領域を有さず、
前記第一不純物拡散領域上に第一シリサイド層を有するとともに、前記第一ゲート電極側端部の近傍において前記第二不純物拡散領域上にシリサイド層を有しない、半導体装置が提供される。
シリコン基板の上部に第一ゲート電極を形成する工程と、
前記第一ゲート電極の一側方に選択的に第一導電型の不純物をイオン注入してエクステンション領域を形成する工程と、
前記第一ゲート電極の周囲の前記シリコン基板に、前記第一導電型の不純物を注入して、前記一側方に第一不純物拡散領域を形成するとともに、前記第一ゲート電極を挟んで前記第一不純物拡散領域と対向する第二不純物拡散領域を形成する工程と、
前記第一ゲート電極側端部の近傍において、前記第二不純物拡散領域の上部を覆う絶縁膜を形成する工程と、
前記絶縁膜が設けられた前記シリコン基板の素子形成面に金属膜を形成し、前記金属膜中の金属と前記シリコン基板中のシリコンとを反応させて、前記第一不純物拡散領域の上部に第一シリサイド層を形成する工程と、
を含む、半導体装置の製造方法が提供される。
図1は、本実施形態における半導体装置の構成を示す断面図である。図1に示した半導体装置100は、シリコン基板101の上部に設けられた第一ゲート電極(ゲート電極115)およびゲート電極115の異なる側方においてシリコン基板101に設けられた第一および第二不純物拡散領域(第一不純物拡散領域103、第二不純物拡散領域105)を有する第一電界効果トランジスタ(MOSFET110)を含む。
また、MOSFET110は、第一不純物拡散領域103上に、第一シリサイド層109を有する。一方、第二不純物拡散領域105については、ゲート電極115の側端部の近傍において第二不純物拡散領域105上にシリサイド層を有しない。つまり、ゲート電極115の側端部におけるシリコン基板101は、エクステンション領域107が設けられた領域について選択的にシリサイド化されている。
MOSFET110は、たとえば不揮発性メモリを構成するMOSFETとして好適に用いることができる。
ステップ11:シリコン基板101の上部に第一ゲート電極(ゲート電極115)を形成する工程、
ステップ12:ゲート電極115の一側方に選択的に第一導電型の不純物をイオン注入してエクステンション領域107を形成する工程
ステップ13:ゲート電極115の周囲のシリコン基板101に、第一導電型の不純物を注入して、上記一側方に第一不純物拡散領域103を形成するとともに、ゲート電極115を挟んで第一不純物拡散領域103と対向する第二不純物拡散領域105を形成する工程、
ステップ14:ゲート電極115側端部の近傍において、第二不純物拡散領域105の上部を覆う絶縁膜(シリコン酸化膜123)を形成する工程、および
ステップ15:シリコン酸化膜123が設けられたシリコン基板101の素子形成面に金属膜を形成し、当該金属膜中の金属とシリコン基板101中のシリコンとを反応させて、第一不純物拡散領域103の上部に第一シリサイド層109を形成する工程。
本実施形態においては、ソース/ドレイン領域として機能する第一不純物拡散領域103および第二不純物拡散領域105のうち、第一不純物拡散領域103の側にのみエクステンション領域107を設けるとともに、エクステンション領域107を有しない第二不純物拡散領域105については、そのゲート電極115側端部をシリサイド化しない。
図4(a)および図4(b)は、図1に示したMOSFETをシリコン基板101に2つ隣接して設けた例を示す図である。図4(a)は、本実施形態における半導体装置の構成を示す平面図であり、図4(b)は、図4(a)のゲート長方向の断面図である。
図6(a)および図6(b)は、本実施形態における半導体装置の構成を示す平面図である。図6(a)および図6(b)に示した半導体装置の基本構成は、図4(a)および図4(b)を参照して前述した装置と同様であるが、2つの第二不純物拡散領域105がいずれもシリコン酸化膜123の形成領域から延出しており、各延出部がシリサイド化され、それぞれのシリサイドの上部に接して導電性の接続プラグ121が設けられている点が異なる。
図7(a)および図7(b)は、本実施形態における半導体装置の構成を示す図である。図7(a)は、半導体装置の構成を示す平面図であり、図7(b)は図7(a)のゲート長方向の断面図である。
また、第二不純物拡散領域105を共通のソース領域とすることにより、たとえば不揮発性メモリを構成するトランジスタにより好適に用いることができる。
図9に示した半導体装置の基本構成は図7(a)と同様であるが、第二不純物拡散領域105がゲート幅方向に延出しており、延出部の一部がシリコン酸化膜123に覆われておらず、シリコン酸化膜123に覆われていない領域が第二シリサイド層125となっており、第二シリサイド層125に接して接続プラグ121が設けられている。
このようにすれば、図7(a)に示した構成の場合に得られる作用効果に加えて、さらに、第二不純物拡散領域105におけるコンタクト抵抗の増加を抑制することができる。
図9に示した半導体装置において、非対称MOSFETの対をゲート幅方向に複数一列に配置してもよい。図10は、このような半導体装置の構成を示す平面図である。
具体的には、第一ゲート電極115aを形成する工程(ステップ11)において、シリコン基板101の上部に第一ゲート電極115aに隣接する第二ゲート電極115bを形成する。
たとえば、以上の実施形態においては、第一不純物拡散領域103(第一不純物拡散領域103a)および第三不純物拡散領域103bがドレイン領域であって第二不純物拡散領域105がソース領域である場合を例に説明したが、ソース領域とドレイン領域の配置が逆であってもよい。
101 シリコン基板
103 第一不純物拡散領域
103a 第一不純物拡散領域
103b 第三不純物拡散領域
105 第二不純物拡散領域
107 エクステンション領域
109 第一シリサイド層
109a 第一シリサイド層
109b 第三シリサイド層
110 MOSFET
110a 第一MOSFET
110b 第二MOSFET
111 素子分離領域
113 ゲート絶縁膜
115 ゲート電極
115a 第一ゲート電極
115b 第二ゲート電極
117 側壁絶縁膜
119 レジスト膜
120 トランジスタ対
121 接続プラグ
123 シリコン酸化膜
125 第二シリサイド層
Claims (7)
- シリコン基板の上部に設けられた第一ゲート電極と、前記第一ゲート電極の異なる側方において前記シリコン基板に設けられた第一および第二不純物拡散領域と、を有する第一電界効果トランジスタを含み、
前記第一電界効果トランジスタは、前記第一不純物拡散領域の上部にエクステンション領域を有するとともに前記第二不純物拡散領域の上部にエクステンション領域を有さず、
前記第一不純物拡散領域上に第一シリサイド層を有するとともに、前記第一ゲート電極側端部の近傍において前記第二不純物拡散領域上にシリサイド層を有しない、半導体装置。 - 請求項1に記載の半導体装置において、
前記第二不純物拡散領域と、前記第二不純物拡散領域を挟んで前記第一ゲート電極に隣接する第二ゲート電極と、前記第二ゲート電極を挟んで前記第二不純物拡散領域と隣接する第三不純物拡散領域と、を有する第二電界効果トランジスタを含み、
前記第二電界効果トランジスタは、前記第三不純物拡散領域の上部にエクステンション領域を有するとともに前記第二不純物拡散領域の上部にエクステンション領域を有さず、
前記第三不純物拡散領域上に第三シリサイド層を有するとともに、前記第二ゲート電極側端部の近傍において前記第二不純物拡散領域上にシリサイド層を有しない、半導体装置。 - 請求項2に記載の半導体装置において、
前記第一および第二電界効果トランジスタから構成されたトランジスタ対が複数設けられ、
複数の前記トランジスタ対は、前記第一および第二ゲート電極の延在方向に沿って一列に配置されるとともに前記第二不純物拡散領域が共通に設けられ、
前記第二不純物拡散領域が、絶縁膜の形成領域から前記第一ゲート電極のゲート幅方向に延出している延出部を有し、
前記延出部において、前記第二不純物拡散領域上に第二シリサイド層が設けられ、前記第二シリサイド層に接して導電性の接続プラグが設けられた、半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記第一不純物拡散領域が、前記第一電界効果トランジスタのドレイン領域であって、
前記第二不純物拡散領域が、前記第一電界効果トランジスタのソース領域である、半導体装置。 - シリコン基板の上部に第一ゲート電極を形成する工程と、
前記第一ゲート電極の一側方に選択的に第一導電型の不純物をイオン注入してエクステンション領域を形成する工程と、
前記第一ゲート電極の周囲の前記シリコン基板に、前記第一導電型の不純物を注入して、前記一側方に第一不純物拡散領域を形成するとともに、前記第一ゲート電極を挟んで前記第一不純物拡散領域と対向する第二不純物拡散領域を形成する工程と、
前記第一ゲート電極側端部の近傍において、前記第二不純物拡散領域の上部を覆う絶縁膜を形成する工程と、
前記絶縁膜が設けられた前記シリコン基板の素子形成面に金属膜を形成し、前記金属膜中の金属と前記シリコン基板中のシリコンとを反応させて、前記第一不純物拡散領域の上部に第一シリサイド層を形成する工程と、
を含む、半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
絶縁膜を形成する前記工程が、前記第二不純物拡散領域の上部の一部を覆う前記絶縁膜を形成する工程であって、
第一シリサイド層を形成する前記工程において、前記第二不純物領域の上部のうち、前記絶縁膜の非形成領域の上部に第二シリサイド層を形成し、
前記第二シリサイド層に接する導電性の接続プラグを形成する工程をさらに含む、半導体装置の製造方法。 - 請求項5または6に記載の半導体装置の製造方法において、
第一ゲート電極を形成する前記工程において、前記シリコン基板の上部に前記第一ゲート電極に隣接する第二ゲート電極を形成し、
エクステンション領域を形成する前記工程において、前記第一不純物拡散領域および第三不純物拡散領域の形成領域の上部に前記第一導電型の不純物をイオン注入してエクステンション領域を形成し、
第一および第二不純物拡散領域を形成する前記工程が、前記第一および第二ゲート電極に挟まれた前記第二不純物拡散領域と、前記第一ゲート電極を挟んで前記第二不純物拡散領域の反対側に位置する前記第一不純物拡散領域とを形成するとともに、前記第二ゲート電極を挟んで前記第二不純物拡散領域の反対側に位置する第三不純物拡散領域を形成する工程であって、
絶縁膜を形成する前記工程が、前記第一ゲート電極側端部の近傍と前記第二ゲート電極側端部の近傍とにおいて前記第二不純物拡散領域の上部を覆うとともに前記第二不純物拡散領域の一部を覆う前記絶縁膜を形成する工程であって、
第一シリサイド層を形成する前記工程において、前記第一および第三不純物拡散領域の上部に前記第一シリサイド層および第三シリサイド層を形成するとともに、前記第二不純物領域の上部のうち、前記絶縁膜の非形成領域の上部に前記第二シリサイド層を形成し、
前記第二シリサイド層に接する導電性の接続プラグを形成する工程をさらに含む、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008176779A JP5280121B2 (ja) | 2008-07-07 | 2008-07-07 | 半導体装置およびその製造方法 |
US12/458,196 US20100001352A1 (en) | 2008-07-07 | 2009-07-02 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008176779A JP5280121B2 (ja) | 2008-07-07 | 2008-07-07 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010016282A true JP2010016282A (ja) | 2010-01-21 |
JP5280121B2 JP5280121B2 (ja) | 2013-09-04 |
Family
ID=41463712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008176779A Expired - Fee Related JP5280121B2 (ja) | 2008-07-07 | 2008-07-07 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100001352A1 (ja) |
JP (1) | JP5280121B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10720517B2 (en) * | 2017-10-17 | 2020-07-21 | University Of Zagreb Faculty Of Electrical Engineering And Computing | Horizontal current bipolar transistor with floating field regions |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283329A (ja) * | 1994-04-08 | 1995-10-27 | Sony Corp | 半導体記憶装置及びその製造方法 |
JPH08213484A (ja) * | 1994-11-24 | 1996-08-20 | Nippondenso Co Ltd | 半導体装置およびその製造方法 |
JP2000174267A (ja) * | 1998-12-02 | 2000-06-23 | Nec Corp | Mis型半導体装置及びその製造方法 |
JP2001111022A (ja) * | 1999-08-05 | 2001-04-20 | Canon Inc | 光電変換装置およびその製造方法、画像情報処理装置 |
JP2004071959A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386134A (en) * | 1993-11-23 | 1995-01-31 | Vlsi Technology, Inc. | Asymmetric electro-static discharge transistors for increased electro-static discharge hardness |
JP3238820B2 (ja) * | 1994-02-18 | 2001-12-17 | 富士通株式会社 | 半導体装置 |
US5408115A (en) * | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
US6071778A (en) * | 1998-02-20 | 2000-06-06 | Stmicroelectronics S.R.L. | Memory device with a memory cell array in triple well, and related manufacturing process |
US6291325B1 (en) * | 1998-11-18 | 2001-09-18 | Sharp Laboratories Of America, Inc. | Asymmetric MOS channel structure with drain extension and method for same |
WO2004027877A1 (ja) * | 2002-09-19 | 2004-04-01 | Sharp Kabushiki Kaisha | 抵抗変化機能体およびその製造方法 |
KR20050069597A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 플래시 메모리 셀 및 그의 제조 방법 |
KR100645040B1 (ko) * | 2004-02-09 | 2006-11-10 | 삼성전자주식회사 | 소오스 스트래핑을 갖는 플래시 메모리 소자의 셀 어레이 |
US7242063B1 (en) * | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
JP2006054243A (ja) * | 2004-08-10 | 2006-02-23 | Nec Electronics Corp | 半導体記憶装置及びその製造方法 |
US6982216B1 (en) * | 2004-10-27 | 2006-01-03 | Sony Corporation | MOSFET having reduced parasitic resistance and method of forming same |
DE102005002739B4 (de) * | 2005-01-20 | 2010-11-25 | Infineon Technologies Ag | Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor |
US7585735B2 (en) * | 2005-02-01 | 2009-09-08 | Freescale Semiconductor, Inc. | Asymmetric spacers and asymmetric source/drain extension layers |
US7329937B2 (en) * | 2005-04-27 | 2008-02-12 | International Business Machines Corporation | Asymmetric field effect transistors (FETs) |
US7799644B2 (en) * | 2006-07-28 | 2010-09-21 | Freescale Semiconductor, Inc. | Transistor with asymmetry for data storage circuitry |
US7646046B2 (en) * | 2006-11-14 | 2010-01-12 | Infineon Technologies Ag | Field effect transistor with a fin structure |
US7776700B2 (en) * | 2007-01-04 | 2010-08-17 | Freescale Semiconductor, Inc. | LDMOS device and method |
US7816686B2 (en) * | 2007-06-12 | 2010-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming silicides with reduced tailing on silicon germanium and silicon |
US7915670B2 (en) * | 2007-07-16 | 2011-03-29 | International Business Machines Corporation | Asymmetric field effect transistor structure and method |
US7843016B2 (en) * | 2007-07-16 | 2010-11-30 | International Business Machines Corporation | Asymmetric field effect transistor structure and method |
JP2010027823A (ja) * | 2008-07-18 | 2010-02-04 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
-
2008
- 2008-07-07 JP JP2008176779A patent/JP5280121B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-02 US US12/458,196 patent/US20100001352A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283329A (ja) * | 1994-04-08 | 1995-10-27 | Sony Corp | 半導体記憶装置及びその製造方法 |
JPH08213484A (ja) * | 1994-11-24 | 1996-08-20 | Nippondenso Co Ltd | 半導体装置およびその製造方法 |
JP2000174267A (ja) * | 1998-12-02 | 2000-06-23 | Nec Corp | Mis型半導体装置及びその製造方法 |
JP2001111022A (ja) * | 1999-08-05 | 2001-04-20 | Canon Inc | 光電変換装置およびその製造方法、画像情報処理装置 |
JP2004071959A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5280121B2 (ja) | 2013-09-04 |
US20100001352A1 (en) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4210347B2 (ja) | 高耐圧トランジスタ及びその製造方法 | |
US7528041B2 (en) | Method of manufacturing semiconductor device that utilizes oxidation prevention film to form thick and thin gate insulator portions | |
US7666742B2 (en) | Method of fabricating semiconductor devices having a recessed active edge | |
US20100032754A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
JP4965080B2 (ja) | 半導体装置及びその製造方法 | |
JP2008244009A (ja) | 半導体装置およびその製造方法 | |
US8110873B2 (en) | High voltage transistor | |
JPH11214656A (ja) | 半導体装置およびその製造方法 | |
JP5583077B2 (ja) | 半導体装置及びその製造方法 | |
JP2008085134A (ja) | 半導体装置及びその製造方法 | |
JP2007123784A (ja) | 半導体装置 | |
US20090020828A1 (en) | Semiconductor device and its manufacturing method | |
JP2009065150A (ja) | トレンチトランジスタ及びその形成方法 | |
JP2007027622A (ja) | 半導体装置およびその製造方法 | |
JP5159828B2 (ja) | 半導体装置 | |
JP4503080B2 (ja) | 半導体装置の製造方法。 | |
JP5547986B2 (ja) | 半導体装置およびその製造方法 | |
JP5280121B2 (ja) | 半導体装置およびその製造方法 | |
JP2009267027A (ja) | 半導体装置及びその製造方法 | |
US7588987B2 (en) | Semiconductor device and method for fabricating the same | |
JP4202388B2 (ja) | 半導体装置及びその製造方法 | |
KR100724574B1 (ko) | 식각저지막을 갖는 반도체 소자 및 그의 제조방법 | |
JP4057985B2 (ja) | 半導体装置の製造方法 | |
JP2006196736A (ja) | 半導体装置及びその製造方法 | |
JP2011181582A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |