JP2009026892A - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP2009026892A JP2009026892A JP2007187402A JP2007187402A JP2009026892A JP 2009026892 A JP2009026892 A JP 2009026892A JP 2007187402 A JP2007187402 A JP 2007187402A JP 2007187402 A JP2007187402 A JP 2007187402A JP 2009026892 A JP2009026892 A JP 2009026892A
- Authority
- JP
- Japan
- Prior art keywords
- floating diffusion
- pixel
- conductive layer
- solid
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】容量を利用してフローティングディフュージョンのポテンシャルを持ち上げて残像を低減しつつ、前記容量を電源電圧に対して接続しなくてすむ固体撮像素子を提供する。
【解決手段】導電層41が、フローティングディフュージョン16の一部の拡散領域35の一部に絶縁層57を介して重なるように、配置される。これにより、フローティングディフュージョン16とカップリングする残像低減用容量17が形成される。自画素4の導電層41は、配線42を介して自画素4の選択トランジスタ11のゲート37と電気的に接続される。残像低減用容量17は、自画素41のフローティングディフュージョン16と自画素4の選択トランジスタ11のゲート37との間に形成された容量である。
【選択図】図2
【解決手段】導電層41が、フローティングディフュージョン16の一部の拡散領域35の一部に絶縁層57を介して重なるように、配置される。これにより、フローティングディフュージョン16とカップリングする残像低減用容量17が形成される。自画素4の導電層41は、配線42を介して自画素4の選択トランジスタ11のゲート37と電気的に接続される。残像低減用容量17は、自画素41のフローティングディフュージョン16と自画素4の選択トランジスタ11のゲート37との間に形成された容量である。
【選択図】図2
Description
本発明は、固体撮像素子に関するものである。
ビデオカメラや電子スチルカメラなどでは、CCD型固体撮像素子や増幅型固体撮像素子が使用されている。このような固体撮像素子では、光電変換部を有する画素がマトリクス状に複数配置されており、各画素の光電変換部にて信号電荷を生成する。増幅型固体撮像素子では、画素の光電変換部にて生成・蓄積された信号電荷をフローティングディフュージョンに導き、フローティングディフュージョンで信号電荷を電圧に変換し、その電圧に応じた信号を画素に設けられた増幅トランジスタによって画素から出力する。
増幅型固体撮像素子では、一般的に、各画素は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取るフローティングディフュージョン、該フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記フローティングディフュージョンに電荷を転送する転送トランジスタ、前記フローティングディフュージョンの電位をリセットするリセットトランジスタ、及び、読み出し行を選択するための選択トランジスタを、有している(下記特許文献1)。
このような増幅型固体撮像素子では、光電変換部で生成・蓄積された信号電荷は、残さず全てフローティングディフュージョンに転送されることが望ましい。その転送が不完全な画素が存在すると、その画素に光が入射していたとしても正常に読み出されず、実際よりも暗くなってしまったり、真っ黒になってしまったりする。このような現象は残像と呼ばれている。
下記特許文献1に開示された増幅型固体撮像素子では、一方電極がフローティングディフュージョンに配線で接続されるとともに他方電極が電源電圧に接続された容量が設けられている。そして、この容量の両電極は、フローティングディフュージョンが設けられている領域とは全く別の領域に配置されている。
米国特許第6960796号明細書
特許文献1に開示された増幅型固体撮像素子では、前記容量が設けられているため、フローティングディフュージョンのポテンシャルが持ち上げられる結果、光電変換部で生成・蓄積された信号電荷のフローティングディフュージョンへの転送残りが低減され、前記残像が低減される。
しかしながら、特許文献1に開示された増幅型固体撮像素子では、各画素に設けた前記容量の他方電極をそれぞれ電源電圧に接続しなければならないため、前記容量に対する電気的な接続が困難となりレイアウト等に制約が大きかった。
本発明は、このような事情に鑑みてなされたもので、容量を利用してフローティングディフュージョンのポテンシャルを持ち上げて残像を低減しつつ、前記容量を電源電圧に対して接続しなくてすむ固体撮像素子を提供することを目的とする。
前記課題を解決するため、本発明の第1の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取るフローティングディフュージョン、該フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記フローティングディフュージョンに電荷を転送する転送トランジスタ、及び、読み出し行を選択するための選択トランジスタを有する画素を、複数備え、前記フローティングディフュージョンの少なくとも一部に絶縁層を介して重なるように配置された導電層であって、当該フローティングディフュージョンを有する画素又は該画素と同じ行の画素の前記選択トランジスタのゲートと電気的に接続された導電層を、備えたものである。
本発明の第2の態様による固体撮像素子は、前記第1の態様において、前記導電層は、当該導電層と電気的に接続された前記選択トランジスタの前記ゲートを構成する材料が当該ゲートから連続して延びることによって、形成されたものである。
本発明の第3の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取るフローティングディフュージョン、該フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記フローティングディフュージョンに電荷を転送する転送トランジスタ、及び、前記フローティングディフュージョンの電位をリセットするリセットトランジスタを有する画素を、複数備え、前記フローティングディフュージョンの少なくとも一部に絶縁層を介して重なるように配置された導電層であって、当該フローティングディフュージョンを有する画素とは異なる行の画素の前記リセットトランジスタのゲートと電気的に接続された導電層を、備えたものである。
本発明の第4の態様による固体撮像素子は、前記第3の態様において、前記導電層は、当該導電層と電気的に接続された前記リセットトランジスタの前記ゲートを構成する材料が当該ゲートから連続して延びることによって、形成されたものである。
本発明の第5の態様による固体撮像素子は、前記第1乃至第4のいずれかの態様において、前記絶縁層における前記フローティングディフュージョンと前記導電層との間に挟まれた領域のうちの少なくとも一部の領域の厚さは、当該絶縁層における画素内の他の領域の厚さよりも薄いものである。
本発明によれば、容量を利用してフローティングディフュージョンのポテンシャルを持ち上げて残像を低減しつつ、前記容量を電源電圧に対して接続しなくてすむ固体撮像素子を提供することができる。
以下、本発明による固体撮像素子について、図面を参照して説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態による固体撮像素子1を示す概略構成図である。この固体撮像素子1は、CMOS型固体撮像素子として構成されている。
図1に示すように、この固体撮像素子1は、一般的なCMOS型固体撮像素子と同様に、垂直走査回路2と、水平走査回路3と、2次元状に配置された複数の単位画素4と、周知のCDS回路等を含む読み出し回路5と、出力アンプ6とを有している。各画素4のフォトダイオード15が出力する電気信号が垂直走査回路2によって読み出し回路5に行単位で取り出され、水平走査回路3によって列単位で出力アンプ6を介して出力端子7に画像信号として出力されるようになっている。このように、垂直走査回路2及び水平走査回路3は、画素4を駆動する回路を構成している。画素4が2次元状に配置された領域が画素領域である。この固体撮像素子1では、垂直走査回路2、水平走査回路3、読み出し回路5及び出力アンプ6が周辺回路を構成している。周辺回路は、画素領域の周辺に配置されている。
各画素4は、図1に示すように、選択トランジスタ11と、増幅トランジスタ12と、リセットトランジスタ13と、転送トランジスタ14と、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオード15と、前記信号電荷を受け取って前記信号電荷を電圧に変換するフローティングディフュージョン(FD)16と、残像低減用容量17と、を有している。選択トランジスタ11は、読み出し行を選択する。増幅トランジスタ12は、FD16の電位に応じた信号を出力するものであり、本実施の形態ではソースフォロワトランジスタとなっている。転送トランジスタ14は、フォトダイオード15からFD16に電荷を転送する。リセットトランジスタ13は、FD16の電位をリセットする。図1において、VDDは電源である。本実施の形態では、各トランジスタ11〜14は、全てnMOSトランジスタである。また、本実施の形態では、残像低減用容量17は、自画素4のFD16と自画素4の選択トランジスタ11のゲートとの間に形成された容量である。この残像低減用容量17については、後に詳述する。
図1に示すように、画素4の選択トランジスタ11のゲートは、行毎に選択線20に共通に接続され、行毎に垂直走査回路2から制御信号φSELを受ける。画素4のリセットトランジスタ13のゲートは、行毎にリセット線21に共通に接続され、行毎に垂直走査回路2から制御信号φRESを受ける。画素4の転送トランジスタ14のゲートは、行毎に転送線22に共通に接続され、行毎に垂直走査回路2から制御信号φTXを受ける。選択線20、リセット線21及び転送線22は、垂直走査回路2に接続されている。垂直信号線23は、読み出し回路5に接続されている。
図2は、図1中の単位画素4を模式的に示す概略平面図である。図3は、図2中のA−A’線に沿った概略断面図である。図2及び図3では、一部の配線層等は省略して示している。また、実際には、フォトダイオード15の上部にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。
図2において、符号31〜35は、N型のシリコン基板51上に形成されたP型ウエル52(図3参照)に形成されたN型不純物拡散領域である。拡散領域34,35は、配線40によって互いに接続され、全体として1つのFD16を構成している。拡散領域33は、図示しない配線により所定電位としての電源電圧VDDが印加される電源拡散部である。また、符号36〜39は、ポリシリコンで構成された前記各トランジスタのゲート(電極)である。
フォトダイオード15は、図3に示すように、P型ウエル52中に設けられたN型の電荷蓄積層53とその表面側に配置された高濃度のP型層からなる空乏化防止層54とからなる埋め込み型フォトダイオードである。しかし、フォトダイオード15は、空乏化防止層54の無いフォトダイオードにしても良い。フォトダイオード15は、入射する光を光電変換し、生じた電荷を電荷蓄積層53に蓄積する。フォトダイオード15の電荷蓄積層53に蓄積された電荷は、転送トランジスタ14がオン状態とされることによってFD16に転送される。
転送トランジスタ14は、フォトダイオード15の電荷蓄積層53をソース、FD16の一部を構成する拡散領域35をドレインとするMOSトランジスタである。転送トランジスタ14は、そのゲート36に印加される制御信号φTXにより駆動される。
増幅トランジスタ12は、電源拡散部33をドレイン、拡散領域32をソースとするMOSトランジスタである。増幅トランジスタ12のゲート38は、配線40によって、FD16に電気的に接続されている。そして、増幅トランジスタ12は、そのゲート38の電圧に応じた電気信号を出力する。したがって、増幅トランジスタ12は、フォトダイオード15で生成・蓄積された電荷の量に応じた電気信号を出力する。
選択トランジスタ11は、拡散領域32をドレイン、拡散領域31をソースとするMOSトランジスタである。選択トランジスタ11は、オン状態にされることで、増幅トランジスタ12の出力を垂直信号線23に出力する。すなわち、増幅トランジスタ12と選択トランジスタ11によって、ソースフォロワによる読み出しが可能となっている。
リセットトランジスタ13は、電源拡散部33をドレイン、FD16の一部を構成する拡散領域34をソースとするMOSトランジスタである。リセットトランジスタ13は、オン状態にされることで、FD16に蓄積されている電荷をリセットする。
図3において、55はLOCOSによるフィールド酸化膜、56は高不純物濃度のP型の素子分離領域、57は絶縁層としての酸化膜である。図面には示していないが、フィールド酸化膜55や酸化膜57上には、層間絶縁膜や配線等が形成され、さらに、その上に必要に応じてカラーフィルタやマイクロレンズ等が設けられている。
そして、本実施の形態では、一般的なCMOS型固体撮像素子とは異なり、図2及び図3に示すように、FD16の一部を構成する拡散領域35の一部に酸化膜57を介して重なるように配置された導電層41が形成されている。これにより、FD16とカップリングする残像低減用容量17が形成されている。本実施の形態では、導電層41は、配線42を介して自画素4の選択トランジスタ11のゲート37と電気的に接続されている。本実施の形態では、導電層41及び配線42は、ゲート37を構成する材料(本実施の形態では、ポリシリコン)がゲート37から連続して延びることによって、形成されている。もっとも、例えば、導電層41を、ゲート37とは分離するようにゲート37と同時に形成されたポリシリコン層とし、ゲート37と導電層41との間を、ゲート37及び導電層41とは異なる階層に形成されたAl膜等の配線を経由して電気的に接続してもよい。あるいは、選択線20から直接導電層41に電気的に接続してもよい。
図4は、本実施の形態による固体撮像素子1の動作の一例を示すタイミングチャートである。本実施の形態による固体撮像素子1は、図4に示すように、一般的なCMOS型固体撮像素子と同様に駆動されるので、その詳細な説明は省略する。なお、図4では、n行目のみについて記載している。図4において、蓄積期間は、メカニカルシャッタ(図示せず)が開いている期間である。読み出し回路5は、図4中の期間[1]においてダークレベルを読み出し、図4中の期間[2]において真の光信号レベルにダークレベルが重畳したレベルを読み出す。そして、読み出し回路5は、これらの両レベルの差分を取って真の光信号レベルを得る相関二重サンプリング処理を行う。
蓄積期間において、入射光に応じて光電変換された信号電荷はフォトダイオード15の電荷蓄積層53に蓄えられる。n行目の読み出し期間において、n行目の転送トランジスタ14がオンすると、n行目の画素4の電荷蓄積層53に蓄えられていた信号電荷は、当該画素4のFD16(拡散領域35を含む)に転送される。図4からわかるように、このとき、選択トランジスタ11はそのゲート37にハイレベル(電源電圧VDD)が印加されてオン状態にあるため、FD16とカップリングしている残像低減用容量17を構成する導電層41には、選択トランジスタ11のゲート37と同じく電源電圧VDDが印加されている。したがって、信号電荷のFD16への転送時には、拡散領域35の電位(すなわち、FD16の電位)は、残像低減用容量17が存在しない場合に比べて持ち上がる。すなわち、選択トランジスタ11のゲート37と同じく電源電圧VDDが印加された残像低減用容量17の作用により、残像低減用容量17が存在しない場合に比べて、拡散領域35の電位が高くなる。このため、本実施の形態では、残像低減用容量17が存在しない場合に比べて、フォトダイオード15の電荷蓄積層53に蓄積されていた信号電荷のFD16への転送残りが低減され、残像が低減される。
なお、拡散領域35(FD16の電位)の電位は、FD16の容量値と残像低減用容量17の容量値とにより決まり、残像低減用容量17の容量値が大きければ大きいほど拡散領域35の電位は高くなる。そのため、残像を極力低減するためには、導電層41が拡散領域35を覆う面積(ひいては、導電層41とFD16との重なり面積)をできるだけ大きくすることが望ましい。
本実施の形態によれば、前述したように、残像低減用容量17を利用してフローティングディフュージョンのポテンシャルを持ち上げて残像を低減することができる。そして、本実施の形態では、残像低減用容量17を構成する導電層41は、電源電圧VDDに直接接続されるのではなく、自画素4の選択トランジスタ11のゲート37に電気的に接続されている。したがって、本実施の形態によれば、導電層41を電源電圧VDDに直接接続しなくてすみ、導電層41を電源電圧VDDに直接接続する場合に比べて、導電層41に対する電気的な接続が容易となりレイアウト等に制約が少なくなる。
また、本実施の形態では、残量低減用容量17は、FD16に対して基板51の法線方向に重ねて形成され、FD16に対して基板51の面方向にずらして形成されるのではないため、所定の容量値を持つ残量低減用容量17の占有面積を抑えることができ、ひいては、フォトダイオード15の開口率を増大させることができる。
さらに、本実施の形態では、残像低減用容量17に関して2層ポリシリコン構造によるポリシリコン−ポリシリコン間容量を用いておらず、2層のポリシリコンを有していないので、ポリシリコンの層は1層ですむ。よって、本実施の形態による固体撮像素子1は、CMOS型固体撮像素子で通常用いられるプロセスでも製造することができ、コスト面で有利である。
[第2の実施の形態]
図5は、本発明の第2の実施の形態による固体撮像素子を示す概略断面図であり、図3に対応している。図5において、図3中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態が前記第1の実施の形態と異なる所は、酸化膜57における拡散領域35と導電層41との間に挟まれた領域のうちの一部の領域57aの厚さが、当該酸化膜57における画素内の他の領域の厚さよりも薄く形成されている点のみである。領域57aの厚さを薄くすればするほど残像低減用容量17の容量値を大きくすることができ、その結果、導電層41にハイレベル(電源電圧VDD)が印加されたときの拡散領域35の電位は更に高くなる。したがって、本実施の形態によれば、基本的に前記第1の実施の形態と同様の利点が得られ上に、前記第1の実施の形態に比べても、フォトダイオード15の電荷蓄積層53に蓄積されていた信号電荷のFD16への転送残りがより一層低減され、残像がより一層低減されるという利点が得られる。
なお、本実施の形態による固体撮像素子では、酸化膜57を形成した後にエッチング工程を1回入れるだけで酸化膜57の領域57aの厚さを薄くすることができるため、通常のCMOS型固体撮像素子のプロセスから大きく外れることなく製造することができ、コスト増を防ぐことができるという利点も得られる。
[第3の実施の形態]
図6は、本発明の第3の実施の形態による固体撮像素子101を示す概略構成図であり、図1に対応している。図7は、図6中の列方向に隣り合う2つの単位画素4を模式的に示す概略平面図であり、図2に対応している。図8は、図7中のB−B’線に沿った概略断面図であり、図3に対応している。図6乃至図8において、図1乃至図3中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態による固体撮像素子101が前記第1の実施の形態による固体撮像素子1と基本的に異なる所は、以下に説明する点のみである。本実施の形態では、図7に示すように、選択トランジスタ11、増幅トランジスタ12及びリセットトランジスタ13の並び順は、前記第1の実施の形態の場合(図2参照)と逆になっている。そして、本実施の形態では、図6に示すように、自画素4のFD16と自画素4の選択トランジスタ11のゲートとの間に形成された残像低減用容量17(図1参照)が除去され、その代わりに、残像低減用容量60が形成されている。残像低減用容量60は、自画素4のFD16と、自画素4とは異なる行の画素4(本実施の形態では、図中上側に隣接する画素4)のリセットトランジスタ13のゲート39との間に形成された容量である。
本実施の形態では、図7及び図8に示すように、FD16の一部を構成する拡散領域35の一部に酸化膜57を介して重なるように配置された導電層61が形成されている。これにより、FD16とカップリングする残像低減用容量60が形成されている。本実施の形態では、自画素4の導電層61は、配線62を介して、図中上側に隣接する画素4のリセットトランジスタ13のゲート39と電気的に接続されている。なお、1行目の画素4に対しては図中上側の画素4が存在しないので、1行目の画素4のFD16について形成された残像低減用容量60の導電層61は、例えば、2行目の画素4のリセットトランジスタ13のゲート39と接続すればよい。本実施の形態では、導電層61及び配線62は、ゲート39を構成する材料(本実施の形態では、ポリシリコン)がゲート39から連続して延びることによって、形成されている。もっとも、例えば、導電層61を、ゲート39とは分離するようにゲート39と同時に形成されたポリシリコン層とし、ゲート39と導電層61との間を、ゲート39及び導電層61とは異なる階層に形成されたAl膜等の配線を経由して電気的に接続してもよい。あるいは、リセット線21から直接導電層61に電気的に接続してもよい。
本実施の形態による固体撮像素子101も、前記第1の実施の形態による固体撮像素子1と同様に、例えば前述した図4に示す動作を行う。n行目の読み出し期間において、n行目の転送トランジスタ14がオンすると、n行目の画素4の電荷蓄積層53に蓄えられていた信号電荷は、当該画素4のFD16(拡散領域35を含む)に転送される。図4には示していないが、このとき、n行目以外のリセットトランジスタ13(n+1行目のリセットトランジスタ13を含む。)はそのゲート37にハイレベル(電源電圧VDD)が印加されてオン状態にあるため、FD16とカップリングしている残像低減用容量60を構成する導電層61には、リセットトランジスタ13のゲート39と同じく、電源電圧VDDが印加されている。したがって、信号電荷のFD16への転送時には、拡散領域35の電位(すなわち、FD16の電位)は、残像低減用容量60が存在しない場合に比べて持ち上がる。すなわち、リセットトランジスタ13のゲート39と同じく電源電圧VDDが印加された残像低減用容量60の作用により、残像低減用容量60が存在しない場合に比べて、拡散領域35の電位が高くなる。このため、本実施の形態では、残像低減用容量60が存在しない場合に比べて、フォトダイオード15の電荷蓄積層53に蓄積されていた信号電荷のFD16への転送残りが低減され、残像が低減される。
なお、拡散領域35(FD16の電位)の電位は、FD16の容量値と残像低減用容量60の容量値とにより決まり、残像低減用容量60の容量値が大きければ大きいほど拡散領域35の電位は高くなる。そのため、残像を極力低減するためには、導電層61が拡散領域35を覆う面積(ひいては、導電層61とFD16との重なり面積)をできるだけ大きくすることが望ましい。
本実施の形態によれば、前述したように、残像低減用容量60を利用してフローティングディフュージョンのポテンシャルを持ち上げて残像を低減することができる。そして、本実施の形態では、残像低減用容量60を構成する導電層61は、電源電圧VDDに直接接続されるのではなく、隣接画素4のリセットトランジスタ13のゲート39に電気的に接続されている。したがって、本実施の形態によれば、導電層61を電源電圧VDDに直接接続しなくてすみ、導電層61を電源電圧VDDに直接接続する場合に比べて、導電層61に対する電気的な接続が容易となりレイアウト等に制約が少なくなる。
また、本実施の形態では、残量低減用容量60は、FD16に対して基板51の法線方向に重ねて形成され、FD16に対して基板51の面方向にずらして形成されるのではないため、所定の容量値を持つ残量低減用容量60の占有面積を抑えることができ、ひいては、フォトダイオード15の開口率を増大させることができる。
さらに、本実施の形態では、残像低減用容量60に関して2層ポリシリコン構造によるポリシリコン−ポリシリコン間容量を用いておらず、2層のポリシリコンを有していないので、ポリシリコンの層は1層ですむ。よって、本実施の形態による固体撮像素子101は、CMOS型固体撮像素子で通常用いられるプロセスでも製造することができ、コスト面で有利である。
[第4の実施の形態]
図9は、本発明の第4の実施の形態による固体撮像素子を示す概略断面図であり、図8に対応している。図9において、図8中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態が前記第3の実施の形態と異なる所は、酸化膜57における拡散領域35と導電層61との間に挟まれた領域のうちの一部の領域57bの厚さが、当該酸化膜57における画素内の他の領域の厚さよりも薄く形成されている点のみである。領域57bの厚さを薄くすればするほど残像低減用容量60の容量値を大きくすることができ、その結果、導電層61にハイレベル(電源電圧VDD)が印加されたときの拡散領域35の電位は更に高くなる。したがって、本実施の形態によれば、基本的に前記第3の実施の形態と同様の利点が得られる上に、前記第3の実施の形態に比べても、フォトダイオード15の電荷蓄積層53に蓄積されていた信号電荷のFD16への転送残りがより一層低減され、残像がより一層低減されるという利点が得られる。
なお、本実施の形態による固体撮像素子では、酸化膜57を形成した後にエッチング工程を1回入れるだけで酸化膜57の領域57bの厚さを薄くすることができるため、通常のCMOS型固体撮像素子のプロセスから大きく外れることなく製造することができ、コスト増を防ぐことができるという利点も得られる。
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
1,101 固体撮像素子
4 単位画素
11 選択トランジスタ
12 増幅トランジスタ
13 リセットトランジスタ
14 転送トランジスタ
15 フォトダイオード
16 フローティングディフュージョン
17,60 残像低減用容量
37 選択トランジスタのゲート
39 リセットトランジスタのゲート
41,61 導電層
57 酸化膜(絶縁層)
4 単位画素
11 選択トランジスタ
12 増幅トランジスタ
13 リセットトランジスタ
14 転送トランジスタ
15 フォトダイオード
16 フローティングディフュージョン
17,60 残像低減用容量
37 選択トランジスタのゲート
39 リセットトランジスタのゲート
41,61 導電層
57 酸化膜(絶縁層)
Claims (5)
- 入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取るフローティングディフュージョン、該フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記フローティングディフュージョンに電荷を転送する転送トランジスタ、及び、読み出し行を選択するための選択トランジスタを有する画素を、複数備え、
前記フローティングディフュージョンの少なくとも一部に絶縁層を介して重なるように配置された導電層であって、当該フローティングディフュージョンを有する画素又は該画素と同じ行の画素の前記選択トランジスタのゲートと電気的に接続された導電層を、備えたことを特徴とする固体撮像素子。 - 前記導電層は、当該導電層と電気的に接続された前記選択トランジスタの前記ゲートを構成する材料が当該ゲートから連続して延びることによって、形成されたことを特徴とする請求項1記載の固体撮像素子。
- 入射光に応じた信号電荷を生成し蓄積する光電変換部、前記信号電荷を受け取るフローティングディフュージョン、該フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタ、前記光電変換部から前記フローティングディフュージョンに電荷を転送する転送トランジスタ、及び、前記フローティングディフュージョンの電位をリセットするリセットトランジスタを有する画素を、複数備え、
前記フローティングディフュージョンの少なくとも一部に絶縁層を介して重なるように配置された導電層であって、当該フローティングディフュージョンを有する画素とは異なる行の画素の前記リセットトランジスタのゲートと電気的に接続された導電層を、備えたことを特徴とする固体撮像素子。 - 前記導電層は、当該導電層と電気的に接続された前記リセットトランジスタの前記ゲートを構成する材料が当該ゲートから連続して延びることによって、形成されたことを特徴とする請求項3記載の固体撮像素子。
- 前記絶縁層における前記フローティングディフュージョンと前記導電層との間に挟まれた領域のうちの少なくとも一部の領域の厚さは、当該絶縁層における画素内の他の領域の厚さよりも薄いことを特徴とする請求項1乃至4のいずれかに記載の固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187402A JP2009026892A (ja) | 2007-07-18 | 2007-07-18 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187402A JP2009026892A (ja) | 2007-07-18 | 2007-07-18 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009026892A true JP2009026892A (ja) | 2009-02-05 |
Family
ID=40398441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007187402A Pending JP2009026892A (ja) | 2007-07-18 | 2007-07-18 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009026892A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8884206B2 (en) | 2010-12-15 | 2014-11-11 | Sony Corporation | Solid-state imaging element, driving method, and electronic apparatus |
US11233958B2 (en) | 2017-07-05 | 2022-01-25 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
CN115831992A (zh) * | 2017-06-02 | 2023-03-21 | 索尼半导体解决方案公司 | 摄像装置 |
-
2007
- 2007-07-18 JP JP2007187402A patent/JP2009026892A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8884206B2 (en) | 2010-12-15 | 2014-11-11 | Sony Corporation | Solid-state imaging element, driving method, and electronic apparatus |
CN115831992A (zh) * | 2017-06-02 | 2023-03-21 | 索尼半导体解决方案公司 | 摄像装置 |
US11233958B2 (en) | 2017-07-05 | 2022-01-25 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
US11678083B2 (en) | 2017-07-05 | 2023-06-13 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210351213A1 (en) | Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device | |
US9711561B2 (en) | Solid-state imaging device and camera including discrete trench isolation structure | |
US11302737B2 (en) | Image sensor and electronic apparatus including the same | |
JP4752447B2 (ja) | 固体撮像装置およびカメラ | |
JP5537523B2 (ja) | 固体撮像装置 | |
JP4788742B2 (ja) | 固体撮像装置及び電子機器 | |
JP2013080797A (ja) | 固体撮像装置およびカメラ | |
EP1684351A1 (en) | Solid-state image pickup device | |
JP6123866B2 (ja) | 固体撮像装置、及び電子機器 | |
JP2010245100A (ja) | 固体撮像素子 | |
WO2021117523A1 (ja) | 固体撮像素子及び電子機器 | |
JP2009026984A (ja) | 固体撮像素子 | |
JP4470364B2 (ja) | 固体撮像素子及びカメラ装置 | |
JP2007115787A (ja) | 固体撮像素子 | |
JP2009026892A (ja) | 固体撮像素子 | |
JP4929981B2 (ja) | 固体撮像素子 | |
JP6775206B2 (ja) | 撮像装置 | |
JP5487734B2 (ja) | 固体撮像素子 | |
JP2008098255A (ja) | 固体撮像装置 | |
JP5619093B2 (ja) | 固体撮像装置及び固体撮像システム | |
JP5012104B2 (ja) | 固体撮像素子 | |
JP2008263086A (ja) | フォトダイオード及びこれを用いた固体撮像素子 | |
CN115053348A (zh) | 固态摄像元件和电子装置 | |
JP2011138848A (ja) | 固体撮像素子及びその製造方法 |