KR100984927B1 - 씨모스 이미지센서의 제조방법 - Google Patents
씨모스 이미지센서의 제조방법 Download PDFInfo
- Publication number
- KR100984927B1 KR100984927B1 KR1020030026902A KR20030026902A KR100984927B1 KR 100984927 B1 KR100984927 B1 KR 100984927B1 KR 1020030026902 A KR1020030026902 A KR 1020030026902A KR 20030026902 A KR20030026902 A KR 20030026902A KR 100984927 B1 KR100984927 B1 KR 100984927B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- spacer
- salicide
- image sensor
- sacrificial
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 18
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 230000002265 prevention Effects 0.000 abstract description 11
- 230000002411 adverse Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 44
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000005465 channeling Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 게이트 측벽의 스페이서를 게이트 위로 돌출시켜 형성하여 샐리사이드 방지막의 에치백 공정시 스페이서의 노출 및 손실로 인한 악영향을 완전히 배제하여 특성 및 신뢰성 저하를 방지할 수 있는 CMOS 이미지센서의 제조방법을 제공한다.
본 발명은 반도체 기판 상에 게이트 절연막, 게이트 및 희생막 패턴이 순차적으로 적층된 구조물을 형성하는 단계; 구조물 측벽에 스페이서를 형성하는 단계; 구조물 및 스페이서를 덮도록 기판 전면 상에 샐리사이드 방지막과 BARC막을 순차적으로 형성하는 단계; 희생막 패턴이 노출되도록 BARC막과 샐리사이드 방지막을 순차적으로 에치백하는 단계; 희생막 패턴을 제거하는 단계를 포함하는 CMOS 이미지센서의 제조방법에 의해 달성될 수 있다. 여기서, 스페이서가 질화막으로 이루어진 경우 희생막 패턴은 산화막의 단일막이나 폴리실리콘막/산화막의 이중막으로 이루어진다.
이미지센서, 샐리사이드, 스페이서, 희생막, 에치백, BARC
Description
도 1a 내지 도 1c는 종래의 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
20, 30 : 반도체 기판 21, 31 :게이트 절연막
22, 32 : 게이트 23 : 희생막 패턴
24 : 마스크 패턴 25, 35 : 스페이서
26, 36 : 샐리사이드 방지막 27, 37 : BARC막
33 : 산화막 34 : 폴리실리콘막
본 발명은 CMOS 이미지센서의 제조방법에 관한 것으로, 특히 샐리사이드 (Salicide; Self Aligned Silicide)층을 적용하는 CMOS 이미지센서의 제조방법에 관한 것이다.
일반적으로, CMOS(Complementary Metal Oxide Semiconductor) 이미지센서 (image sensor)는 광학영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있으며, CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한다.
이러한 CMOS 이미지센서의 단위화소는 수광소자인 1개의 포토다이오드와 4개의 NMOS 트랜지스터로 구성되고, 4개의 NMOS 트랜지스터는 포토다이오드에 집속된 광전하를 플로팅노드로 운송하는 전송트랜지스터, 플로팅노드에 저장되어 있는 전하를 배출하여 리셋시키는 리셋트랜지스터, 소오스팔로워버퍼증폭기(source follower buffer amplifier)로서 작용하는 구동트랜지스터 및 스위칭(switching) 및 어드레싱(addressing) 역할을 하는 선택트랜지스터로 이루어진다.
한편, CMOS 이미지센서에서는 동작속도 향상을 위하여 통상적으로 게이트와 같은 폴리실리콘 라인과 소오스/드레인의 접합영역이 형성된 액티브 영역 상부에 적용하는 샐리사이드층을, 화소영역의 포토다이오드 보호 및 입출력(I/O) 영역의 고저항 확보를 위하여 게이트 상부에만 적용한다. 따라서, CMOS 이미지센서에서는 액티브 영역 상부에 샐리사이드층이 형성되지 않도록 샐리사이드 공정전에 샐리사이드 방지막을 형성하고 있다.
도 1a 내지 도 1c는 이러한 샐리사이드 방지막을 적용한 종래의 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도로서, 도 1a에 도시된 바와 같이, 상부에 게이트 절연막(11) 및 게이트(12)가 형성되고 게이트(12) 측벽에 질화막 스페이서(13)가 형성된 반도체 기판(10) 상에 샐리사이드 방지막(14)을 증착하고, 샐리사이드 방지막(14) 상부에 BARC막(Bottom Anti-Reflective Coating)막(15)을 도포한다. 여기서, 샐리사이드 방지막(14)은 산화막, 바람직하게는 HLD 산화막으로 600 내지 700Å의 두께로 형성한다. 그 다음, 도 1b에 도시된 바와 같이, 게이트(12) 상부의 샐리사이드 방지막(14)이 노출되도록 BARC막(15)을 에치백(etch-back)한 후, 도 1c에 도시된 바와 같이, 노출된 샐리사이드 방지막(14)을 게이트(12)의 상부 표면이 노출되도록 에치백한다.
그 후, 도시되지는 않았지만, 액티브 영역에 샐리사이드층이 형성되지 않는 부분은 마스킹하고 다른 부분은 오픈시키는 포토레지스트 패턴을 형성한 후, 오픈된 부분의 BARC막과 샐리사이드 방지막을 제거하고, 포토레지스트 패턴을 제거한 다음 샐리사이드 공정을 수행한다.
그러나, 상술한 종래의 CMOS 이미지센서의 제조방법에 있어서는, 샐리사이드 방지막(14)의 에치백 공정시 게이트(12) 측벽에 형성된 스페이서(13)의 노출 및 이로 인한 손실(도 1c의 100 참조)이 발생하여 스페이서(13)의 프로파일(profile)을 변형시키고, 이러한 프로파일 변형은 스페이서(13)를 이용한 이온주입 공정시 채널 링(channeling)을 유발할 뿐만 아니라 트랜지스터의 전기적 특성을 저하시키고 샐리사이드층 사이의 브리지(bridge) 발생 가능성을 증가시킴으로써, 결국 이미지센서의 특성 및 신뢰성을 저하시킨다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 게이트 측벽의 스페이서를 게이트 위로 돌출시켜 형성하여 샐리사이드 방지막의 에치백 공정시 스페이서의 노출 및 손실로 인한 악영향을 완전히 배제하여 특성 및 신뢰성 저하를 방지할 수 있는 CMOS 이미지센서의 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 게이트 절연막, 게이트 및 희생막 패턴이 순차적으로 적층된 구조물을 형성하는 단계; 구조물 측벽에 스페이서를 형성하는 단계; 구조물 및 스페이서를 덮도록 기판 전면 상에 샐리사이드 방지막과 BARC막을 순차적으로 형성하는 단계; 희생막 패턴이 노출되도록 BARC막과 샐리사이드 방지막을 순차적으로 에치백하는 단계; 희생막 패턴을 제거하는 단계를 포함하는 CMOS 이미지센서의 제조방법에 의해 달성될 수 있다.
여기서, 스페이서가 질화막으로 이루어진 경우 희생막 패턴은 산화막의 단 일막이나 폴리실리콘막/산화막의 이중막으로 이루어지고, 산화막은 약 700Å의 두께를 가지며 TEOS막 또는 HLD 산화막으로 이루어진다.
또한, 스페이서가 산화막으로 이루어진 경우, 희생막 패턴은 질화막 또는 산소함유질화막의 단일막이나 폴리실리콘막/질화막 또는 폴리실리콘막/산소함유질화막의 이중막으로 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(20) 상에 게이트 절연막(21)을 형성하고, 게이트 절연막(21) 상에 폴리실리콘막 및 희생막을 순차적으로 증착한다. 여기서, 희생막은 TEOS막이나 HLD 산화막 등의 산화막을 이용하여 약 1000Å의 두께로 형성한다. 그 다음, 희생막 상부에 게이트용 마스크 패턴(24)을 형성하고, 마스크 패턴(24)을 이용하여 하부의 막들을 순차적으로 식각하여 희생막 패턴(23) 및 게이트(22)를 형성한다.
도 2b에 도시된 바와 같이, 기판 전면 상에 질화막을 증착하고 이방성 블랭킷 식각하여 게이트(22) 및 희생막 패턴(23) 측벽에 스페이서(25)를 형성한다. 즉, 희생막 패턴(23)에 의해 스페이서(25)가 게이트(22) 위로 돌출되어 형성된다. 또한, 스페이서(25) 형성시 희생막 패턴(23)의 표면이 소정 두께만큼 제거되어 약 700Å 정도의 두께를 갖도록 식각을 조절한다. 그 다음, 도 2c에 도시된 바와 같이, 기판 전면 사에 샐리사이드 방지막(26)을 증착하고, 샐리사이드 방지막(26) 상부에 BARC막(27)을 도포한다. 여기서, 샐리사이드 방지막(26)은 종래와 마찬가지로 산화막, 바람직하게는 HLD 산화막으로 600 내지 700Å의 두께로 형성한다.
그 다음, 도 2d에 도시된 바와 같이, 희생막 패턴(23) 상부의 샐리사이드 방지막(26)이 노출되도록 BARC막(27)을 에치백한 후, 노출된 샐리사이드 방지막(26)을 희생막 패턴(23)의 상부 표면이 노출되도록 에치백한다. 이때, 도면부호 200에서와 같이, 게이트(22) 위로 스페이서(25)가 돌출되어 있기 때문에 스페이서(25)가 노출되어 일부 손실되더라도 소자 특성에 큰 영향을 미치지 않게 된다. 그 다음, 희생막 패턴(23)을 제거하고, 액티브 영역에 샐리사이드층이 형성되지 않는 부분은 마스킹하고 다른 부분은 오픈시키는 포토레지스트 패턴(미도시)을 형성한 후, 오픈된 부분의 BARC막과 샐리사이드 방지막을 제거한다. 그 다음, 포토레지스트 패턴을 제거하고 샐리사이드 공정을 수행하여 오픈된 부분에 샐리사이드층(28)을 형성한다.
상기 실시예에 의하면, 산화막으로 이루어진 희생막 패턴을 이용하여 게이트 측벽의 스페이서를 게이트 위로 돌출시켜 형성함으로써 샐리사이드 방지막의 에치백 공정시 스페이서의 노출 및 손실이 야기되더라도 소자 특성에 큰 영향을 미치지 않게 되므로, 이미지 센서의 특성 및 신뢰성 저하를 방지할 수 있다.
한편, 상기 실시예에서는 희생막 패턴을 산화막의 단일막으로 적용하여 스페이서를 게이트보다 높게 형성하였지만, 도 3a 및 도 3b에 도시된 바와 같이, 폴리 실리콘막(34)/산화막(33)의 이중막으로 희생막 패턴을 적용하여 도면부호 300에서와 같이 스페이서(35)의 높이를 더 높게 형성하는 것도 가능하다.
또한, 상기 실시예에서는 스페이서를 질화막으로 형성하였지만, 질화막 대신 산화막으로도 형성할 수 있으며 이 경우에는 희생막 패턴의 산화막을 질화막 또는 산소함유질화막(oxynitride)으로 대체한다. 또한, 희생막 패턴을 산화막의 단일막으로 적용하는 경우에는 별도의 제거공정을 수행하는 것 없이, 오픈된 부분의 BARC막과 샐리사이드 방지막 제거시 동시에 제거할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 희생막 패턴을 이용하여 게이트 측벽의 스페이서를 게이트 위로 돌출시켜 형성하여 샐리사이드 방지막의 에치백 공정시 스페이서의 노출 및 손실이 야기되더라도 소자 특성에 큰 영향을 미치지 않도록 함으로써, 이미지 센서의 특성 및 신뢰성 저하를 방지할 수 있다.
Claims (7)
- 반도체 기판 상에 게이트 절연막, 게이트 및 희생막 패턴이 순차적으로 적층된 구조물을 형성하는 단계;상기 구조물 측벽에 스페이서를 형성하는 단계;상기 구조물 및 스페이서를 덮도록 기판 전면 상에 샐리사이드 방지막과 BARC막을 순차적으로 형성하는 단계;상기 희생막 패턴이 노출되도록 상기 BARC막과 상기 샐리사이드 방지막을 순차적으로 에치백하는 단계;상기 희생막 패턴을 제거하는 단계를 포함하는 CMOS 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 스페이서는 질화막으로 이루어진, CMOS 이미지 센서의 제조 방법.
- 제 2 항에 있어서,상기 희생막 패턴은 산화막의 단일막이나, 폴리실리콘막 및 산화막의 이중막으로 이루어진, CMOS 이미지 센서의 제조 방법.
- 제 3 항에 있어서,상기 산화막은 약 700Å의 두께를 갖는, CMOS 이미지 센서의 제조 방법.
- 제 3 항 또는 제 4 항에 있어서,상기 산화막은 TEOS막 또는 HLD 산화막인, CMOS 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 스페이서는 산화막으로 이루어진, CMOS 이미지 센서의 제조 방법.
- 제 6 항에 있어서,상기 희생막 패턴은 질화막 또는 산소함유질화막의 단일막이나, 폴리실리콘막/질화막 또는 폴리실리콘막/산소함유질화막의 이중막으로 이루어진, CMOS 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030026902A KR100984927B1 (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030026902A KR100984927B1 (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040095884A KR20040095884A (ko) | 2004-11-16 |
| KR100984927B1 true KR100984927B1 (ko) | 2010-10-01 |
Family
ID=37374702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030026902A KR100984927B1 (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100984927B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020055119A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 사각 형상의 스페이서를 구비하는 이미지 센서 및 그 제조방법 |
| JP2005229073A (ja) | 2004-02-16 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2003
- 2003-04-29 KR KR1020030026902A patent/KR100984927B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020055119A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 사각 형상의 스페이서를 구비하는 이미지 센서 및 그 제조방법 |
| JP2005229073A (ja) | 2004-02-16 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040095884A (ko) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060003519A1 (en) | Method for fabricating CMOS image sensor | |
| US7180151B2 (en) | Image sensor having self-aligned and overlapped photodiode and method of making same | |
| JP2004214665A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR20050029431A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100984913B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100521966B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100984927B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| US20070099371A1 (en) | CMOS image sensor and manufacturing method thereof | |
| KR20150108531A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100713349B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100790234B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100667499B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100529670B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| KR20060020395A (ko) | 시모스 이미지센서의 제조방법 | |
| KR101128710B1 (ko) | 시모스 이미지센서의 실리사이드 형성방법 | |
| KR100538072B1 (ko) | 샐리사이드층 구비한 이미지센서의 제조방법 | |
| KR100388473B1 (ko) | 이미지센서의 제조 방법 | |
| KR101158061B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100651585B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100672720B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100749269B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR100538071B1 (ko) | 새로운 샐리사이드 마스크를 구비한 이미지센서 | |
| US20080157134A1 (en) | Cmos image sensor and fabricating method thereof | |
| KR20060077186A (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |