KR20050029431A - 시모스 이미지 센서 및 그 제조방법 - Google Patents
시모스 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050029431A KR20050029431A KR1020030065688A KR20030065688A KR20050029431A KR 20050029431 A KR20050029431 A KR 20050029431A KR 1020030065688 A KR1020030065688 A KR 1020030065688A KR 20030065688 A KR20030065688 A KR 20030065688A KR 20050029431 A KR20050029431 A KR 20050029431A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- film
- substrate
- ion implantation
- device isolation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000002955 isolation Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000005468 ion implantation Methods 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 230000002265 prevention Effects 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 125000006850 spacer group Chemical class 0.000 claims description 10
- 238000005192 partition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 8
- 238000002513 implantation Methods 0.000 abstract description 6
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 53
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- -1 that is Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서,
본 발명에 따른 CMOS 이미지 센서의 제조방법은 반도체 기판 상에 희생 산화막과 하드 마스크층을 순차적으로 적층하는 단계;와, 감광막을 마스크 패턴으로 이용하여 상기 희생 산화막과 하드 마스크층을 식각하는 단계;와, 상기 패터닝된 하드 마스크층을 식각 마스크로 이용하여 상기 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계;와, 상기 트렌치 내에 소자분리용 절연막을 매립시킨 후 상기 하드 마스크층에 평탄화하는 단계;와, 상기 하드 마스크층을 제거하여 소자분리막을 상기 기판 표면에 돌출되도록 형성하는 단계;와, 상기 소자분리막을 포함한 기판 상에 절연막을 적층하는 단계;와, 상기 절연막 및 희생 산화막을 상기 기판 표면이 노출되도록 전면 식각하여 상기 소자분리막 격벽에 스페이서 형태의 이온 주입 방지막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서, 보다 상세하게는 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 CMOS 이미지 센서 및 그 제조방법에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(CCD : Charge Coupled Device)와 CMOS(Complementary MOS) 이미지 센서로 구분된다. 상기 전하결합소자(CCD)는 각각의 MOS 캐패시터가 서로 매우 근접한 상태에서 전하 캐리어가 캐패시터에 저장 및 이송되는 소자이며, CMOS 이미지 센서는 제어 회로 및 신호 처리 회로를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 출력을 검출하는 스위칭 방식을 채용하는 소자이다.
상기 전하결합소자(CCD)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많기 때문에 신호 처리 회로를 CCD 칩 내에 구현할 수 없는 등의 단점이 있는바, 최근 이러한 단점을 극복하기 위하여 서브 마이크론 CMOS 제조기술을 이용한 CMOS 이미지 센서의 개발이 많이 연구되고 있다.
상기 CMOS 이미지 센서는 단위 화소 내에 포토다이오드와 모스(MOS) 트랜지스터를 형성시켜 스위칭 방식으로 신호를 검출함으로써 이미지를 구현하게 되는데, 상술한 바와 같이 CMOS 제조 기술을 이용하므로 전력 소모가 작으며 마스크의 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하다. 이에 따라, 신호 처리 회로를 단일 칩 내에 집적할 수 있어 제품의 소형화를 통해 다양한 응용이 가능하다.
CMOS 이미지 센서의 구성을 설명하면 다음과 같다. 도 1 및 도 2는 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도 및 레이아웃이다. 참고로, CMOS 이미지 센서를 구성하는 트랜지스터의 개수는 3개 이상의 다양한 형태이나 설명의 편의상 3개의 트랜지스터로 구성되는 CMOS 이미지 센서를 중심으로 기술하기로 한다.
도 1 및 도 2에 도시한 바와 같이, CMOS 이미지 센서의 단위 화소(100)는 광감지 수단인 포토다이오드(110)와 3개의 NMOS 트랜지스터로 구성된다. 상기 3개의 트랜지스터 중 리셋 트랜지스터(Rx)(120)는 포토다이오드(110)에서 생성된 광전하를 운송하는 역할 및 신호 검출을 위해 전하를 배출하는 역할을 하고, 드라이버 트랜지스터(Dx)(130)는 소스 팔로워(source follower)로서 역할하며, 셀렉트 트랜지스터(Sx)(140)는 스위칭 및 어드레싱(addressing)을 위한 것이다.
한편, 상기 단위 화소의 이미지 센서에 있어서, 전하의 이동을 원활하게 하기 위해 상기 포토다이오드(110)가 리셋 트랜지스터(Rx)(120)의 소스 역할을 수행하도록 하고 있으며, 이를 위해 단위 화소의 이미지 센서 제조 과정에서 도 2에 도시한 바와 같이 상기 포토 다이오드(110)의 일부분을 포함한 영역에 저농도 또는 고농도의 불순물 이온을 주입하는 공정을 적용하고 있다. 상기 도 2의 A-A`선에 따른 단면에 대한 제조 공정을 살펴보면 다음과 같다. 참고로, 도 2의 실선은 액티브 영역(160)을 나타낸다.
먼저, 도 3a에 도시한 바와 같이 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation, STI) 공정 등을 이용하여 소자분리막(121) 형성이 완료된 p형 반도체 기판(101) 상에 게이트 절연막(122) 및 게이트 전극(123)을 순차적으로 형성한다. 여기서, 도시하지 않았지만 상기 p형 기판 내에 p형 에피층이 미리 형성될 수 있다. 이어, 상기 기판 전면 상에 감광막을 도포한 다음, 포토리소그래피 공정을 이용하여 포토다이오드 영역을 정의하는 감광막 패턴을 형성한다. 이 때, 상가 감광막 패턴은 상기 게이트 전극을 노출시키지 않는다.
이와 같은 상태에서, 기판 전면 상에 저농도의 불순물 이온 예를 들어, n형의 불순물 이온을 주입하여 상기 기판 내부에 소정 깊이를 갖는 저농도의 불순물 영역(n-)을 형성한다.
이어, 도 3b에 도시한 바와 같이 상기 저농도의 불순물 영역을 노출시키지 않는 또 다른 감광막 패턴을 형성하고 이를 이온주입 마스크로 이용하여 상기 게이트 전극의 드레인 영역에 LDD 구조를 위한 저농도의 불순물 영역을 형성한다.
그런 다음, 도 3c에 도시한 바와 같이 상기 게이트 전극의 측벽에 스페이서를 형성하고, 상기 n형 불순물 영역(n-) 상에 p형 불순물 영역(po)을 형성하여 포토다이오드 형성 공정을 완료한다. 상기 포토다이오드가 완성된 상태에서, 고농도의 불순물 이온을 선택적으로 주입하여 상기 게이트 전극의 드레인 영역에 고농도의 불순물 영역(n+)을 형성하면 상기 도 2의 A-A`선에 따른 공정은 완료된다.
종래의 CMOS 이미지 센서 제조방법에 있어서, 포토다이오드 형성을 위한 저농도의 불순물 이온 주입 공정시 액티브 영역은 물론 상기 소자분리막 전면에도 이온 주입이 실시하게 된다. 이 때, 상기 소자분리막과 액티브 영역 사이의 경계면에 주입된 이온에 의해 해당 부분의 기판에 결함이 발생하게 된다.
이러한 이온 주입에 의한 결함은 전하 또는 정공 캐리어의 발생을 야기하고 상기 전하 및 정공의 재결합 장소를 제공하게 되며 포토다이오드의 누설 전류를 증가시키게 된다. 즉, 빛이 전혀 없는 상태에서 포토다이오드에서 플로팅 확산 영역으로 전자가 이동되는 현상인 암전류가 발생하게 된다. 상기 암전류는 주로 실리콘 표면 근저, 소자분리막과 po 의 경계, 소자분리막과 n- 의 경계 또는 po와 n-의 경계 및 p 영역, n- 영역에 분포하는 각종 결함들이나 댕글링 본드에서 비롯되며 CMOS 이미지 센서의 저조도(low illumination) 특성을 악화시킨다.
또한, 소자분리막에 이온이 도핑이 되는 것을 방지하기 위하여 소자분리막 상에 감광막 패턴 등으로 이온 주입 마스크를 형성하는 경우 상기 감광막의 패터닝시 노광원으로 사용되는 I-line 의 파장폭 등에 의하여 최소 설정한 프로파일과 미세한 차이가 발생되는 문제점이 있어, 소자분리막과 감광막 패턴을 정확히 얼라인하기에 어려움이 있다. 이에 따라, 단위 화소의 반복으로 구성되는 이미지 센서의 제조에 있어 동일한 특성을 갖는 단위 화소의 재현성에 문제점이 있다.
미국 등록특허 제6,462,365호에서는 포토다이오드의 손상으로 인해 발생되는 암전류를 억제하기 위한 방법으로 포토다이오드 영역에 상응하는 부위에 소자분리막과 트랜스퍼 게이트를 형성하는 것을 제안하였다. 이 밖에도 암전류를 최소화하기 위한 여러 가지 방법이 제안되고 있으나, 소자분리막과 액티브 영역 사이의 경계면에서의 이온 주입에 의한 결함 발생에 대한 효과적인 방법이 아직 제시되고 있지 않다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 이미지 센서 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 CMOS 이미지 센서는 액티브 영역의 포토다이오드 영역을 정의하며 기판 표면으로부터 소정 두께만큼 돌출되어 형성된 소자분리막;과, 상기 소자분리막 좌우의 기판 표면 상에 형성된 희생 산화막;과, 상기 소자분리막 격벽에 접하며 상기 희생 산화막 상에 형성된 스페이서 형태의 이온 주입 방지막을 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 이온 주입 방지막은 질화막으로 구성될 수 있다.
바람직하게는, 상기 이온 주입 방지막은 500∼1500Å의 두께로 형성될 수 있다.
본 발명에 따른 CMOS 이미지 센서의 제조방법은 반도체 기판 상에 희생 산화막과 하드 마스크층을 순차적으로 적층하는 단계;와, 감광막을 마스크 패턴으로 이용하여 상기 희생 산화막과 하드 마스크층을 식각하는 단계;와, 상기 패터닝된 하드 마스크층을 식각 마스크로 이용하여 상기 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계;와, 상기 트렌치 내에 소자분리용 절연막을 매립시킨 후 상기 하드 마스크층에 평탄화하는 단계;와, 상기 하드 마스크층을 제거하여 소자분리막을 상기 기판 표면에 돌출되도록 형성하는 단계;와, 상기 소자분리막을 포함한 기판 상에 절연막을 적층하는 단계;와, 상기 절연막 및 희생 산화막을 상기 기판 표면이 노출되도록 전면 식각하여 상기 소자분리막 격벽에 스페이서 형태의 이온 주입 방지막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 형성된 이온 주입 방지막에 의해 포토다이오드 영역의 정의를 위한 저농도 불순물 이온 주입시 상기 소자분리막의 경계와 상기 포토다이오드 영역의 경계면이 서로 접하지 않을 수 있다.
바람직하게는, 상기 포토다이오드 영역의 저농도 불순물 이온 주입 후, 상기 기판 표면에서 발생하는 암전류의 저감을 위해 고농도의 불순물 이온 주입을 더 수행하는 것을 포함할 수 있다.
바람직하게는, 상기 절연막은 질화막으로 형성할 수 있다.
바람직하게는, 상기 절연막은 500∼1500Å의 두께로 형성할 수 있다.
본 발명의 특징에 따르면, 포토다이오드와 접하는 소자분리막의 형상을 기판보다 돌출되게 형성하고 소자분리막의 격벽에 스페이서 형태의 이온 주입 방지막을 형성함으로써 포토다이오드 형성시 주입되는 불순물 이온이 소자분리막과 액티브 영역 사이의 경계면의 기판에 주입되지 않게 되어 해당 경계면에서의 이온 주입에 의한 결함 발생을 미연에 방지할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 CMOS 이미지 센서 및 그 제조방법을 상세히 설명하기로 한다. 도 4는 본 발명에 따른 CMOS 이미지 센서의 구조를 나타낸 단면도이고, 도 5a 내지 5g는 본 발명에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정 단면도이다. 여기서, 상기 도 5a 내지 5d는 도 2의 A-A`선에 따른 단면에 상응한다.
먼저, 도 4에 도시한 바와 같이 본 발명에 따른 CMOS 이미지 센서에서는 반도체 기판(401)의 액티브 영역을 격리하기 위해 기판의 필드 영역에 소자분리막(406a)이 형성되어 있다. 상기 기판의 액티브 영역의 정해진 영역 상에는 게이트 절연막(122)과 게이트 전극(123)이 순차적으로 형성되어 있고 상기 게이트 전극 및 게이트 절연막의 측벽에는 스페이서(129)가 형성되어 있다.
상기 게이트 전극(123)과 상기 소자분리막(406a)에 의해 포토다이오드 영역(408)이 정의된다. 상기 포토다이오드(408)는 저농도 n형 불순물 영역과 p형 불순물 영역의 조합으로 구성된다. 또한, 상기 게이트 전극(123)의 일측의 기판 내부에는 LDD 구조를 갖는 드레인 영역(n+)이 형성되어 있다.
한편, 상기 소자분리막(406a)은 일정 두께만큼 기판(401)으로부터 돌출된 형상을 갖는다. 상기 소자분리막(406a) 좌우의 기판 상에는 희생 산화막(402)이 형성되어 있고, 상기 소자분리막 격벽의 희생 산화막(402) 상에는 이온 주입 방지막(407a)이 스페이서의 형태로 형성되어 있다. 상기 스페이서 형태의 이온 주입 방지막(407a)에 의해 포토다이오드 형성을 위한 저농도의 불순물 이온 주입 공정시 상기 소자분리막과 액티브 영역 사이의 경계면(A)에 이온이 주입되는 것을 방지할 수 있게 된다.
이와 같은 구조를 갖는 본 발명의 CMOS 이미지 센서의 제조방법을 상세히 설명하기로 한다. 먼저, 도 5a에 도시한 바와 같이 단결정 실리콘 기판(401)과 같은 반도체 기판(401) 상에 고온 열산화공정에 의해 희생막으로서 희생 산화막(402)을 40∼150Å의 두께로 성장시킨다. 이어, 상기 희생 산화막(402) 상에 저압 화학기상증착공정에 의해 하드 마스크층으로서 희생 질화막(403)을 600∼1500Å의 두께로 적층시킨다. 상기 희생 산화막(402)은 상기 반도체 기판(401)과 상기 희생 질화막(403)의 스트레스를 완화시켜주기 위한 것이다. 상기 희생 질화막(403)은 트렌치(404)의 형성 때 식각 마스크층으로서 사용되며 후속의 화학기계적연마 공정에서 식각 정지막으로서의 역할도 담당한다.
그런 다음, 기판(401)의 필드 영역에 감광막(도시하지 않음)의 개구부가 위치하도록 상기 감광막의 패턴을 기판(401)의 액티브 영역 상에 형성시키고, 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 개구부 내의 희생 질화막(403)과 희생 산화막(402)을 이방성 식각 특성을 갖는 건식 식각공정, 예를 들어 반응성 이온 에칭(Reactive Ion Etching, RIE) 공정에 의해 완전히 식각시킴으로써 기판(401)의 필드 영역을 노출시킨다. 이후, 상기 감광막의 패턴을 제거시킨다.
이어서, 상기 남은 희생 질화막(403)을 식각 마스크층으로 이용하여 상기 노출된 필드 영역의 기판(401)을 반응성 이온 에칭 공정에 의해 3000Å 정도의 얕은 깊이로 식각시킨다. 이에 따라, 기판(401)의 필드 영역에 트렌치(404)가 형성된다.
도 5b를 참조하면, 상기 트렌치(404)의 형성이 완료되고 나면, 트렌치(404) 내의 반도체 기판(401) 표면 상에 절연막 예를 들어, 열산화막(405)을 열산화막 공정에 의해 200∼400Å의 두께로 성장시킨다. 여기서, 상기 열산화막(405)은 트렌치(404) 형성 후 플라즈마에 의해 손상된 트렌치(404) 내의 반도체 기판(401) 표면을 치유시키기 위한 것으로서 정확히는 상기 트렌치(404) 내의 반도체 기판(401) 표면 상의 원자배열에 존재하는 댕글링 본드(dangling bond)를 제거하기 위함이다. 또한, 상기 열산화막(405)은 향후 형성될 소자분리막(406)과의 접합 특성을 향상시켜주는 역할도 담당한다. 여기서, 상기 열산화막의 형성은 선택적인 것으로서 열산화막을 형성하지 않고 다음 공정을 진행할 수도 있다.
도 5c를 참조하면, 상기 트렌치(404) 및 그 외측의 희생 질화막(403) 상에 소자분리막용 절연막(406)을 상기 트렌치(404)를 충분히 메우도록 기판(401) 전면에 두껍게 적층한다. 이 때, 상기 트렌치(404) 내의 소자분리막용 절연막(406)에는 빈 공간, 즉 보이드(void)가 존재하지 않는 것이 바람직하다. 여기서, 상기 소자분리막용 절연막(406)은 반도체 소자의 설계 룰(design rule)에 따라 다소 차이가 있지만, O3-TEOS(Tetra-Ethyl-Ortho-Silicate) 상압 화학기상증착(Atmosphere Pressure Chemical Vapor Deposition, APCVD) 공정이나 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition, HDP CVD) 공정에 의해 적층될 수 있다.
한편, 설명의 편의상 상기 소자분리막용 절연막(406)이 단일층으로 이루어지는 것을 기준으로 설명하였으나, 상기 소자분리막용 절연막(406)이 예를 들어, 산화막과 질화막으로 구성된 2중 이상의 복수층으로 이루어지는 것도 가능하다.
이어, 도 5d에 도시한 바와 같이, 상기 소자분리막용 절연막(406)을 화학기계적연마 공정에 의해 연마시킴으로써 상기 희생 질화막(403)에 평탄화시킨다. 그런 다음, 상기 희생 질화막(403)을 인산 용액 등을 이용하여 습식 식각시킴으로써 상기 희생 산화막(402)을 노출시킨다. 이에 따라, 소자분리막(406a)이 완성되는데 상기 소자분리막은 종래의 소자분리막과는 달리 상기 희생 질화막(403)과 희생 산화막(402)의 높이만큼 기판으로부터 일정 부분 돌출된 형상을 갖는다.
이와 같은 상태에서 도 5e에 도시한 바와 같이, 상기 소자분리막(406a)을 포함한 기판 전면 상에 절연막, 예를 들어 질화막(407)을 저압 화학기상증착 공정을 이용하여 500∼1500Å의 두께로 적층한다.
상기 질화막(407)이 적층된 상태에서 도 5f에 도시한 바와 같이, 에치백 공정으로 이방성 식각 특성을 갖는 반응성 이온 에칭 공정을 이용하여 액티브 영역의 반도체 기판(401) 및 상기 소자분리막(406a)의 상부면이 노출될 때까지 상기 질화막(407) 및 희생 산화막(402)을 건식 식각한다. 이에 따라, 상기 소자분리막(406a)의 측벽에만 상기 질화막 즉, 이온 주입 방지막(407a)이 스페이서의 형태로 남게된다.
이와 같이, 상기 소자분리막의 측벽에 스페이서의 형태로 이온 주입 방지막(407a)이 형성된 상태에서 통상의 이미지 센서의 제조 공정을 진행하게 된다. 즉, 도 5g에 도시한 바와 같이 액티브 영역의 소정 부위에 게이트 절연막(122) 및 게이트 전극(123)의 패턴을 형성시키고, 이어 상기 기판 전면 상에 감광막을 도포한 다음, 포토리소그래피 공정을 이용하여 포토다이오드 영역을 정의하는 감광막 패턴(408)을 형성한다.
이와 같은 상태에서 기판 전면 상에 저농도의 불순물 이온 예를 들어, n형의 불순물 이온을 주입하여 소정 깊이를 갖는 저농도의 불순물 영역(n-)을 형성한다. 이후, 도면에 도시하지 않았지만 상기 저농도의 불순물 영역의 상단에 p형 불순물 이온을 주입하여 포토다이오드를 완성할 수 있다.
한편, 상기 포토다이오드를 구성하는 저농도의 불순물 영역(n-)는 상기 소자분리막(406a)과 소정 거리 즉, 상기 스페이서 형태의 이온 주입 방지막(407a)의 폭만큼 이격되어 형성된다. 즉, 상기 소자분리막 측벽의 이온 주입 방지막에 의해 저농도의 불순물 이온 주입시 상기 소자분리막과 액티브 영역 사이의 경계면에 이온이 주입되는 것을 방지하게 되는 것이다. 이에 따라, 종래의 소자분리막과 액티브 영역 사이의 경계면에서 이온 주입에 의해 생성되는 결함을 미연에 그 생성을 방지할 수 있게 된다.
이상과 같은 본 발명의 CMOS 이미지 센서의 제조방법은 전술한 바와 같이 도 2의 A-A`선에 따른 단면을 기준으로 설명하였으나, 포토다이오드와 접하는 모든 필드 영역의 소자분리막에 대해서도 동일하게 적용된다.
한편, 본 발명의 실시예들은 3T형 CMOS 이미지 센서를 중심으로 설명하였으나, 액티브 영역과 필드 영역의 경계면에서의 이온 주입에 의한 기판 손상의 방지라는 기술적 사상을 구현함에 있어서 3T형 이상의 모든 CMOS 이미지 센서에 동일하게 적용할 수 있음은 물론이다.
본 발명에 따른 CMOS 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.
포토다이오드와 접하는 소자분리막의 형상을 기판보다 돌출되게 형성하고 소자분리막의 격벽에 스페이서 형태의 이온 주입 방지막을 형성함으로써 포토다이오드 형성시 주입되는 불순물 이온이 소자분리막과 액티브 영역 사이의 경계면의 기판에 주입되지 않게 되어 해당 경계면에서의 이온 주입에 의한 결함 발생을 미연에 방지할 수 있게 된다. 이에 따라, 포토다이오드의 누설 전류를 방지하여 궁극적으로 암전류를 최소화할 수 있다.
또한, 소자분리막의 격벽에 스페이서 형태의 이온 주입 방지막이 구비됨에 따라 일정한 도핑 프로파일을 갖는 단위 화소를 제조할 수 있어, CMOS 이미지 센서의 안정적인 동작 특성을 담보할 수 있게 된다.
도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도.
도 2는 종래 기술에 따른 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃.
도 3a 내지 3c는 도 2의 A-A`선에 따른 공정 단면도.
도 4는 본 발명에 따른 CMOS 이미지 센서의 구조 단면도.
도 5a 내지 5g는 본 발명에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정단면도.
<도면의 주요 부분에 대한 설명>
122 : 게이트 절연막 123 : 게이트 전극
129 : 스페이서
401 : 반도체 기판 402 : 희생 산화막
406a : 소자분리막 407a : 이온 주입 방지막
408 : 포토다이오드
A : 소자분리막과 액티브 영역 사이의 경계면
Claims (8)
- 액티브 영역의 포토다이오드 영역을 정의하며 기판 표면으로부터 소정 두께만큼 돌출되어 형성된 소자분리막;상기 소자분리막 좌우의 기판 표면 상에 형성된 희생 산화막;상기 소자분리막 격벽에 접하며 상기 희생 산화막 상에 형성된 스페이서 형태의 이온 주입 방지막을 포함하여 이루어지는 것을 특징으로 하는 CMOS 이미지 센서.
- 제 1 항에 있어서, 상기 이온 주입 방지막은 질화막으로 구성되는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 이온 주입 방지막은 500∼1500Å의 두께로 형성된 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 반도체 기판 상에 희생 산화막과 하드 마스크층을 순차적으로 적층하는 단계;감광막을 마스크 패턴으로 이용하여 상기 희생 산화막과 하드 마스크층을 식각하는 단계;상기 패터닝된 하드 마스크층을 식각 마스크로 이용하여 상기 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계;상기 트렌치 내에 소자분리용 절연막을 매립시킨 후 상기 하드 마스크층에 평탄화하는 단계;상기 하드 마스크층을 제거하여 소자분리막을 상기 기판 표면에 돌출되도록 형성하는 단계;상기 소자분리막을 포함한 기판 상에 절연막을 적층하는 단계;상기 절연막 및 희생 산화막을 상기 기판 표면이 노출되도록 전면 식각하여 상기 소자분리막 격벽에 스페이서 형태의 이온 주입 방지막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 4 항에 있어서,상기 형성된 이온 주입 방지막에 의해 포토다이오드 영역의 정의를 위한 저농도 불순물 이온 주입시 상기 소자분리막의 경계와 상기 포토다이오드 영역의 경계면이 서로 접하지 않음을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 5 항에 있어서,상기 포토다이오드 영역의 저농도 불순물 이온 주입 후, 상기 기판 표면에서 발생하는 암전류의 저감을 위해 고농도의 불순물 이온 주입을 더 수행하는 것을 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 4 항에 있어서, 상기 절연막은 질화막으로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 4 항에 있어서, 상기 절연막은 500∼1500Å의 두께로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0065688A KR100535924B1 (ko) | 2003-09-22 | 2003-09-22 | 시모스 이미지 센서 및 그 제조방법 |
| US10/746,615 US6849886B1 (en) | 2003-09-22 | 2003-12-23 | CMOS image sensor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0065688A KR100535924B1 (ko) | 2003-09-22 | 2003-09-22 | 시모스 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050029431A true KR20050029431A (ko) | 2005-03-28 |
| KR100535924B1 KR100535924B1 (ko) | 2005-12-09 |
Family
ID=34075012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0065688A KR100535924B1 (ko) | 2003-09-22 | 2003-09-22 | 시모스 이미지 센서 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6849886B1 (ko) |
| KR (1) | KR100535924B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644523B1 (ko) * | 2004-07-30 | 2006-11-10 | 매그나칩 반도체 유한회사 | 암신호를 감소시킬 수 있는 이미지센서의 제조 방법 |
| US7342211B2 (en) | 2005-08-05 | 2008-03-11 | Samsung Electronics Co., Ltd. | Image sensor and method of manufacturing the same |
| US7384846B2 (en) | 2005-05-12 | 2008-06-10 | Hynix Semiconductor Inc. | Method of fabricating semiconductor device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| KR100544957B1 (ko) | 2003-09-23 | 2006-01-24 | 동부아남반도체 주식회사 | 시모스 이미지 센서의 제조방법 |
| KR100558529B1 (ko) * | 2003-09-23 | 2006-03-10 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| JP2005191311A (ja) * | 2003-12-25 | 2005-07-14 | Sharp Corp | 固体撮像装置の製造方法及び固体撮像装置 |
| KR100660324B1 (ko) * | 2004-07-01 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100698069B1 (ko) * | 2004-07-01 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100606934B1 (ko) * | 2004-07-05 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
| KR100577312B1 (ko) * | 2004-07-05 | 2006-05-10 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 포토트랜지스터 및 그 제조 방법 |
| KR100606954B1 (ko) * | 2004-07-08 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 포토다이오드 제조방법 |
| JP4496866B2 (ja) * | 2004-07-08 | 2010-07-07 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| KR100699844B1 (ko) * | 2005-06-10 | 2007-03-27 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
| KR100640980B1 (ko) * | 2005-08-10 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100708866B1 (ko) * | 2005-10-05 | 2007-04-17 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
| KR100731095B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| KR100731121B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| KR100660336B1 (ko) * | 2005-12-28 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 |
| JP5444694B2 (ja) * | 2008-11-12 | 2014-03-19 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4722910A (en) * | 1986-05-27 | 1988-02-02 | Analog Devices, Inc. | Partially self-aligned metal contact process |
| US5859450A (en) * | 1997-09-30 | 1999-01-12 | Intel Corporation | Dark current reducing guard ring |
| US6462365B1 (en) | 2001-11-06 | 2002-10-08 | Omnivision Technologies, Inc. | Active pixel having reduced dark current in a CMOS image sensor |
-
2003
- 2003-09-22 KR KR10-2003-0065688A patent/KR100535924B1/ko not_active IP Right Cessation
- 2003-12-23 US US10/746,615 patent/US6849886B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644523B1 (ko) * | 2004-07-30 | 2006-11-10 | 매그나칩 반도체 유한회사 | 암신호를 감소시킬 수 있는 이미지센서의 제조 방법 |
| US7384846B2 (en) | 2005-05-12 | 2008-06-10 | Hynix Semiconductor Inc. | Method of fabricating semiconductor device |
| US7342211B2 (en) | 2005-08-05 | 2008-03-11 | Samsung Electronics Co., Ltd. | Image sensor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100535924B1 (ko) | 2005-12-09 |
| US6849886B1 (en) | 2005-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100535924B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US8629023B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
| US20060276014A1 (en) | Self-aligned high-energy implantation for deep junction structure | |
| JP2006191095A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| KR20060127475A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20080062052A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100853792B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100603247B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
| JP2000031269A (ja) | Ｓｏｉ素子及びその素子分離方法 | |
| KR100461973B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100601106B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100850859B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100538378B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100535920B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR20060095535A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR101128682B1 (ko) | Ｃｍｏｓ 이미지 센서 제조 방법 | |
| KR20050062143A (ko) | 이미지센서 픽셀영역의 소자분리 방법 | |
| KR100550910B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR100390810B1 (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| KR100749254B1 (ko) | 전하운송효율을 향상시키기 위한 이미지센서 제조 방법 | |
| KR20050091224A (ko) | 씨모스 이미지 센서의 포토다이오드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |