KR100731121B1 - 씨모스 이미지센서의 제조방법 - Google Patents
씨모스 이미지센서의 제조방법 Download PDFInfo
- Publication number
- KR100731121B1 KR100731121B1 KR1020050132681A KR20050132681A KR100731121B1 KR 100731121 B1 KR100731121 B1 KR 100731121B1 KR 1020050132681 A KR1020050132681 A KR 1020050132681A KR 20050132681 A KR20050132681 A KR 20050132681A KR 100731121 B1 KR100731121 B1 KR 100731121B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- image sensor
- device isolation
- semiconductor substrate
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims description 31
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 43
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 239000012535 impurity Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000007667 floating Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
본 발명은 씨모스 이미지센서의 제조방법에 관한 것으로, 본 발명의 씨모스 이미지센서의 제조방법은 포토다이오드영역과 트랜지스터 영역으로 정의된 반도체 기판을 준비하는 단계와, 상기 반도체 기판에 소정 간격을 두고 이격되도록 제1 소자분리막 및 제2 소자분리막을 형성하는 단계와, 상기 제2 소자분리막 상부의 반도체 기판 내부에 채널영역용 도전막을 형성하는 단계와, 상기 채널영역용 도전막 상에 게이트절연막 및 게이트전극을 형성하는 단계를 포함한다.
이미지센서
Description
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃
도 3a 내지 도 3c는 종래기술에 따른 씨모스 이미지센서의 제조방법을 도시한 공정단면도
도 4a 내지 도 4e는 본 발명에 따른 씨모스 이미지센서의 제조방법을 도시한 공정단면도
<도면의 주요 부분에 대한 부호의 설명>
161 : 반도체 기판 162 : 에피층
163a, 163b: 제1 및 제2 소자 분리막 164 : 게이트 절연막
165 : 게이트 전극 167 : 저농도 n형 확산 영역
168 : 스페이서 170 : 고농도 n형 확산 영역
172 : p형 확산 영역 150: 도전층
본 발명은 이미지센서의 제조방법에 관한 것으로, 더욱 상세하게는 씨모스이미지센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.
또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서 로서 씨모스 이미지 센서가 주목을 받고 있다.
상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(10)와, 4개의 트랜지스터들을 포함하여 구성된다.
여기서, 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(20), 리셋 트랜지스터(30), 드라이브 트랜지스터(40) 및 셀렉트 트랜지스터(50)이다. 그리고, 상기 각 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(60)가 전기적으로 연결된다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 트랜스퍼 트랜지스터(20)의 게이트 전압이고, Rx는 리셋 트랜지스터(30)의 게이트 전압이고, Dx는 드라이브 트랜지스터(40)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(50)의 게이트 전압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 도 2에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(23, 33, 43, 53)이 형성된다.
즉, 상기 게이트 전극(23)에 의해 트랜스퍼 트랜지스터(20)가 형성되고, 상기 게이트 전극(33)에 의해 리셋 트랜지스터(30)가 형성되고, 상기 게이트 전극(43)에 의해 드라이브 트랜지스터(40)가 형성되며, 상기 게이트 전극(53)에 의해 셀렉트 트랜지스터(50)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(23, 33, 43, 53) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
도 3a 내지 도 3c는 도 2의 Ⅰ-Ⅰ'선에 따른 종래 기술에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 고농도 P형 반도체 기판(61)에 에피택셜(epitaxial) 공정을 실시하여 저농도 P형 에피층(62)을 형성한다.
이어, 상기 반도체 기판(61)을 액티브 영역과 소자 분리 영역을 정의하고, STI 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(63)을 형성한다.
그리고, 상기 소자 분리막(63)이 형성된 에피층(62) 전면에 절연막(64)과 도전층(예를 들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 게이트 전극(65)을 형성한다.
도 3b에 도시한 바와 같이, 상기 반도체 기판(61)의 전면에 제1 감광막을 도포하고, 노광 및 현상 공정으로 블루(Blue), 그린(Green), 레드(Red)의 각 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제1 감광막을 마스크로 이용하여 상기 에피층(62)에 저농도 n형 불순물 이온을 주입하여 상기 블루, 그린, 레드 포토다이오드 영역인 저농도 n형 확산 영역(67)을 형성한다.
이어서, 상기 제1 감광막을 완전히 제거하고, 상기 반도체 기판(61)의 전면에 절연막을 증착한 후, 에치백 공정을 실시하여 상기 게이트 전극(65)의 양측면에 스페이서(68)을 형성한다.
이어, 상기 반도체 기판(61)의 전면에 제2 감광막을 도포하고, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 커버되고 상기 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제2 감광막을 마스크로 이용하여 상기 노출된 상기 소오스/드레인영역에 고농도 n형 불순물 이온을 주입하여 n형 확산 영역(플로팅 확산 영역)(70)을 형성한다.
도 3c에 도시한 바와 같이, 상기 제2 감광막을 제거하고, 상기 반도체 기판(61)의 전면에 제3 감광막을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역이 노출되도록 패터닝한다. 이어, 상기 패터닝된 제3 감광막을 마스크로 이용하여 상기 n형 확산 영역(67)이 형성된 포토다이오드 영역에 p형 불순물 이온을 주입하여 반도체 기판의 표면내에 p형 확산 영역(72)을 형성한다. 이어, 상기 제 3 감광막을 제거하고, 상기 반도체 기판(61)에 열처리 공정을 실시하여 각 불순물 확산영역을 확산시킨다.
상기와 같이 형성된 트랜스퍼 트랜지스터가 턴온(Turn on)하여 빛에 의해 생 긴 포토다이오드영역 즉, n형 확산영역(67)의 전자를 트랜스퍼하여 상기 플로팅 확산영역 즉, n형 확산 영역(70)에 저장하게 된다.
그러나, 상기 포토 다이오드 영역에 형성된 n형 확산영역(67)의 공핍영역 증대(A1)에 의해 트랜스퍼 트랜지스터의 드레인영역인 n형 확산영역(70)과 상기 저농도 n형 확산영역(67) 사이에 펀치쓰루(punchthrough: B1)가 유발되어, CMOS 이미지센서의 특성을 열화시키게 되는 문제점이 있다.
따라서, 상술한 문제점을 해결하기 위한 본 발명은 CMOS 이미지센서의 특성저하를 방지하는 씨모스이미지센서의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 씨모스 이미지센서의 제조방법은 포토다이오드영역과 트랜지스터 영역으로 정의된 반도체 기판을 준비하는 단계와, 상기 반도체 기판에 소정 간격을 두고 이격되도록 제1 소자분리막 및 제2 소자분리막을 형성하는 단계와, 상기 제2 소자분리막 상부의 반도체 기판 내부에 채널영역용 도전막을 형성하는 단계와, 상기 채널영역용 도전막 상에 게이트절연막 및 게이트전극을 형성하는 단계를 포함한다.
상기 게이트전극 및 게이트 절연막이 형성된 결과물 상에 이온주입공정을 수행하여 상기 포토다이오드영역에 제1 확산영역을 형성하는 단계와, 상기 게이트전극 및 게이트 절연막의 측벽에 스페이서를 형성하는 단계와, 상기 스페이서가 형성된 결과물 상에 이온주입공정을 수행하여, 상기 트랜지스터영역에 제2 확산영역을 형성하는 단계를 더 포함한다.
상기 채널영역용 도전막은 상기 제2 소자분리막 상부의 반도체 기판을 패터닝하여 트렌치를 형성하는 단계와, 상기 트렌치 내부에만 도전막을 매립하는 단계와, 상기 도전막에만 이온주입하는 단계를 포함한다.
상기 제1 소자분리막은 소자분리영역을 정의한다.
상기와 같은 특징을 갖는 본 발명에 따른 씨모스 이미지센서의 제조방법에 대한 실시예들을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 4a 내지 도 4e는 도 2의 Ⅰ-Ⅰ'선에 따른 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 개략적인 공정 단면도이다.
도 4a에 도시한 바와 같이, 고농도 P형 반도체 기판(161)에 에피택셜(epitaxial) 공정을 실시하여 저농도 P형 에피층(162)을 형성한다.
이어, 상기 반도체 기판(161)을 액티브 영역과 소자 분리 영역을 정의하고, STI 공정을 이용하여 상기 소자 분리 영역 및 게이트전극이 형성될 영역 각각에 제1 및 제2 소자 분리막(163a, 136b)을 형성한다.
여기서, 도면에는 도시하지 않았지만 상기 제1, 제2 소자 분리막(163a, 163b)을 형성하는 방법을 설명하면 다음과 같다.
먼저, 반도체 기판 위에 패드 산화막(pad oxide), 패드 질화막(pad nitride) 및 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 차례로 형성하고, 상기 TEOS 산화막위에 감광막을 형성한다. 이어, 액티브 영역과 소자 분리 영역을 정의하는 마스크와 게이트전극이 형성될 영역을 정의하는 마스크를 이용하여 상기 감광막을 노광하고 현상하여 상기 감광막을 패터닝한다. 이때, 상기 소자 분리 영역 및 게이트전 극이 형성될 영역의 감광막이 제거한다.
그리고 상기 패터닝된 감광막을 마스크로 이용하여 상기 소자 분리 영역 및 게이트전극이 형성될 영역의 패드 산화막, 패드 질화막 및 TEOS 산화막을 선택적으로 제거한다.
이어, 상기 패터닝된 패드 산화막, 패드 질화막 및 TEOS 산화막을 마스크로 이용하여 상기 소자 분리 영역 및 게이트전극이 형성될 영역의 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 상기 감광막을 모두 제거한다.
이어, 상기 트렌치의 내부에 절연 물질을 매립하여 상기 트렌치의 내부에 소자 분리막(163a, 163b)을 형성한다. 이어, 상기 패드 산화막, 패드 질화막 및 TEOS 산화막을 제거한다.
상기 제1 소자분리막(163a)은 소자분리영역 상에 형성되고, 상기 제2 소자분리막(163b)은 게이트 전극이 형성될 영역 상에 형성된다.
도 4b에 도시된 바와 같이, 상기 소자분리막이 형성된 기판 상에 감광막을 도포한 후 상기 감광막 상부에 소정의 패턴이 형성된 포토 마스크를 정렬한 후 광선을 조사하여 노광하고 그 이후에 현상하여 감광막을 패터닝하여, 상기 제2 소자분리막(163b)을 노출하는 감광막 패턴을 형성한다.
상기 감광막 패턴을 이용하여 식각공정을 수행하여, 상기 제2 소자분리막의 상부영역을 제거하여 트렌치(148)를 형성한다.
상기 트렌치(148)의 폭은 이후 형성될 게이트전극의 폭과 유사한 폭으로 형성되도록 한다.
이어, 도 4c에 도시된 바와 같이, 상기 트렌치(148)가 형성된 기판 전면에 폴리실리콘막과 같은 도전막을 형성한 후, 상기 반도체 기판(161)이 노출될 때까지 CMP 공정과 같은 평탄화공정을 수행하여, 상기 트렌치(148) 내부에만 도전막(150)이 매립되도록 한다.
이어, 상기 매립된 도전막(150)에 이온주입공정을 수행하여, 도핑된 도전막(150)을 형성한다. 상기 도핑된 도전막(150)은 이후 완성될 트랜지스터의 채널영역으로 정의된다.
계속, 도 4d에 도시된 바와 같이, 상기 제1, 제2 소자분리막(163a, 163b)이 형성된 에피층(162) 전면에 게이트절연막용 절연막(164)과 도전층 예를 들면, 실리콘층(165)을 차례로 증착한다.
여기서, 상기 절연막(164)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수도 있다.
그리고 상기 도전층 및 게이트 절연막(164)을 선택적으로 제거하여 게이트 전극(165)을 형성한다.
마지막으로, 도 4e에 도시된 바와 같이, 상기 게이트 전극(165) 및 게이트절연막(164)이 형성된 기판 전면에 감광막을 도포하고, 노광 및 현상 공정으로 각 포토 다이오드 영역이 노출되도록 상기 감광막을 선택적으로 패터닝한다. 그리고, 상기 패터닝된 감광막을 마스크로 이용하여 상기 에피층(162)에 저농도 도전형(n형) 불순물 이온을 주입하여 포토다이오드 영역에 n형 확산 영역(167)을 형성한다.
이어, 상기 감광막을 제거하고, 상기 확산영역(167)을 포함한 반도체 기판 (161)의 전면에 절연막을 형성한 후, 전면에 에치백 공정을 실시하여 상기 게이트 전극(165b)의 양측면에 스페이서(168)를 형성한다.
이어, 상기 스페이서(168)를 포함한 반도체 기판(161) 전면에 감광막을 도포하고, 노광 및 현상 공정으로 각 포토다이오드 영역을 커버하고 상기 각 트랜지스터의 소오스/드레인 영역(여기서, 플로팅 확산 영역)이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 감광막을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 제2 도전형(n형) 불순물 이온을 주입하여 n형 확산 영역(플로팅 확산 영역)(170)을 형성한다.
이어, 상기 감광막을 제거하고, 상기 반도체 기판(161)의 전면에 감광막을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역이 노출되도록 패터닝한다. 이어, 상기 패터닝된 감광막을 마스크로 이용하여 상기 n형 확산영역(167)이 형성된 에피층(162)에 제1 도전형(p형) 불순물 이온을 주입하여 상기 에피층(162)의 표면내에 p형 확산 영역(172)을 형성한다.
상기 감광막을 제거하고, 상기 반도체 기판(161)에 열처리 공정을 실시하여 각 불순물 확산영역을 확산시킨다.
한편, 상기 포토 다이오드 영역에 형성된 n형 확산영역(167)의 공핍영역(A2)이 증대되더라도 제2 소자분리막(163b)에 의해 트랜스퍼 트랜지스터의 n형 확산영역(170)과 상기 저농도 n형 확산영역(167) 사이에 펀치쓰루의 유발이 방지된다.
이후, 공정은 도면에 도시하지 않았지만, 전면에 다수의 층간 절연막의 금속배선을 형성한 후 칼라 필터층과 마이크로렌즈를 형성하여 이미지 센서를 완성한 다.
본 발명에 의하면, 상기 포토 다이오드 영역과 트랜스퍼 트랜지스터 사이에 제2 소자분리막을 형성함으로써, 트랜스퍼 트랜지스터와 포토다이오드 영역의 불순물영역들 사이의 펀치쓰루를 방지할 수 있게 됨으로써, 빛에 의해 생긴 포토다이오드 내의 전자가 트랜지스터를 턴온하기 이전에 빠져나가는 것을 막아주고, 이미지 센서의 감도를 향상시키고, 이미지 센서의 저조도 특성을 개선시킬 수 있고, 트랜지스터가 턴온되기 이전부터 발생하는 다크 시그널(dark signal)을 감소시킬 수 있는 등의 CMOS 이미지 센서의 특성을 향상시킬 수 있는 효과가 있다.
Claims (4)
- 포토다이오드영역과 트랜지스터 영역으로 정의된 반도체 기판을 준비하는 단계와,소자분리영역 및 게이트 전극이 형성될 영역의 상기 반도체 기판에 소정 간격을 두고 이격되도록 제1 소자분리막 및 제2 소자분리막을 각각 형성하는 단계와,상기 제2 소자분리막 상부의 반도체 기판 내부에 채널영역용 도전막을 형성하는 단계와,상기 채널영역용 도전막 상에 게이트절연막 및 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지센서의 제조방법.
- 제1 항에 있어서,상기 게이트전극 및 게이트 절연막이 형성된 결과물 상에 이온주입공정을 수행하여 상기 포토다이오드영역에 제1 확산영역을 형성하는 단계와,상기 게이트전극 및 게이트 절연막의 측벽에 스페이서를 형성하는 단계와,상기 스페이서가 형성된 결과물 상에 이온주입공정을 수행하여, 상기 트랜지스터영역에 제2 확산영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제1 항에 있어서, 상기 채널영역용 도전막은상기 제2 소자분리막 상부의 반도체 기판을 패터닝하여 트렌치를 형성하는 단계와,상기 트렌치 내부에만 도전막을 매립하는 단계와,상기 도전막에만 이온주입하는 단계를 포함하는 것을 특징으로 하는 씨모스 트랜지스터의 제조방법.
- 제1 항에 있어서, 상기 제1 소자분리막은소자분리영역을 정의하는 것을 특징으로 하는 씨모스 트랜지스터의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132681A KR100731121B1 (ko) | 2005-12-28 | 2005-12-28 | 씨모스 이미지센서의 제조방법 |
| US11/611,341 US7692225B2 (en) | 2005-12-28 | 2006-12-15 | CMOS image sensor |
| CNA2006101690688A CN1992302A (zh) | 2005-12-28 | 2006-12-20 | Cmos图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132681A KR100731121B1 (ko) | 2005-12-28 | 2005-12-28 | 씨모스 이미지센서의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100731121B1 true KR100731121B1 (ko) | 2007-06-22 |
Family
ID=38192589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132681A KR100731121B1 (ko) | 2005-12-28 | 2005-12-28 | 씨모스 이미지센서의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7692225B2 (ko) |
| KR (1) | KR100731121B1 (ko) |
| CN (1) | CN1992302A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070033718A (ko) * | 2005-09-22 | 2007-03-27 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100752646B1 (ko) * | 2005-10-01 | 2007-08-29 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| US8507962B2 (en) * | 2010-10-04 | 2013-08-13 | International Business Machines Corporation | Isolation structures for global shutter imager pixel, methods of manufacture and design structures |
| CN108039354A (zh) * | 2017-12-08 | 2018-05-15 | 德淮半导体有限公司 | 互补金属氧化物半导体图像传感器及其制造方法 |
| CN110085609A (zh) * | 2019-04-08 | 2019-08-02 | 天津大学 | 带有微光模式的图像传感器像素结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000019973A (ko) * | 1998-09-16 | 2000-04-15 | 김영환 | 모스전계효과트랜지스터 |
| KR20020088881A (ko) * | 2001-05-22 | 2002-11-29 | 주식회사 하이닉스반도체 | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2965283B2 (ja) | 1994-07-13 | 1999-10-18 | ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド | 薄膜トランジスタの製造方法 |
| US6420218B1 (en) * | 2000-04-24 | 2002-07-16 | Advanced Micro Devices, Inc. | Ultra-thin-body SOI MOS transistors having recessed source and drain regions |
| KR100486643B1 (ko) | 2003-02-04 | 2005-04-29 | 동부아남반도체 주식회사 | 모스전계효과 트랜지스터의 제조 방법 |
| KR100535924B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| US20050274988A1 (en) * | 2004-06-01 | 2005-12-15 | Hong Sungkwon C | Imager with reflector mirrors |
-
2005
- 2005-12-28 KR KR1020050132681A patent/KR100731121B1/ko not_active IP Right Cessation
-
2006
- 2006-12-15 US US11/611,341 patent/US7692225B2/en not_active Expired - Fee Related
- 2006-12-20 CN CNA2006101690688A patent/CN1992302A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000019973A (ko) * | 1998-09-16 | 2000-04-15 | 김영환 | 모스전계효과트랜지스터 |
| KR20020088881A (ko) * | 2001-05-22 | 2002-11-29 | 주식회사 하이닉스반도체 | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070145444A1 (en) | 2007-06-28 |
| US7692225B2 (en) | 2010-04-06 |
| CN1992302A (zh) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672669B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100731095B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731122B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100685889B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100640978B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672668B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100672688B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100606908B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672700B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100720523B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100720492B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731066B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070035649A (ko) | 씨모스 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130520 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140516 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150512 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160512 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170504 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |