KR100752646B1 - 이미지 센서 및 이의 제조 방법 - Google Patents
이미지 센서 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100752646B1 KR100752646B1 KR1020050092667A KR20050092667A KR100752646B1 KR 100752646 B1 KR100752646 B1 KR 100752646B1 KR 1020050092667 A KR1020050092667 A KR 1020050092667A KR 20050092667 A KR20050092667 A KR 20050092667A KR 100752646 B1 KR100752646 B1 KR 100752646B1
- Authority
- KR
- South Korea
- Prior art keywords
- device isolation
- isolation layer
- photodiode
- semiconductor substrate
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 48
- 239000010410 layer Substances 0.000 claims abstract description 198
- 238000002955 isolation Methods 0.000 claims abstract description 178
- 239000012535 impurity Substances 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 238000005468 ion implantation Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 19
- 238000009825 accumulation Methods 0.000 claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000008569 process Effects 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 19
- 150000004767 nitrides Chemical class 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 229910019142 PO4 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 3
- 239000010452 phosphate Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 반도체 기판에 형성된 포토다이오드, 상기 포토다이오드와 인접한 상기 반도체 기판의 소정 영역에 불순물을 이온 주입하여 형성된 제1 소자 분리막, 상기 제1 소자 분리막을 덮고 절연막으로 이루어진 제2 소자 분리막, 및 상기 제2 소자 분리막 상에 형성되고 상기 제2 소자 분리막보다 굴절률이 큰 물질로 이루어진 층간 절연막을 포함하는 이미지 센서 및 이의 제조 방법을 개시한다. 상기 제1 소자 분리막이 이온 주입에 의해 형성되므로 제1 소자 분리막과 반도체 기판의 경계면에서 발생되는 암전류 및 그에 따른 크로스 토크를 방지할 수 있다. 또한, 상기 층간 절연막은 상기 제2 소자 분리막보다 굴절률이 더 큰 물질을 포함함으로써 소정의 입사각을 갖는 사광을 상기 포토다이오드로 집광시킬 수 있다.
이미지 센서, 소자 분리막, 이온 주입, 포토다이오드
Description
도 1은 종래 이미지 센서의 단면도이다.
도 2는 본 발명에 따른 이미지 센서의 예시적인 단위 픽셀(pixel) 등가회로도이다.
도 3은 본 발명에 따른 이미지 센서의 예시적인 레이아웃이다.
도 4는 도 3의 Ⅳ-Ⅳ' 단면도이다.
도 5 내지 도 12은 본 발명의 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명*
100: 반도체 기판 120: 제1 소자 분리막
125: 제2 소자 분리막 130: 포토다이오드
140: 게이트 160: 층간 절연막
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히, 광학 신호를 전기 신호로 변환시키는 이미지 센서 및 그 제조 방법에 관한 것이다.
일반적으로 이미지 센서는 광학 신호를 전기 신호로 변환시키는 반도체 소자이다. 이미지 센서의 예로서, CIS(Complimentary Metal Oxide Semiconductor(CMOS) image sensors) 및 CCD(Charge Coupled Device) 이미지 센서를 들 수 있다. CIS 및 CCD 이미지 센서는 2 차원적으로 배치된 포토다이오드에 입사한 광을 신호 전하(전자)로 변환시켜 시간 축에 따라 순차로 신호 전압으로 읽어낸다는 점에서 유사한 원리를 가지며 구조에 있어서도 매우 유사하다. 단, CIS 및 CCD는 신호 전하를 전압으로 바꾸는 장소와 신호를 출력 단자까지 전송하는 방법에 있어서 차이가 있다. 즉, CIS는 복수의 단위 픽셀에서 전하를 전압으로 변환하여 신호선에서 스위칭 동작에 의하여 신호를 출력한다. 반면, CCD는 신호 전하를 수직 레지스터, 수평 레지스터의 순서로 전송하고 출력 단자의 바로 앞에서 전압으로 변환한다.
상기와 같은 이미지 센서는 입사광을 이미지 처리가 가능한 전하로 변환시키는 포토다이오드를 포함하는 픽셀(pixel) 영역과 상기 픽셀을 제어하는 주변 회로 영역으로 나뉜다. 상기 픽셀 영역은 소자 분리막에 의해 활성 영역이 정의되며, 상기 활성 영역 상에 포토다이오드, 및 복수개의 게이트들이 형성된다. 상기 주변 회로 영역 또한, 소자 분리막에 의해 정의되는 활성 영역 상에 상기 픽셀을 제어하기 위한 소자들이 형성된다.
도 1은 종래 이미지 센서의 픽셀 단면도이다.
도 1을 참조하면, n 형 반도체 기판(10) 상에 STI 구조의 소자 분리막(15)을 형성한다. 상기 소자 분리막(15)에 의해 정의된 활성 영역 상에 포토다이오드(20), 트랜스퍼 게이트(30), 및 플로팅 확산 영역(floating diffusion region: 40)을 형성한다. 트랜스퍼 게이트(30)는 게이트 절연막(33) 상에 게이트용 도전막(35)을 포함한다. 트랜스퍼 게이트(30)는 포토다이오드(20)에서 생성된 광전하를 플로팅 확산 영역(40)으로 운송한다. 포토다이오드(20) 및 게이트(30)를 포함하는 픽셀 영역 상에 층간 절연막(50)을 형성한다. 이미지 센서에서 층간 절연막(50)은 산화막이 일반적으로 사용된다.
종래의 이미지 센서에서는 반도체 기판(10) 표면 또는 소자 분리막(15)과 반도체 기판(10) 간의 계면 상의 결정 결함 또는 댕글링 본드(dangling bond)에 의해 암전류가 발생된다. 상기 암전류는 특히, 외부 광이 매우 미약한 환경하에서는 그에 상응하는 신호가 포토다이오드에서 출력되어야 하나, 전술한 누설전류가 포토다이오드로 유입될 경우 빛이 없는 상태에서도 전류가 발생하는 암전류 현상이 발생하여 이미지 센서의 화질에 치명적인 손상을 가져올 수 있다.
또한, 상기 암전류는 상기 소자 분리막에 의해 정의된 활성 영역상의 포토다이오드 외의 다른 포토다이오드로 전류를 흘러 보내어 상기 포토다이오드는 마이크로 렌즈에서 수용된 광들에 상응하는 신호를 형성하지 못한다. 그리고 다른 포토다이오드는 다른 마이크로 렌즈에서 수용되는 광들에 상응하는 것보다 더 많은 신호를 형성한다. 따라서 크로스 토크가 발생되고, 이는 원하는 이미지를 구현할 수 없게되는 문제점이 발생한다.
상기와 같은 목적을 달성하기 위해, 본 발명이 이루고자 하는 기술적 과제는 암전류 및 크로스 토크를 방지할 수 있는 이미지 센서를 제공하는 데 있다.
또한 본 발명이 이루고자 하는 다른 기술적 과제는 픽셀 영역의 소자 분리막과 주변 회로 영역의 소자 분리막을 다르게 형성하여 개선된 화질을 구현할 수 있는 이미지 센서를 제공하는 데 있다.
아울러, 본 발명이 이루고자 하는 다른 기술적 과제는 암전류 및 크로스 토크를 방지할 수 있는 이미지 센서를 효과적으로 제조하는 방법을 제공하는 데 있다.
아울러, 본 발명이 이루고자 하는 다른 기술적 과제는 픽셀 영역의 소자 분리막과 주변 회로 영역의 소자 분리막을 다르게 형성하여 우수한 화질을 구현할 수 있는 이미지 센서를 효과적으로 제조하는 방법을 제공하는 데 있다.
본 발명은 반도체 기판에 형성된 포토다이오드, 상기 포토다이오드와 인접한 상기 반도체 기판의 소정 영역에 불순물을 이온 주입하여 형성된 제1 소자 분리막, 상기 제1 소자 분리막을 덮고 절연막으로 이루어진 제2 소자 분리막, 및 상기 제2 소자 분리막 상에 형성되고 상기 제2 소자 분리막보다 굴절률이 큰 물질로 이루어진 층간 절연막을 포함하는 이미지 센서를 포함한다.
상기 제1 소자 분리막은 상기 포토다이오드에 포함되는 불순물과 다른 도전형의 불순물을 이온 주입하여 형성된다. 예를 들어, P형의 반도체 기판 상에 N형의 포토다이오드가 형성되고, 상기 반도체 기판에 포함된 P형의 불순물 농도보다 더 고농도로 P형의 불순물을 포함하는 제1 소자 분리막이 형성된다. 따라서 상기 포토 다이오드를 다른 포토다이오드와 전기적으로 분리한다.
상기 제1 소자 분리막은 이온 주입량, 이온 주입 시간, 또는 이온 주입 후 열공정으로 인한 확산에 따라 그 깊이를 조절할 수 있다. 상기 깊이는 소자 분리에 충분할 정도로 형성될 수 있다. 상기 제1 소자 분리막이 이온 주입에 의해 형성되어 상기 제1 소자 분리막과 반도체 기판의 계면에 발생되는 결정 결함 또는 댕글링 본드 형성을 방지할 수 있다. 따라서 상기 제1 소자 분리막과 상기 반도체 기판의 계면상에 암전류 및 그에 따른 크로스 토크 발생을 방지할 수 있다.
상기 제2 소자 분리막은 절연막으로 이루어지고 상기 제1 소자 분리막을 덮는 구조로 형성되어 상기 포토다이오드와 다른 포토다이오드를 전기적으로 분리한다.
상기 층간 절연막은 상기 제2 소자 분리막을 형성하는 물질 보다 굴절률이 더 큰 물질을 포함한다. 따라서 소정의 입사각을 갖는 사광(斜光)이 층간 절연막과 제2 소자 분리막의 굴절률 차이에 의해 상기 소자 분리막들에 의해 정의된 활성 영역 외의 영역에 형성된 포토다이오드에 수광되는 것을 방지한다. 즉, 상기 소정의 입사각을 갖는 사광이 상기 층간 절연막을 통과하고 상기 제2 소자 분리막에서 반사되어 상기 포토다이오드로 집광될 수 있도록 한다. 상기 제2 소자 분리막이 열산화막 및 HDP 산화막(SiO2)으로 이루어진 경우, 상기 층간 절연막은 상기 열산화막 및 상기 HDP 산화막보다 굴절률이 큰 실리콘 산화 질화막(SiON)으로 이루어지는 것이 바람직하다. 상기 실리콘 산화 질화막은 실란(SiH4) 및 질소(N2)를 소오스 가스 로 이용하여 PE-CVD법에 의해 형성하는 것이 바람직하다. 상기 실리콘 산화 질화막은 질소 함량, 증착 두께 등에 따라 굴절률을 조절할 수 있다. 상기와 같이 굴절률을 조절함으로써 상기 소정의 입사각을 갖는 사광을 상기 포토다이오드로 최대한 집광되도록 층간 절연막을 형성할 수 있다.
상기 이미지 센서는 반도체 기판 표면상의 댕글링 본드에 의해 발생하는 암전류를 방지하기 위해, 상기 제2 소자 분리막과 접하는 상기 제1 소자 분리막의 표면에 형성된 제1 홀 축적 영역(hole accumulation region)을 더 포함할 수 있다. 또한, 상기 이미지 센서는 상기 포토다이오드 위의 반도체 기판 표면에 형성된 제2 홀 축적 영역을 더 포함할 수 있다. 상기 홀 축적 영역들은 P형 불순물을 이온 주입함으로써 형성될 수 있다. 예를들어, P형의 반도체 기판 상에 고농도의 P형 불순물을 주입하여 제1 소자 분리막이 형성된 경우, 상기 제1 홀 축적 영역은 상기 제1 소자 분리막의 표면에 상기 제1 소자분리막에 포함된 P형 불순물 농도보다 더 고농도로 P형 불순물을 이온 주입하여 형성할 수 있다. 상기 제2 홀 축적 영역은 상기 포토다이오드 위의 상기 반도체 기판 표면에 상기 반도체 기판에 포함된 P형 불순물 농도보다 더 고농도의 P형 불순물을 이온 주입하여 형성할 수 있다.
또한, 본 발명은 반도체 기판에 정의된 픽셀 영역 및 주변 회로 영역을 포함하고, 상기 픽셀 영역은 포토다이오드와 인접한 제1 소자 분리막 및 상기 제1 소자 분리막을 덮는 제2 소자 분리막을 포함하고, 상기 주변 회로 영역은 얕은 트렌치 구조(shallow trench insulator: STI)의 제3 소자 분리막을 포함하는 것을 특징으로 하는 이미지 센서를 포함한다.
상기 픽셀 영역은 이온 주입에 의해 형성된 제1 소자 분리막 및 상기 제1 소자 분리막을 덮는 제2 소자 분리막에 의해 포토다이오드 및 트랜지스터들을 전기적으로 분리한다. 상기 제1 소자 분리막은 상기 포토다이오드에 포함되는 불순물 및 상기 트랜지스터를 형성하기 위한 소스/드레인에 포함되는 불순물과 다른 도전형의 불순물을 이온 주입하여 형성한다. 따라서 상기 포토다이오드 및 상기 트랜지스터들을 효과적으로 분리함과 동시에 상기 반도체 기판과 상기 포토다이오드의 계면에 발생되는 암전류 및 그에 따른 크로스 토크를 방지할 수 있다.
상기 주변 회로 영역은 상기 픽셀 영역과 달리 포토다이오드를 포함하지 않으므로 소자 분리에 효과적인 STI 구조의 제3 소자 분리막을 포함한다. 상기 제3 소자 분리막은 상기 반도체 기판을 소정의 깊이로 식각하여 얕은 트렌치를 형성하고, 상기 트렌치 내부를 절연막, 바람직하게는 산화막으로 채워 형성한다.
아울러, 본 발명은 반도체 기판 상에 제2 소자 분리막 형성을 위한 제1 마스크 및 제1 소자 분리막을 위한 제2 마스크를 형성하는 단계, 상기 제2 마스크를 이온 주입 마스크로 하여 상기 반도체 기판에 불순물을 이온 주입 함으로써 상기 제1 소자 분리막을 형성하는 단계, 상기 제1 마스크를 이용하여 상기 제1 소자 분리막을 덮는 제2 소자 분리막을 형성하는 단계, 상기 제1 소자 분리막에 의해 정의된 활성 영역에 포토다이오드, 복수의 게이트들, 및 불순물 주입 영역을 형성하는 단계, 상기 포토다이오드, 복수의 게이트들, 및 불순물 주입 영역이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계를 포함하는 이미지 센서의 제조 방법을 포함한다.
상기 제1 소자 분리막은 이후 형성될 상기 포토다이오드에 포함된 불순물과 다른 도전형의 불순물을 이온 주입하여 형성한다.
상기 이미지 센서 제조 방법은 상기 제1 소자 분리막 형성 후, 남아 있는 제2 마스크를 이용하여 자기정렬 방식에 의해 P형 불순물을 이온 주입하여 제1 홀 축적 영역을 형성하는 단계를 더 포함할 수 있다.
상기 제2 소자 분리막은 공정 마진상 상기 제1 마스크를 넘치도록 형성할 수 있으며, 이 때 평탄화 공정 바람직하게는 CMP 공정을 통해 상기 제1 마스크와 동일한 높이로 형성될 수 있다. 상기 제2 소자 분리막은 반도체 기판의 응력(stress)에 의한 손상을 치유하기 위해 얇은 두께로 열산화막을 형성한 후, HDP(high density plasma) 산화막을 증착하여 형성하는 것이 바람직하다.
상기 이미지 센서 제조 방법은 제1 소자 분리막 및 상기 제2 소자 분리막에 의해 정의된 활성 영역 상에 포토다이오드 및 트랜지스터들을 형성하고, 상기 포토다이오드 위의 상기 반도체 기판에 P형 불순물을 이온 주입하여 제2 홀 축적 영역을 형성하는 단계를 더 포함할 수 있다.
상기 층간 절연막은 상기 포토다이오드, 복수의 게이트들, 및 불순물 주입 영역이 형성된 반도체 기판 상에 절연막을 증착하여 형성한다. 예를 들어, 상기 제2 소자 분리막을 산화막으로 형성하는 경우, 상기 층간 절연막은 실리콘 산화 질화막으로 형성하는 것이 바람직하다. 상기 실리콘 산화 질화막은 실란(SiH4) 및 질소(N2)를 소오스 가스로 이용하여 PE-CVD법에 의해 형성하는 것이 바람직하다.
아울러, 본 발명은 픽셀 영역을 위한 반도체 기판 상에 이온 주입 마스크를 이용하여 불순물을 이온 주입함으로써 제1 소자 분리막을 형성하는 단계, 하드 마스크를 이용하여 상기 제1 소자 분리막을 덮는 제2 소자 분리막을 형성하여 상기 픽셀 영역의 소자 분리막을 완성하는 단계, 주변 회로 영역을 위한 반도체 기판에 트렌치를 형성하는 단계, 상기 트렌치를 절연막으로 채워 상기 주변 회로 영역의 소자 분리막을 완성하는 단계를 포함하여 상기 픽셀 영역과 상기 주변 회로 소자 영역의 소자 분리막들을 각각 다르게 형성하는 이미지 센서의 제조 방법을 포함한다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어지는 것이다.
도 2는 본 발명에 따른 이미지 센서의 예시적인 CIS의 단위 픽셀의 등가회로도이다.
도 2를 참조하면, 2개의 포토다이오드들(130a, 130b) 및 트랜스퍼 트랜지스터들(140a, 140b)이 공통의 리셋 트랜지스터(72), 셀렉트 트랜지스터(74), 및 드라이브 트랜지스터(76) 등을 공유하는 CIS 단위 픽셀의 등가회로도가 예시되어 있다. 이는 이미지 센서의 크기는 작아짐과 동시에 고집적화되기 위한 것으로, 필요에 따라 단위 픽셀에 2이상의 포토다이오드를 포함할 수 있다. 따라서 동시에 넓은 범위의 광량을 감지할 수 있는 이미지 센서를 제조할 수 있다. 상기 단위 픽셀은 광을 인가받아 광전하를 생성하는 포토다이오드들(130a, 130b), 포토다이오드들(130a, 130b)에서 생성된 신호 전하를 플로팅 확산 영역(78)에 운송하는 각각의 트랜스퍼 트랜지스터들(140a, 140b), 플로팅 확산 영역(78)에 저장되어 있는 전하를 주기적으로 리셋(reset)시키는 리셋 트랜지스터(72), 소스 팔로워 버퍼 증폭기(source buffer amplifier) 역할을 하며 플로팅 확산 영역(78)에 충전된 전하에 따른 신호를 버퍼링(buffering)하는 드라이브 트랜지스터(76), 그리고 상기 단위 픽셀을 선택하기 위한 스위칭(switching) 및 어드레싱(addressing) 역할을 하는 셀렉트 트랜지스터(74)를 포함한다.
상세하게, 상기 단위 픽셀은 다음과 같이 구동된다. 수광부인 포토다이오드들(130a, 130b)에 빛이 입사되면, 상기 포토다이오드들(130a, 130b)에서는 감지된 광량에 비례하여 EHP(electron-hole pair)를 생성한다. 이렇게 생성된 신호 전하에 의하여 각각의 포토다이오드(130a, 130b)에 대응되는 트랜스퍼 트랜지스터들(140a, 140b)의 소스 노드의 포텐셜이 상기 신호 전하의 생성량에 비례하여 변화한다. 포토다이오드들(130a, 130b)에서 생성된 신호 전하는 트랜스퍼 트랜지스터들(140a, 140b)의 게이트 장벽에 의해 포토다이오드들(130a, 130b)에 구속되어 있게 된다.
트랜스퍼 트랜지스터들(140a, 140b)에 리셋 전압과 비슷한 전압을 인가하여 트랜스퍼 트랜지스터(140a, 140b)가 오프(OFF) 상태에서 온(ON) 상태로 되면, 포토 다이오드들(130a, 130b)에 축적되어 있던 신호 전하는 플로팅 확산 영역(78)으로 전달된다. 플로팅 확산 영역(78)은 2개의 트랜스퍼 트랜지스터(140a, 140b)가 공유한다. 전달된 신호 전하량에 비례하여 플로팅 확산 영역(78)의 포텐셜이 변한다. 또한 플로팅 확산 영역(78)의 전하는 컨택(contact) 및 상기 컨택을 상호 연결시키는 배선을 통하여 드라이브 트랜지스터(76)에 인가되어, 셀렉트 트랜지스터(74)에 인가되는 선택 신호에 의해 온(ON)되었던 셀렉트 트랜지스터(74)를 통해 흐르는 전류를 제어하게 된다. 따라서 셀렉트 트랜지스터(74)의 게이트 바이어스가 변화된다. 상기한 바와 같이 플로팅 확산 영역(78)의 포텐셜이 변화됨으로써 셀렉트 트랜지스터(74)의 소스 포텐셜 변화가 초래된다. 셀렉트 트랜지스터(74)를 통해 흐르는 전류는 픽셀의 출력단(Vout)에서 새로운 출력 전압으로 출력된다.
이 후, 다시 리셋 트랜지스터(72)가 온(ON) 되면서 플로팅 확산 영역(78)의 포텐셜이 Vdd 전압으로 차징된다. 상기와 같은 과정이 반복되면서 출력단(Vout)에서의 출력 신호 변화를 독출한다.
도 3은 본 발명에 따른 이미지 센서의 예시적인 레이아웃이다. 도 3의 픽셀 영역은 도 2의 등가회로도에 대응되는 레이아웃을 예시한다.
도 3을 참조하면, 본 발명의 이미지 센서는 픽셀 영역(P)과 주변 회로 영역(R)으로 이루어진다.
픽셀 영역(P)은 소자 분리막에 의해 활성 영역이 정의된다. 상기 활성 영역 상에 2개의 포토다이오드들(130a, 130b)이 일렬로 배열된다. 상기 활성 영역 상에 각각 트랜스퍼 트랜지스터들(140a 140b)이 형성된다. 상기 활성 영역의 소정 영역 에 불순물을 주입하여 플로팅 확산 영역(78)을 형성한다. 따라서 플로팅 확산 영역(78)은 2개의 포토다이오드들(130a, 130b) 및 트랜스퍼 트랜지스터들(140a, 140b)에 공통적으로 적용된다. 그리고, 플로팅 확산 영역(78)이 형성된 활성 영역의 연장선 상에 리셋 트랜지스터(72)가 형성된다. 드라이브 트랜지스터(76), 및 셀렉트 트랜지스터(74)도 활성 영역 상에 형성된다. 드라이브 트랜지스터(76) 및 셀렉트 트랜지스터(74)는 리셋 트랜지스터(72)가 형성된 활성 영역의 연장선상에 형성될 수 있으며, 또는 컨택을 통해 드라이브 트랜지스터(76)가 플로팅 확산 영역(78) 및 셀렉트 트랜지스터(74)와 상호 배선되어 연결될 수도 있다.
주변 회로 영역(R)은 픽셀 영역(P)과 동일한 반도체 기판상에 형성되어 픽셀 영역(P)의 소자들을 제어한다.
도 4는 도 3의 Ⅳ-Ⅳ' 단면도이다. 따라서 본 실시예에서는 픽셀 영역(P)의 소자 분리막에 의해 정의된 활성 영역상에 포토다이오드(130) 및 트랜스퍼 트랜지스터(140)용 게이트가 도시된 단면도를 예시한다.
도 4를 참조하면, 반도체 기판(100)상에 불순물을 이온 주입 하여 제1 소자 분리막(120)을 형성한다. 제1 소자 분리막(120)은 포토다이오드(130)에 포함된 불순물과 다른 도전형의 불순물을 이온 주입하여 형성한다. 예를 들어, P형 반도체 기판에 포토다이오드(130)에 포함된 N형의 불순물과 다른 도전형인 P형의 불순물을 고농도로 이온 주입하여 제1 소자 분리막(120)을 형성한다. 제1 소자 분리막(120)을 위한 마스크를 그대로 이용하여 P형 불순물을 이온 주입함으로써 제1 홀 축적 영역(123)을 형성한다. 따라서 제1 홀 축적 영역(123)은 자기정렬 방식에 의해 형 성된다. 제1 소자 분리막(120) 위에, 제1 소자 분리막(120)을 덮도록 제2 소자 분리막(125)을 형성한다. 제2 소자 분리막(125)은 절연막으로 이루어져, 제1 소자 분리막(120)과 함께 포토다이오드 및 트랜지스터들을 전기적으로 분리한다. 제1 소자 분리막(120) 및 제2 소자 분리막(125)에 의해 정의된 활성 영역에 불순물을 이온 주입하여 포토다이오드(130)를 형성한다. 그리고 상기 활성 영역에 트랜스퍼 트랜지스터용 게이트(140)를 형성한다. 트랜스퍼 트랜지스터 게이트(140)는 게이트 절연막 패턴(141) 및 게이트 도전막 패턴(142)을 포함한다. 제2 소자 분리막(125) 및 트랜스퍼 트랜지스터 게이트(140)에 의해 노출된 반도체 기판(100)에 P형 불순물을 이온 주입하여 포토다이오드(130) 위의 반도체 기판(100) 표면에 제2 홀 축적 영역(150)을 형성한다. 포토다이오드(130), 및 게이트(140)가 구비된 반도체 기판(100) 상에 층간 절연막(160)을 형성한다.
제1 소자 분리막(120)은 불순물을 이온 주입하여 형성함으로써 댕글링 본드 및 결정 결함에 의한 암전류 발생을 방지할 수 있다. 또한, 반도체 기판(100)의 표면을 따라 발생되는 암전류는 제1 소자 분리막(120) 표면에 또는 포토다이오드(130) 위의 반도체 기판(100)에 P형 불순물을 이온 주입하여 홀 축적 영역들을 형성함으로써 방지할 수 있다.
층간 절연막(160)은 제2 소자 분리막(125)을 형성하는 물질보다 굴절률이 더 큰 물질을 포함한다. 따라서 소정의 입사각(θ)을 갖는 사광(Y)이 층간 절연막(160)을 통과하여 제2 소자 분리막(125)에 도달하면 전반사되어 포토다이오드(130)로 집광되도록 한다.
제2 소자 분리막(125)을 이루는 물질과 층간 절연막(160)을 이루는 물질의 굴절률 차이는 물질의 종류, 막의 두께 등의 당업자에 있어 굴절률 차이를 유발할 수 있는 모든 요인에 의해 결정되어 질 수 있다. 예를 들어, 제2 소자 분리막(125)은 굴절률이 약 1.46 정도 갖는 산화막으로 형성하고, 층간 절연막(160)은 실리콘 산화 질화막(SiON)을 약 3000Å 두께로 형성함으로써 약 1.60 굴절률을 갖도록 형성할 수 있다. 상기 산화막은 열산화, HDP, 또는 이들의 조합에 의해 형성하는 것이 바람직하다. 상기 실리콘 산화 질화막은 실란(SiH4), 질소(N2), 산소(O2)를 소오스 가스로 하여 PE-CVD에 의해 형성할 수 있다. 따라서 소정의 입사각을 갖는 사광(Y)은 전반사되어 포토다이오드(130)로 집광되도록 할 수 있다.
도 5 내지 도 12는 본 발명의 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 5 내지 도 12는 도 3의 레이아웃에 대응되는 단면을 예시한 것이다.
도 5를 참조하면, 포토다이오드 영역 및 트랜지스터 영역을 각각 포함하는 픽셀 영역(P)과, 상기 픽셀 영역(P) 주위에 리드아웃 회로가 형성되는 주변 회로 영역(R)을 포함하는 반도체 기판(100)을 준비한다. 반도체 기판(100) 상에 패드 산화막(102), 제1 질화막(104), 제1 반사 방지막(106), 및 주변 회로 영역(R)의 제3 소자 분리막을 위한 포토레지스트 패턴(108)을 형성한다. 제1 질화막(104)은 500Å 내지 1000Å 두께로 형성되는 것이 바람직하다. 제1 반사 방지막(106)은 포토 공정을 통해 상기 제3 소자 분리막을 형성하는 포토레지스트 패턴(108)을 효과적으로 형성하기 위한 것으로, 500Å 내지 1000Å 두께로 형성되는 것이 바람직하다.
도 6을 참조하면, 포토레지스트 패턴(도 5의 108)을 이용하여 제1 반사 방지막(도 5의 106) 및 제1 질화막(104)을 식각하고, 포토레지스트 패턴(도 5의 108) 및 제1 반사 방지막(도 5의 106)을 제거하여 제1 질화막 패턴(104a)을 형성한다. 포토레지스트 패턴(도 5의 108)은 스트립 및 애슁 공정을 통해 제거할 수 있다. 제1 반사 방지막(도 5의 106)은 습식 식각에 의해 제거할 수 있다. 제1 질화막 패턴(104a)을 식각 마스크로 이용하여 패드 산화막(102) 및 반도체 기판(100)을 소정 깊이까지 식각한다. 따라서 주변 회로 영역(R)의 소자 분리를 위한 트렌치(110)를 완성한다.
도 7을 참조하면, 트렌치(도 6의 110) 내부를 식각에 의한 응력(stress)을 치유하기 위해 열산화막(미도시)을 형성하고, 상기 열산화막 상에 확산 방지막(미도시) 및 버퍼 산화막(미도시)을 형성한 후, 절연막으로 채워 제3 소자 분리막(112)을 형성한다. 상기 열산화막, 확산 방지막, 및 버퍼 산화막은 공정상의 이유로 1 이상 선택적으로 사용될 수 있으며, 또는 생략 가능하다. 상기 절연막은 공정 마진상 제1 질화막 패턴(도 6의 104a) 위로 넘치도록 채울 수 있다. 이 때, 제1 질화막 패턴(104a)의 상면이 노출될 때까지 평탄화 공정, 바람직하게는 CMP 공정을 통해 제1 질화막 패턴(104a)과 동일한 높이로 형성할 수 있다. 제1 질화막 패턴(104a)을 인산 스트립 용액을 이용해 습식 식각하여 제거한다. 따라서 주변 회로 영역(R)의 제3 소자 분리막(112)을 완성한다. 제3 소자 분리막(112)은 반도체 기판(100) 또는 패드 산화막(102) 보다 더 높이 형성될 수 있다. 이는 이후에 진행될 복수의 세정 공정을 통해 소모되는 양을 고려한 것이다.
도 8을 참조하면, 상기 결과물 상에 제2 질화막(114), 제2 반사 방지막(116), 및 포토레지스트(118)를 형성한다. 제2 반사 방지막(116)은 포토 공정을 통해 픽셀 영역(P)의 제1 소자 분리막(120)을 위한 포토레지스트 패턴(118a)을 정확히 형성하기 위함이다. 포토레지스트(118) 상에 픽셀 영역(P)의 제1 소자 분리막(120)이 형성될 반도체 기판(100)을 정의하는 포토공정을 행한다. 따라서 픽셀 영역(P)의 제1 소자 분리막(120) 형성을 위한 포토레지스트 패턴(118a)을 형성한다. 포토레지스트 패턴(118a)을 식각 마스크로 이용하여 제2 반사 방지막(116) 및 제2 질화막(114)을 식각하여 반도체 기판(100) 또는 패드 산화막(102)을 노출한다. 포토레지스트 패턴(118a)을 이온 주입 마스크로 이용하여 노출된 반도체 기판에 불순물(119)을 이온 주입 한다. 불순물(119)은 이후 형성되는 포토다이오드(도11의 130)에 포함되는 불순물(도11의 155)과 다른 도전형을 갖는다. 예를 들어, 포토다이오드(도11의 130)는 N형의 불순물(도11의 155)을 이온 주입하여 형성하고, 제1 소자 분리막(120)은 P형의 불순물(119)을 이온 주입하여 형성한다. P형의 불순물(119)로 B, BF2 등을 사용할 수 있다. 따라서 이온 주입에 의해 픽셀 영역(P)의 제1 소자 분리막(120)이 형성된다. 제1 소자 분리막(120)의 깊이는 소자 분리에 충분할 정도로 형성되며, 이온 주입량, 확산 열공정, 등에 의해 결정되어 질 수 있다.
이온 주입에 의해 형성된 제1 소자 분리막(120)은 제1 소자 분리막과 반도체 기판(100)의 경계면에서 결정 결함 또는 댕글링 본드 등에 의해 발생되는 암전류를 방지할 수 있다.
포토레지스트 패턴(118a)을 이용하여 P형 불순물을 이온 주입함으로써 제1 홀 축적 영역(123)을 형성할 수 있다. 제1 홀 축적 영역(123)은 자기정렬 방식에 의해 형성된다. 그러므로 포토 공정을 이용하는 경우 포토레지스트 패턴의 미스 얼라인 또는 반도체 기판상에서 각 위치에 따른 CD(critical dimention) 편차가 수반되고 또한, 수직 프로파일을 가지는 포토레지스트 패턴을 형성하기가 어려운 점을 고려하지 않을 수 있다. 제1 소자 분리막(120)을 P형 불순물로 형성하는 경우, 제1 홀 축적 영역(123)은 제1 소자 분리막(120)에 주입되는 P형 불순물의 농도보다 더 고농도로 주입되어 형성될 수 있다. 제1 홀 축적 영역(123)은 제1 소자 분리막의 표면에 형성된 댕글링 본드 또는 결정 결함에 의해 발생되는 암전류를 방지하기 위함이다.
도 9를 참조하면, 포토레지스트 패턴(도 8의 118a)을 애슁 및 스트립 공정을 통해 제거하고, 제2 반사 방지막 패턴(도 8의 116a)을 인산 스트립 용액을 이용하여 제거한다. 제1 소자 분리막(120) 상의 패드 산화막(102)을 제거하여 반도체 기판(100)을 노출한다. 노출된 반도체 기판(100)을 열산화하여 약 10Å 내지 100Å 두께로 열산화막(125a)을 형성한다. 열산화막(125a)은 세정 공정 또는 이전의 식각 공정 등에 의해 손상된 반도체 기판(100)을 치유하기 위한 것이다. 열산화막(125a) 상에 증착 공정을 통해 산화막(125b), 바람직하게는 HDP 산화막(125b)을 소정의 두께로 형성한다. 따라서 열산화막(125a) 및 HDP 산화막(125b)은 제2 소자 분리막(125)을 구성한다. 제2 소자 분리막(125)은 제2 질화막 패턴(114a) 위로 넘치게 형 성할 수 있다. 이 때, 제2 소자 분리막(125)을 평탄화하고, 바람직하게는 제2 질화막 패턴(114a)의 상면이 노출될 때까지 CMP 평탄화하여 제2 질화막 패턴(114a)과 동일한 높이로 형성할 수 있다.
도 10을 참조하면, 제2 질화막 패턴(도 9의 114a)을 인산 스트립을 이용하여 제거한다. 따라서 반도체 기판(100)의 픽셀 영역(P)에는 이온 주입에 의해 형성된 제1 소자 분리막(120) 및 제1 소자 분리막(120)을 덮는 제2 소자 분리막(125)이 형성된다. 또한, 반도체 기판(100)의 주변 회로 영역(R)에는 STI 구조의 제3 소자 분리막(112)이 형성된다.
도 11을 참조하면, 반도체 기판(100)의 픽셀 영역(P) 중 제1 소자 분리막(120) 및 제2 소자 분리막(125)에 의해 정의된 활성 영역 상에 N형 불순물을 이온 주입하여 포토다이오드(130)를 형성한다. 예를 들어, N형 불순물로 As 등을 사용할 수 있다. 상기 활성 영역 상에 게이트 절연막 패턴(141) 및 게이트 도전막 패턴(142)을 포함하는 트랜스퍼 트랜지스터용 게이트(140)를 형성할 수 있다. 트랜스퍼 트랜지스터용 게이트(140)는 측벽에 산화막(미도시), 또는 스페이서(미도시)를 더 형성할 수도 있다. 도 3 및 도 4에 도시된 바에 따라, 본 실시예에서는 트랜스퍼 트랜지스터용 게이트(140)가 제2 소자 분리막(125)의 일부에 겹치도록 형성될 수 있다. 따라서 제2 소자 분리막(125) 및 게이트(140)에 의해 노출된 반도체 기판(100)에 B, BF2와 같은 P형 불순물(155)을 주입하여 제2 홀 축적 영역(150)을 형성한다. 제2 홀 축적 영역(150)에 의해 반도체 기판(100) 표면을 따라 발생되는 암전 류를 방지할 수 있다.
반도체 기판(100)의 주변 회로 영역(R) 중 소자 분리막(112)에 의해 정의된 활성 영역 상에도 픽셀 영역(P) 상의 트랜스퍼 트랜지스터용 게이트(140)와 같이 게이트 절연막(146) 및 게이트 도전막(147)을 포함하는 게이트(145)를 형성할 수 있다. 게이트(145)도 측벽에 산화막(미도시) 또는 스페이서(미도시)를 형성할 수 있다.
도 12를 참조하면, 상기 결과물 전면에 층간 절연막(160)을 형성한다. 층간 절연막(160)은 제2 소자 분리막(125)보다 굴절률이 큰 물질로 형성한다. 예를 들어, 제2 소자 분리막(125)이 HDP 산화막으로 형성된 경우 그 굴절률은 약 1.46 정도를 갖는다. 따라서 층간 절연막(160)은 1.46 이상의 굴절률을 갖는 실리콘 산화 질화막(SiON)으로 형성할 수 있다. 실리콘 산화 질화막(SiON)은 실란(SiH4) 및 질소(N2)를 소오스 가스로 PE-CVD에 의해 형성할 수 있다. 상기 PE-CVD에 의해 형성된 실리콘 산화 질화막은 약 1.60 굴절률을 가질 수 있다. 상기 굴절률은 질소 함량 등 다양한 요인에 따라 달라질 수 있다. 본 실시예에서는 상기 제2 소자 분리막(125)을 산화막으로 형성하고, 층간 절연막(160)은 상기 산화막보다 굴절률이 큰 실리콘 산화 질화막으로 형성하였으나, 이에 한정되는 것은 아니다. 층간 절연막(160)은 제2 소자 분리막(125)보다 굴절률이 큰 물질로 형성되므로 소정의 입사각을 갖는 사광(Y)이 층간 절연막(160)을 관통하여 제2 소자 분리막(125)에 도달하면 전반사되어 포토다이오드(130)로 집광될 수 있다.
따라서 상기 이미지 센서는 암전류 및 그에 따른 크로스 토크를 방지하고, 외부 광이 포토다이오드(130)로 집광되도록 하여 개선된 화질을 구현할 수 있는 이미지 센서를 제조 할 수 있다.
상기 설명한 바와 같이, 본 발명에 따른 이미지 센서의 픽셀 영역 불순물을 이온 주입하여 형성된 제1 소자 분리막, 및 상기 제1 소자 분리막을 덮고 절연물로 이루어진 제2 소자 분리막을 포함한다. 상기 제1 소자 분리막은 포토다이오드와의 계면에 형성되는 댕글링 본드 또는 결정 결함으로 인한 암전류 및 그에 따른 크로스 토크를 방지할 수 있다. 상기 이미지 센서는 상기 픽셀 영역 상에 상기 제2 소자 분리막을 이루는 물질보다 굴절률이 더 큰 물질로 형성된 층간 절연막을 포함한다. 따라서 소정의 입사각을 갖는 사광이 굴절률이 상대적으로 큰 층간 절연막을 관통하여 굴절률이 상대적으로 작은 제2 소자 분리막에 도달하면 전반사를 일으켜 상기 포토다이오드로 집광되도록 한다. 또한, 상기 이미지 센서는 제1 소자 분리막 표면에 제1 홀 축적 영역 및 반도체 기판의 표면에 제2 홀 축적 영역을 더 포함함으로써 표면을 따라 발생하는 암전류 발생 및 그에 따른 크로스 토크를 방지할 수 있다.
또한, 본 발명은 서로 다른 소자 분리막 구조를 포함하는 이미지 센서를 제공한다. 상기 이미지 센서의 픽셀 영역은 이온 주입에 의해 형성된 소자 분리막을 포함하여 상기 픽셀 영역의 암전류 발생 및 그에 따른 크로스 토크를 효과적으로 방지하고, 동시에 주변 회로 영역은 STI 구조의 소자 분리막을 포함하여 상기 주변 회로 영역의 소자들을 효과적으로 분리할 수 있다. 따라서 본 발명은 우수한 화질을 구현할 수 있는 이미지 센서를 제공할 수 있다.
아울러, 본 발명은 암전류 발생 및 그에 따른 크로스 토크를 방지하고 사광이 포토다이오드로 집광될 수 있는 이미지 센서를 효과적으로 제조할 수 있는 방법을 제공한다. 상기 제1 소자 분리막의 표면에 형성된 제1 홀 축적 영역은 자기 정렬 방식에 의해 형성됨으로써 포토 공정에 따른 미스 얼라인 CD 편차 등의 문제점을 고려하지 않을 수 있다.
아울러, 본 발명은 픽셀 영역의 소자 분리막은 암전류 발생 및 그에 따른 크로스 토크를 방지하도록 하고 주변 회로 영역의 소자 분리막은 소자간의 분리를 효과적으로 수행할 수 있는 이미지 센서를 제조하는 방법을 제공할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
Claims (27)
- 반도체 기판에 형성된 포토다이오드,상기 포토다이오드와 인접한 상기 반도체 기판의 소정 영역에 불순물을 이온 주입하여 형성된 제1 소자 분리막,상기 제1 소자 분리막을 덮고 절연막으로 이루어진 제2 소자 분리막, 및상기 제2 소자 분리막 상에 형성되고 상기 제2 소자 분리막보다 굴절률이 큰 실리콘 산화 질화막으로 이루어지는 층간 절연막을 포함하는 이미지 센서.
- 제 1 항에 있어서, 상기 포토다이오드는 제1 도전형의 불순물을 포함하고,상기 제1 소자 분리막은 상기 포토다이오드에 포함된 제1 도전형의 불순물과 반대 도전형을 갖는 제2 도전형의 불순물을 포함하는 것을 특징으로 하는 이미지 센서.
- 제 2 항에 있어서, 상기 제1 도전형의 불순물은 N형 불순물이고,상기 제2 도전형의 불순물은 P형의 불순물인 것을 특징으로 하는 이미지 센서.
- 제 3 항에 있어서, 상기 제2 소자 분리막과 접하는 상기 제1 소자 분리막의 표면에 P형 불순물을 포함하는 제1 홀 축적 영역을 더 포함하는 것을 특징으로 하 는 이미지 센서.
- 제 3 항에 있어서, 상기 포토다이오드 위의 반도체 기판에 P형 불순물을 포함하는 제2 홀 축적 영역을 더 포함하는 것을 특징으로 하는 이미지 센서.
- 제 1 항에 있어서, 상기 제2 소자 분리막은 열산화막, HDP 산화막, 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나임을 특징으로 하는 이미지 센서.
- 삭제
- 반도체 기판에 정의된 픽셀 영역 및 주변 회로 영역을 포함하고,상기 픽셀 영역은 포토다이오드와 인접한 상기 반도체 기판의 소정 영역에 불순물을 이온 주입하여 형성된 제1 소자 분리막, 및상기 제1 소자 분리막을 덮는 절연막으로 이루어진 제2 소자 분리막을 포함하며,상기 주변 회로 영역은 얕은 트렌치 구조(shallow trench insulator: STI)의 제3 소자 분리막을 포함하며,상기 픽셀 영역 및 상기 주변 회로 영역 상에 상기 제2 소자 분리막을 이루는 물질보다 굴절률이 더 큰 실리콘 산화 질화막으로 이루어진 층간 절연막을 포함하는 이미지 센서.
- 제 8 항에 있어서, 상기 포토다이오드는 제1 도전형의 불순물을 포함하고,상기 제1 소자 분리막은 상기 포토다이오드에 포함된 제1 도전형의 불순물과 반대 도전형을 갖는 제2 도전형의 불순물을 포함하는 것을 특징으로 하는 이미지 센서.
- 제 9 항에 있어서, 상기 제1 도전형의 불순물은 N형 불순물이고,상기 제2 도전형의 불순물은 P형의 불순물인 것을 특징으로 하는 이미지 센서.
- 제 10 항에 있어서, 상기 제2 소자 분리막과 접하는 상기 제1 소자 분리막의 소정 영역에 P형 불순물을 포함하는 제1 홀 축적 영역을 더 포함하는 것을 특징으로 하는 이미지 센서.
- 제 10 항에 있어서, 상기 포토다이오드 위의 반도체 기판에 P형 불순물을 포함하는 제2 홀 축적 영역을 더 포함하는 것을 특징으로 하는 이미지 센서.
- 제 8 항에 있어서, 상기 제2 소자 분리막은 열산화막, HDP 산화막, 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나임을 특징으로 하는 이미지 센서.
- 제 8 항에 있어서, 상기 제3 소자 분리막은 열산화막, HDP 산화막, 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나임을 특징으로 하는 이미지 센서.
- 삭제
- 삭제
- (a) 반도체 기판 상에 제2 소자 분리막 형성을 위한 제1 마스크 및 제1 소자 분리막 형성을 위한 제2 마스크를 형성하는 단계,(b) 상기 제2 마스크를 이온 주입 마스크로 하여 상기 반도체 기판에 이후 형성될 포토다이오드에 포함된 불순물과 다른 도전형의 불순물을 이온 주입함으로써 상기 제1 소자 분리막을 형성하는 단계,(c) 상기 제1 마스크를 이용하여 상기 제1 소자 분리막을 덮는 제2 소자 분리막을 형성하는 단계,(d) 상기 제1 소자 분리막에 의해 정의된 활성 영역에 포토다이오드, 복수의 게이트들, 및 불순물 주입 영역을 형성하는 단계,(e) 상기 포토다이오드, 복수의 게이트들, 및 불순물 주입 영역이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계를 포함하는 이미지 센서의 제조 방법.
- 제 17 항에 있어서, 상기 (b) 단계 후 상기 (c) 단계 전에,제2 마스크를 이용하여 자기정렬 방식에 의해 상기 제1 소자 분리막에 P형의 불순물을 주입하여 제1 홀 축적 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 17 항에 있어서, 상기 (c) 단계는(c-1) 상기 제2 마스크를 제거하는 단계,(c-2) 상기 결과물 전면에 제2 소자 분리막을 이루는 물질을 형성하는 단계,(c-3) 상기 결과물을 평탄화 하는 단계,(c-4) 상기 제1 마스크를 제거하여 상기 제1 소자 분리막을 덮는 제2 소자 분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 17 항에 있어서, 상기 (c) 단계는상기 제2 소자 분리막을 열산화막, HDP 산화막, 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 산화막으로 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 17 항에 있어서, 상기 (d) 단계 후 상기 (e) 단계 전에상기 포토다이오드 위의 반도체 기판에 P형의 불순물을 주입하여 제2 홀 축 적 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 17 항에 있어서, 상기 (e) 단계에서 상기 층간 절연막은 상기 제2 소자 분리막을 이루는 물질보다 굴절률이 더 큰 물질로 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 22 항에 있어서, 상기 (e) 단계에서 상기 층간 절연막은 실리콘 산화 질화막으로 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- (a) 포토다이오드를 구비하는 픽셀 영역을 위한 반도체 기판 상에 이온 주입 마스크를 이용하여 불순물을 이온 주입함으로써 제1 소자 분리막을 형성하는 단계,(b) 하드 마스크를 이용하여 상기 제1 소자 분리막을 덮는 제2 소자 분리막을 형성하여 상기 픽셀 영역의 소자 분리막을 완성하는 단계,(c) 주변 회로 영역을 위한 반도체 기판에 트렌치를 형성하는 단계,(d) 상기 트렌치를 절연막으로 채워 상기 주변 회로 영역의 소자 분리막을 완성하는 단계를 포함하는 이미지 센서의 제조 방법.
- 제 24 항에 있어서, 상기 (a) 단계에서 상기 포토다이오드에 포함된 불순물과 다른 도전형의 불순물을 이온 주입하여 제1 소자 분리막을 형성하는 것을 특징 으로 하는 이미지 센서의 제조 방법.
- 제 24 항에 있어서, 상기 (d) 단계 후,상기 픽셀 영역 및 상기 주변 회로 영역상에 층간 절연막을 형성하는 단계를 더 포함하는 이미지 센서의 제조 방법.
- 제 26 항에 있어서, 상기 층간 절연막은 상기 제2 소자 분리막을 이루는 물질보다 굴절률이 더 큰 물질로 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050092667A KR100752646B1 (ko) | 2005-10-01 | 2005-10-01 | 이미지 센서 및 이의 제조 방법 |
| US11/447,411 US7411173B2 (en) | 2005-10-01 | 2006-06-06 | Image sensor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050092667A KR100752646B1 (ko) | 2005-10-01 | 2005-10-01 | 이미지 센서 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070037538A KR20070037538A (ko) | 2007-04-05 |
| KR100752646B1 true KR100752646B1 (ko) | 2007-08-29 |
Family
ID=37900985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050092667A KR100752646B1 (ko) | 2005-10-01 | 2005-10-01 | 이미지 센서 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7411173B2 (ko) |
| KR (1) | KR100752646B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101068905B1 (ko) * | 2008-04-04 | 2011-09-30 | 캐논 가부시끼가이샤 | 광전변환장치, 촬상 시스템, 광전변환장치의 설계방법 및 광전변환장치의 제조방법 |
| US8274122B2 (en) | 2008-04-04 | 2012-09-25 | Canon Kabushiki Kaisha | Photoelectric conversion device, imaging system, photoelectric conversion device designing method, and photoelectric conversion device manufacturing method |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7859581B2 (en) * | 2003-07-15 | 2010-12-28 | Eastman Kodak Company | Image sensor with charge binning and dual channel readout |
| KR100781920B1 (ko) * | 2006-08-16 | 2007-12-04 | (주)실리콘화일 | 영상신호 픽업용 픽셀 및 그 제조 방법 |
| JP5634005B2 (ja) * | 2007-11-02 | 2014-12-03 | 株式会社ジャパンディスプレイ | 表示装置および表示制御方法ならびに電子機器 |
| US7732885B2 (en) * | 2008-02-07 | 2010-06-08 | Aptina Imaging Corporation | Semiconductor structures with dual isolation structures, methods for forming same and systems including same |
| JP6217458B2 (ja) * | 2014-03-03 | 2017-10-25 | ソニー株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
| DE102020115899A1 (de) * | 2019-09-30 | 2021-04-01 | Taiwan Semiconductor Manufacturing Co. Ltd. | Verfahren zum bilden eines bildsensors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050038849A (ko) * | 2003-10-23 | 2005-04-29 | 매그나칩 반도체 유한회사 | 이미지 소자의 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312731A (ja) | 1998-04-30 | 1999-11-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP3688980B2 (ja) * | 2000-06-28 | 2005-08-31 | 株式会社東芝 | Ｍｏｓ型固体撮像装置及びその製造方法 |
| KR100776151B1 (ko) | 2001-12-27 | 2007-11-16 | 매그나칩 반도체 유한회사 | 고집적 이미지센서 제조 방법 |
| KR100587138B1 (ko) | 2003-10-29 | 2006-06-07 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그 제조방법 |
| US7232697B2 (en) * | 2003-12-23 | 2007-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having enhanced photo sensitivity and method for manufacture thereof |
| JP4539176B2 (ja) * | 2004-05-31 | 2010-09-08 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP4496866B2 (ja) * | 2004-07-08 | 2010-07-07 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| KR100731121B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
-
2005
- 2005-10-01 KR KR1020050092667A patent/KR100752646B1/ko active IP Right Grant
-
2006
- 2006-06-06 US US11/447,411 patent/US7411173B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050038849A (ko) * | 2003-10-23 | 2005-04-29 | 매그나칩 반도체 유한회사 | 이미지 소자의 제조 방법 |
Non-Patent Citations (2)
| Title |
|---|
| IEEE Electron Device Letters, 25권. 1호. 22-24페이지. * |
| IEEE Electron Device Letters, 25권.1호.22-24페이지(2004.01) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101068905B1 (ko) * | 2008-04-04 | 2011-09-30 | 캐논 가부시끼가이샤 | 광전변환장치, 촬상 시스템, 광전변환장치의 설계방법 및 광전변환장치의 제조방법 |
| US8274122B2 (en) | 2008-04-04 | 2012-09-25 | Canon Kabushiki Kaisha | Photoelectric conversion device, imaging system, photoelectric conversion device designing method, and photoelectric conversion device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070037538A (ko) | 2007-04-05 |
| US20070075221A1 (en) | 2007-04-05 |
| US7411173B2 (en) | 2008-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1703564B1 (en) | Image sensor with embedded photodiode region | |
| US7355229B2 (en) | Masked spacer etching for imagers | |
| KR100725367B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100752646B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| US7579638B2 (en) | Solid-state image pickup device and manufacturing method thereof | |
| KR20090022512A (ko) | 이미지 센서 및 그 제조 방법 | |
| JP2003188367A (ja) | 固体撮像装置 | |
| KR100674986B1 (ko) | 이미지센서 및 그 제조방법 | |
| US11742368B2 (en) | Image sensing device and method for forming the same | |
| KR100672666B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20050106937A (ko) | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 | |
| KR100672670B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| TW201628177A (zh) | 影像感測裝置及半導體結構 | |
| CN115692440A (zh) | 图像传感器 | |
| KR100699844B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100922930B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR20070000817A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100935764B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100606911B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| CN113629090A (zh) | 一种像素、图像传感器及其制备方法、图像采集装置 | |
| KR100724257B1 (ko) | 이미지 센서의 포토 다이오드 및 그 형성방법 | |
| KR20070000818A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20040003941A (ko) | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR20030057707A (ko) | 이미지센서의 제조 방법 | |
| US20100110247A1 (en) | Image sensor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 12 |